Многофазный импульсный стабилизатор постоянного напряжения

 

1. МНОГОФАЗНЫЙ ИЬШУЛЬСНЫЙ СТАБИЛИЗАТОР ПОСТОЯННОГО НАПРЯЖЕНИЯ, содержащий силовой блок, включающий Е себя N параллельно соединенных преобразовательных ячеек, минусовые выводы которых подключены к выходной клемме стабилизатора через соответствующие датчики тока, и блок управления , включающий для каждой преобразовательной ячейки ячейку распределителя тактовых импульсов, сумматор сигналов рассогласования и широтноимпульсный модулятор, а также перестраиваемый генератор тактовых импульсов , усилители рассогласования пс току и напряжению с блоком опорных напряжений, причем плюсовые выводы преобразовательных ячеек подключены через усилитель рассогласования по напряжению к первым входам сумматоров , выходы которых соединены с пер-, выми входами соответствующих широт .но импульсных модуляторов, вторые :входы которых соединены с информационными выходами сигнала Тактовый импульс соответствующих ячеек распределителя импульсов, выходы широтно-импульсных модуляторов подключены к входам соответствующих преобразовательных ячеек, минусовые выводы которых подключены к первым ий- . формаадюнным входам ячеек ргспределнтеля импульсов,.счетные вхрды кото- , рых подключены к выходу перестраива емого генератора тактовых импульсов, отличающий с,я тем, что, с целью унификации при одновременном повышении надежности, введены блок подсчета неисправностей и блок симметрирования , при этом вторые информационные выходы распределителей ИМ7 пульсов подключены к входу блока подсчета Неисправностей, выход которого соединен с входом перестраиваемого генератора тактовых импульсов, минусовые выходы преобразовательных ячеек подключены к входам блока симметрирования , первый выход которого подключен к вторым информационным входам ячеек распределителя импульсов непосредственно и через усилитель рассогласования по току к вто (/) С рым входам сумматоров, второй, третий и четвертый выходы блока симметрирования подключены соответственfeo к третьим входам сумматоров, nep-J вые и вторые установочные входы ячеекg ра.спределителя импульсов подключены к входу Установка многофазного им пульсного стабилизатора, кроме второго установочного входа первой ячейки .распределителя импульсов, который сое динен с минусовой шиной, к минусовой шине подключены также третьи установочные входы ячеек распределителя импульсов, кроме третьего установочного входа первой ячейки распределителя импульсов, который соединен с входом Установка, а по сигналам и Тактовый импульс 3 апрет ячейки распределителя тактовых импульсов соединены в кольцо. 2. Стабилизатор по п. 1 отличающийся тем, что ячейка распределителя тактовых импульсов содержит два масштабных делителя на-, пряжения, два компаратора, элемент задержки, формирователь узкого импульса , два D-триггера, элемент И два элемента ИЛИ, при этом первый вход первого компаратора соединен

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

1(5П G О 5 F 1/56 т

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblÒI4É (21) 3573621/24-07 (22) 07.04. 83 (46) 30.08 84. Бюл. 9 32 (72) С.Ю. Панфилов,. И .В. Полетаев и Ю.В.Крюков (53) 621. 316.722 ° 1(() 88. 8) (56) 1. Электронная техника в автома гике. Под ред. Ю.И.Конева. Вып. 9, Советское радио,- 1977, с. 57, рис. 1, с. 59, рис. 2.

2. Авторское свидетельство СССР

Р 935914, кл. G 05 F 1/56, 1980. (54) (57) 1. МНОГОФАЗНЫЙ ИИПУЛЬСНЫИ

СТАБИЛИЗАТОР ПОСТОЯННОГО НАПРЯЖЕНИЯ р содержащий силовой блок, включающий гсебя N параллельно соединенных преобразовательных ячеек, минусовые выводы которых подключены к выходной клемме стабилизатора через соответствующие датчики тока, и блок управления, включающий для каждой преобразовательной ячейки ячейку распределителя тактовых импульсов, сумматор сигналов рассогласования и широтноимпульсный модулятор, а также перестраиваемяй генератор тактовых импульсов, усилители рассогласования пс току и напряжению с блоком опорных напряжений, причем плюсовые выводы преобразовательных ячеек подключены через усилитель рассогласования по напряжению к первым входам сумматоров, выходы которых соединены с первыми входами соответствующих широтно"импульсных модуляторов, вторые : входы которых соединены с информационными выходами сигнала . Тактовый импульс соответствующих ячеек распределителя импульсов, выходы широтно-импульсных модуляторов подключены к входам соответствующих преобразовательных ячеек, минусовые выводы которых подключены к первым информационным входам ячеек р спределителя импульсов,,счетные входы кото-, рых подключены к выходу перестраива„.,SU„„1111140 А емого генератора тактовых импульсов, о т л и ч а ю щ и и с,я тем, что, с целью унификации при одновременном повышении надежности, введены блок подсчета неисправностей и блок симметриравания, при этом вторые информационные выходы распределителей импульсов подключены к входу блока подсчета неисправностей,. выход которого соединен с входом перестраиваемого генератора тактовых импульсов, минусовые выходы преобразовательных .ячеек подключены к входам блока симметрирования, первый выход которого подключен к вторым информационным входам ячеек распределителя импульсов непосредственно и через усили- g тель рассогласования по току к вторым входам сумматоров, второй, тре" тий и четвертый выход блока симметрнрованнн лодключоны соответствен- (1яо к третьим входам сумматоров, пер4 вые и вторые установочные входы ячеекф распределителя импульсов подключены к входу Установка многофазного им 1 "" пульсного стабилизатора, кроме второ- Выа

ro установочного входа первой ячейки распределителя импульсов, который сое динен с минусовой шиной, к минусовой )вил. шине подключены также третьи установочные входы ячеек распределителя импульсов, кроме третьего установоч- Д ь ного входа первой ячейки распредели-. ам, теля импульсов, который соединен с, входом Установка, а по сигналам Запрет и Тактовый импульс ячейки распределителя тактовых импульсов соединены в кольцо.

2. Стабилизатор по п..l; о т л и- а ч а ю шийся тем, что ячейка распределителя тактовых импульсов содержит два масштабных делителя на-. пряжения, два компаратора, элемент задержки,. формирователь узкого импульса, два 0-триггера, элемент И два элемента ИЛИ, при этом первый вход первого компаратора соединен

1111140

Изобретение относится к электротехнике, в частности к устройствам стабилизации постоянного напряжения, и может быть использовано в системах1, вых транзисторов и LCD-фильтры и блок управления. Блок управления содержит широтно-импульсные модуляторы, выходами подключенные к входам.соответствующих преобразовательных ячеек, . а входами — к выходам соответствующих предусилителей, измерительные блоки, входами подключенные к выходным выводам стабилизатора, а выходами к входам соответствующих предусили20 телей, генераторы тактовых импульсов по числу преобразовательных ячеек, подключенные к входам распределителя тактовых импульсов, выходы которого подключены к каждому из

25 предусилителей. Распределитель тактовых импульсов выполнен из N распределительных ячеек, каждая иэ которых содержит логическую схему И, (N-2) логических схем ЗАПРЕГ, логи30: ческую схему ИЛИ, триггер, линию задержки, схему логического расширителя, датчик сигнала запрета, датчик сигнала разрешения, при этом датчики подключены к дросселю ЬСРфильтра i-й преобразовательной ячейки непосредственно или через согласующий трансформатор, один из входов . с первым информационным входом ячейки распределителя импульсов непосредственно, первый вход второго компаратора — через первый масштабный делитель напряжения, второй вход первого компаратора соединен с вторым информационным входом ячейки распре- делителя импульсов через второй делитель напряжения, второй вход второго компаратора - непосредственно, выходы компаратора соединены и через элемент задержки подключены к 0-входу первого триггера, R-вход которо-. го соединен с первым установочным входом ячейки распределителя импульсов а выход подключен к первым входам логического элемента И и первого элемента ИЛИ, и через формирователь узкого импульса — к второму информационному выходу ячейки распределителя импульсов, второй установочный вход которой подключен к второму входу первого логического элемента электропитания повышенной надежности.

Цзвестен многофазный импульсный стабилизатор постоянного напряжения, содержащий силовую часть и блок управления. Силовая часть содержит четцре параллельно соединенные ключевые преобразовательные ячейки, каждая из которых содержит блок ключевых транзисторов и LCD-фильтры . БлоК управления содержит для каждой из ячеек широтно-импульсные модуляторы, предусилители, измерительные устрой» ства, генераторы тактовых импульсов и распределитель импульсов. Ключевая преобразовательная ячейка выполнена по схеме однотактного понижающего импульсного стабилизатора постоянного напряжения ° Управление ключевыми транзисторами обеспечивается широтно-импульсным модулятором с предусилителем и измерительным устройст-. вом. Сдвиг во времени в коммутации транзисторов осуществляется распределителем импульсов, выполненным на основе УК-триггеров С13.

Недостатком устройства являются провалы выходного напряжения при отказе хотя бы одной преобразовательной ячейки, так как жесткость связей не позволяет перестроить работу исправных преобразовательных ячеек таким образом, чтобы сохранялся заданный сдвиг во времени . Кроме того, устройство имеет низкий уровень безотказИЛИ, выход которого соединен с R-входом второго триггера, $-вход и Свход которого соединены соответственно с третьим установочным и счетным входами ячейки распределителя импульсов, второй вход логического элемента И соединен с входом сигнала Запрет ячейки распределителя импульсов, выход логического элемента

И подключен к первому входу второго логического элемента ИЛИ, второй вход которого соединен с третьим информационным входом ячейки распределителя импульсов, выход второго логического элемента ИЛИ соединен с выходом сигнала Запрет ячейки распределителя импульсов и D-входом второго триггера, первый выход которого соединен с первым информационным выходом ячейки распределителя импульсов, а второй выход подключен к С-входу первого триггера. ности и ремонтопригодности стабилизатора в целом, что связано с централизованным блоком управления.

Наиболее близким к предлагаемому является многофазный импульсный ста.билизатор постоянного напряжения, содержащий силовой блок, включающий в,.себя N параллельно соединенных ключевых преобразовательных ячеек, кажщ дая из которых содержит блок ключе:схемы И соединен с генератором тактовых импульсов, а выход связан с

Широтно-импульсным модулятором i-й преобразовательной ячейки и через линию задержки и первый вход триггерас другим входом схемы И, второй вход триггера через схему ИЛИ соединен с выходами схем ЗАПРЕТ и с выходом датчика сигнала разрешения (i-1) -й распределительной ячейки, сигнальный вход каждой j-й иэ N-2 схем ЗАПРЕТ соединен с выходом датчика сигнала разрешения (i-j-1) -й распределительной ячейки, а ее вход запрета - с выходами датчиков сигнала запрета с (1-1) — до (1- -1) -й распредели- 15 тельных ячеек непосредственно или через схему логического расширителя(2), Однако в данном стабилизаторе увеличение .числа преобразовательных ячеек требует увеличения числа логи- щ ческих схем ЗАПРЕТ, числа схем логических расширителей и увеличения числа выводов логических схем ИЛИ.

Кроме того, с увеличением числа преобразовательных ячее линейно увеличивается количество связей между распределительными ячейками. Недостатком стабилизатора является также то, что частота работы силовых элементов исправных ячеек при отказе хотя бы одной ячейки увеличивается, что налагает повышенные требования по частоте к силовым элементам преобразовательныхых ячее к.

Таким образом, известный стабилизатор не отвечает унификационным тре- З бованиям, что приводит к необходимости разрабатывать новые схемы распределительных ячеек для разного их числа. Кроме того, с увеличением числа преобразовательных ячеек 40 уменьшается надежность устройства за счет возрастания числа элементов схемы управления и числа связей между ячейками распределителей импульсов, а также за счет увеличения тактовой 45 частоты исправных преобразовательных звеньев при выходе из строя хотя бы одного звена.

Цель изобретения - унификация при одновременном повышении надежности.

Поставленная цель достигается тем, что в многофазный импульсный стабилизатор постоянного напряжения, содер.жащий силовой блок, включающий в себя N параллельно соединенных преобразовательных ячеек, минусовые выводы которых подключены к выходной клемме стабилизатора через соответствующие датчики тоха, и блок управления, включающий для каждой преобразовательной ячейки, ячейку распределителя так" 60 товых импульсов, сумматор сигналов рассогласования и широтно-импульсный модулятор, а также перестраиваемый генератор тактовых импульсов, усилители рассогласования по току и на- Я пряжению с блоком опорных напряжений, причем плюсовые выводы преобразовательных ячеек подключены через усилитель рассогласования по напряжению к первым входам сумматоров, выходы которых соединены с первыми входами соответствующих широтно-импульсных модуляторов, вторые входы которых соединены с информационными выходами сигнала Тактовый импульс ( соответствующих ячеек распределителя импульсов, выходы широтно-импульсных модуляторов подключены к входам соответствующих преобразовательных ячеек, минусовые выводы которых подключены к первым информационным входам ячеек распределителя импульсов, счетные входы которых подключены к выходу перестраиваемого генератора тактовых импульсов, введены блок под.

1 счета неисправностей и блок симметрирования, при этом вторые информа.ционные выходы распределителей импульсов подключены к входу блока подсчет а неисправ ностей, выход которого соединен с входом перестраиваемого генератора тактовых импульсов, минусовые выходы преобразовательных ячеек подключены к входам блока сиМметрирования, первый выход которого подключен к вторым информационным входам ячеек распределителя импульсов непосредственно и через усилитель рассогласования по току к вторым входам сумматоров, второй, третий и четвертый выходы блока симметрирования подключены соответственно к третьим входам сумматоров, пер" вые и вторые установочные входы ячеек распределителя импульсов подключены к входу Установка многофаэного импульсного стабилизатора, крОме второго установочного входа первой ячейки распределителя импульсов, который соединен с минусовой шиной, к минусовой шине подключены также третьи установочные входы ячеек распределителя импульсов, кроме третьего установочного входа первой ячейки распределителя импульсов,.который соединен с входом .Установка, а по сигналам Запрет и .Тактовый импульс ячейки распределителя тактовых импульсов соединены в кольцо.

Пчейка распределителя тактовых импульсов содержит два масштабных делителя напряжения, два компаратора, элемент задержки, формирователь узкого импульса, два D-триггера,,элемент И и два элемента ИЛИ, при этом первый вход первого компаратора соединен с первым информационным входом ячейки распределителя импульсов непосредственно, первый вход второго компаратора - через первый масштабный делитель напряжения, второй вход первого компаратора.соединен с вторым информационным входом ячейки

lllll40

4 распределителя импульсов через вто.Рой делитель напряжения, второй вход второго компаратора — непосредственно, выходы компаратора соединены и через элемент задержки подключены к

D-входу первого триггера, R-вход которого соединен с первым установочным входом ячейки распределителя импульсов, а выход подключен к пер, вым входам логического элемента И и первого элемента ИЛИ, и через форми- 10 рователь узкого импульса - к второму информационному выходу ячейки аспределителя импульсов, второй ус ановочный вход которой подключен к второму входу первого логического элемента ИЛИ, выход которого соединен с В-входом второго триггера, Sagog и С-вход которого соединены со-ответстненно с третьим установочным и счетным входами ячейки распредели- 2О теля импульсов, второй вход логического элемента Й соединен с входом сигнала Запрет ячейки распределителя импульсов, выход логического элемента И подключен к первому вхо- 25 д второго логического элемента ИЛИ, второй вход которого соединен с третьим информационным входом ячейки распределителя импульсов, выход второго логического элемента ИЛИ соединен с выходом сигнала Запрет ячейки распределителя импульсов и

D-входом второго триггера, первый выход которого соединен с первым информационным выходом ячейки распределителя импульсов, а второй выход подключен к С-входу первого триггЕра.

На фиг. 1 представлена структурная электрическая схема стабилизатора для трех преобразовательных ячееку на фиг. 2 — структурная электрическая40 схема ячейки распределителя тактоных импульсону на фиr. 3 — структурная электрическая схема блока подсчета неисправностей1 на фиг. 4 стРуктуРная электРическая схема пе- 45 рестраиваемого генератора тактовых импульсов; на фиг. 5 — структурная электрическая схема блока симметрирования.

Стабилизатор содержит силовую 50 часть и блок управления. Силовая часть выполнена из трех параллельно соединенных преобразовательных ячеек 1, минусовые выводы которых подключены к выходной клемме стабилизатора через соответствующие датчики 2 тока.

Блок управления содержит распределитель тактоных импульсов, содержащий для каждой преобразовательной ячейки ячейку 3 распределителя тактовых импульсов, сумматор 4 сигналов рас- 60 согласования и широтно-импульсный модулятор (ШИМ) 5, а также перестраинаемый генератор б тактовых импульсон (ГТИ), блок 7 подсчета неисправностей,блок 8 симметриронания, уси(лители 9 и 10 рассогласования по току и напряжению с блоком 11 опорных напряжений. Полюсные выводы преобразовательных ячеек 1 подключены через усилитель 10 рассогласования по напряжению к первым входам сумматорон 4.

33инусовые выводы преобразовательных ячеек подключены к информационным входам 12 ячеек 3 распределителя импульсов и к входам блока 8 симметрирования, первый выход которого подключен и. информационным входам

13 ячеек распределителя импульсов и через усилитель 9 рассогласования по току к вторым входам сумматоров 4. Второй, третий и четвертый выходы блока В симметрирования подключены к третьим нходам соответствующих сумматоров 4. Выходы сумматоров 4 соединены с первыми входами соответствующих ШИМ 5, вторые входыкоторых подключены к информационным выходам 14 (выходы сигнала Тактовый импульс ячеек 3 распределителя импульсов) . Выходы ШИМ 5 подключены к входам соответствующих преобразовательных ячеек 1. Информационные вы" ходы 15 ячеек 3 распределителя импульсов подключены к входу блока 7 подсчета неисправностей, выход которого соединен с входом ГТИ б, ныход которого подключен к.счетным входам

16 ячеек распределителя импульсов, первые 17 и вторые 18 установочные входы которого подключены к входу Установка многофазного импульсного стабилизатора, кроме второго установочного входа первой ячейки распределителя импульсов, который соеди" нен с минусовой шиной, к минусовой шине подключены также третьи установочные входы 19 ячеек распределителей импульсов, кроме третьего. Устаноночного входа первой ячейки, который соединен с входом Установка стабилизатора. По сигналам Запрет и Тактовый импульс ячейки распределителя импульсов соединены в кольцо, например выход 20 сигнала Запрет первой ячейки распределителя импульсов подключен к входу 21 сигнала Запрет . последней ячейки рас. пределителя импульсов, выход 20 сигнала Запрет которой подключей к входу 21 сигнала Запрет предпоследней ячейки. и т.д. Аналогично соединены выходы 14 с входами 22 сигнала Тактовый импульс .

Ячейка 3 распределителя тактовых импульсов (фиг, 2) содержит масштабные делители 23 и 24 напряжения, компараторы 25 и 26, элемент 27 эадерж" ки, формирователь 28 узкого импульса, D-триггеры 29 и 30, логический элемент И 31 и логические элементы

ИЛИ 32 и 33 ° Первый вход компаратора 25 непосредственно и первый вход

111114О компаратора 26 через масштабный делитель 24 напряжения подключены к информационному входу 12 ячейки распределителя импульсов, второй вход компаратора 25 через масштабный делитель 23 и второй вход компаратора

26 непосредственно подключены к информационному входу 13 ячейки распределителя импульсов, выходы компараторов 25 и 26 через элемент 27 задержки подключены к D-входу триггера

29, R-вход которого соединен с первым установочным входом 17 ячейки распределителя импульсов, выход триг. гера 29 подключен к первым входам логических элементов И 31 и ИЛИ 32 15 и через формирователь 28 узкого импульса.к информационному выходу 15 ячейки распределителя, импульсов. Второй вход логического элемента И 31 подключен к входу 21 сигнала 3a- 7О прет ., а второй вход логического элемента ИЛИ 32 подключен к второму установочному входу 18 ячейки распределителя импульсов. Выход логичес. кого элемента И 31,подключен к пер- 25 вому входу логического элемента ИЛИ

33, второй вход которого подключен к информационному входу 22 ячейки распределителя Импульсов, выход логического элемента ИЛИ 33 подключен к D-входу триггера 30 и к выходу 20 сигнала Запрет,ячейки распределителя импульсов, третий установочный вход 19 и счетный вход 16 которой соединен соответственнб с S- и С-входами D-триггера 30, R-вход которого подключен к выходу логического элемента ИЛИ 32. Первый выход триггера

30 подключен к информационному выходу i14 ячейки распределителя импульсов, а второй выход подключен к С- 40 входу триггера 29.

Блок подсчета неисправностей (фиг.

3) может быть выполнен в виде последовательно соединенных двоичного счетчика 34 и дешифратора 35, число вы- 45 ходов которых должно соответствовать числу преобразовательных ячеек.

Перестраиваемый генератор тактовых импульсов (фиг. 4) содержит аналоговые ключи 36 и 37, инвертор 38, резисторы 39 и 40, логические элементы

И- НЕ 41 и 42 и конденсатор 43. Число аналоговых ключей и резисторов должно быть равно числу преобразователь" ных ячеек.

Блок симметрирования (фиг. 5) выполнен иэ усилителей 44 рассогласования токов звеньев, причем первые входы усилителей соединены с минусовыми выводами соответствующих преоб- 60 раэовательных ячеек непосредственно, а вторые входы — через резисторы 45.

Вторые входы усилителей объединены и являются первым выходом блока симметрирования, выходы усилителей - вто-65 рой гру плой выходов блока симметрнро. вани я. . Работа. устройства рассматривается в режиме запуска работы стабилизатора с исправными ячейками и в режиме работы стабилизатора при отказе любой из преобразовательных ячеек.

В режиме запуска устройство работает следующим образом.

При подаче питающего напряжения на вход стабилизатора формируется сигнал начальной установки на вход Установка . По этому сигналу триг. геры 29 и 30 ячеек распределителей импульсов устанавливаются по входу

R в нулевое состояние, кроме триггера 30 первой распределительной ячейки, который устанавливается в единичное состояние по входу S, а также устанавливается в нулевое состояние двоичный счетчик блока 7 подсчета неисправностей и перестраивае мый генератор 6. Ток и напряжение на выходе стабилизатора равны .нулю и на информационные входы 12 и 13 ячеек распределителей импульсов соответственно с датчиков 2 тока и пер вого выхода блока 8 симметрирования поступают нулевые равные сигналы, разрешающие прохождение тактовых импульсов. Сигнал Установка устанавливает в нулевое состояние счетчик 34 блока подсчета отказов (фиг.3).

Это состояние дешифрируется дешифратором 35 в унитарный код (на выходе одна единица, а остальные выходы нулевые), который подается на перестраиваеьый генератор. Сигнал на» чальной установки Установка блокирует генерацию Импульса. После сброса сигнала Установка происходит перезаряд емкости 43 через резистор 39, Частота генерированных импульсов равна

Е = N (дц где Гд„- рабочая частота преобразовательной ячейки;

N — число преобразовательных ячеек.

Распределитель синхронизирующих импульсов состоит из однотипных распределительных ячеек 3 и представляет собой регистр сдвига с пропусками состояний. Схема регистра сдвига представляет собой собственно регистр сдвига, собранный на D-триггерах 29, и регистр,, фиксирующий отказы преобразовательных ячеек 1, выполненный на D-триггерах 30.

Функцию возбуждения D-входа i-ro триггера 30 можно представить в виде

) за = Пзо„>Q29q чQ30a-<.,(1) где Пю; — вход i-го триггера 30;

D,, — вход предыдущего (i-1) -го триггера 30„.

Q — состояние i ão триггера 29 гэ (может быть нулевое состояние или единичное) > (} „, — состояние предыдущего (i-1) го триггера 30.

Реализация функции (1) выполнена 5 на логических элементах И 31, ИЛИ 33.

Через логический элемент ИЛИ 32 происходит Начальная установка Dтриггера 30 при наличии сигнала .Установка .и блокировка D-триггером 29 10 при выходе из строя соответствующей преобразовательной ячейки.

Под действием синхроимпульсон логическая единица с выхода триггера

30 первой ячейки распределителя импульсов переписывается в аналогичный триггер последующей ячейки и тем самым обеспечивается поочередное включение преобразовательных звеньев

1, причем первое звено является последующим для последнего N-го преобразовательного энена.

Преобразовательные ячейки 1 управляются импульсами, поступающими

BB их ВхОды с ВЫХОДОМ ширОтнО-импуль- 25 сных модуляторов 5.

Работа преобразовательных ячеек происходит последонательно уо времени со сдвигом на

1 аС по управляющим сигналам распределителя тактовых импульсов. Длительность работы каждой преобразователь- 35 ной ячейки 1 регулируется модулирующими сигналами с выхода соответствующих широтно-импульсных модуляторов 5, величина которых определяЬтся сумматорами 4 сигналов pacco- . 40 гласования.

На сумматоры воздействуютsсигнал рассогласования по напряжению с усилителя 10; сигнал рассогласования по среднему току, поступающий c усилите- 45 ля 9; сигнал рассогласования, поступающий с соответствующих выходов бло. ка 8 симметрирования.

Отклонение. выходного напряжения относительно заданного- блоком 11 опорных напряжений приводит к изменению сигнала, поступающего с усилителя 10 рассогласования по напряжению на входы сумматоров 4.

Изменение этого сигнала приводит к.восстановлению выходного напряжения относительно заданного.

Блок .8 симметрирования на пер-. вом выходе формирует сигнал, пропорциональный среднему току стабилизатора. Этот сигнал подается на вход 60 .усилителя 9 рассогласования по среднему току.

При превышении тока нагрузки многозвенного стабилизатора выше номинального усилитель 9 рассогласова65 ния по току формирует- сигнал, который воздействует через сумматоры 4 сигналон рассогласонания на широтно-импульсные модуляторы 5 таким образ ом, что выходное н апряжение многозненного импульсного стабилизатора уменьшается и стабилизатор переходит н режим стабилизации тока.

Если выходной ток какой-либо преобразовательной ячейки 1 окажется отличным от среднего тока, то блок

8 симметрирования нырабатынает на вторых выводах сигналы для сумматоров 4, которые изменяют длительность работы.преобразовательных ячеек 1 таким образом, чтобы токи нагрузки в них выравнивались.

При отказе 1-й преобразовательной ячейки, например коротком замыкании, происходит возрастание тока через датчик 2 этого звена, и как следствие, — напряжения на нем, которое поступает на информационный вход 12 распределительной ячейки;3.

На вход 13 этой же ячейки поступает сигнал с первого выхода блока 8 симметрирования, равный среднему току преобразовательных звеньев, Поскольку исправные преобразовательные звенья загружены меньшим током, то сигнал среднего тока окажется меньше сигнала, пропорционального току неисправного звена. Если это различие превышает заранее установленный уровень масштабным делителем 24 на время, большее установленного элементом 27 задержки, то сигнал логической. . .

" l выработанный компаратором 2б, поступает на.D-вход триггера 29 i-й преобразовательной ячейки. Аналогично происходит формирование сигнала логической 1 на D-вход триггера

29 неисправного звена при отказе типа Обрыв следующими устройствами: масштабным делителем 23, компаратором 2S и элементом 27 задержки. Запись в i-й D-триггер 29 произойдет после того,как i-я преобра" вователъная ячейка отработает в данный промежуток времени, т.е. по заднему фронту сигнала, полученного с выхода (ц() i-го триггера 30 . Тем самым обеспечивается прохождение логической единицы в собственно регистр сдвига. Единичное состояние i-го триггера 29 запрещает запись логической единицы в i-й триггер 30, который до устранения неисправности будет находиться в нулевом состоянии. При этом на D-вход (i+1) -ro триггера 30 разрешается прохождение сигнала Ds в соответствии с функцией возбуждения (1) и преобразовательная i-я ячейка блокируется — исключается .из работы.

При этом на формирователь 28 узкого импульса с D-триггера 29 распределительной ячейки придет поло

11.11140 сто но5ка жительный фронт, сигналнзирующнй об обнаружении .неисправности. Импульс. выработанный формирователем 28, подается на счетный вход счетчика 34.

Под действием этого импульса счетчик

34 перейдет в следующее (0+1)-å сос- 5 тояние, при этом логическая едини-, ца появится на другом выходе дешифратора 35. Смена управляющего сигнала с дешифратора 35 приводит к перестройке генератора 6 тактовых им- 10 пульсов. Частота генератора изменится и определится по формуле

Г = (N-K)f%„ где К вЂ” число неисправных преобразовательных ячеек.

Следовательно, при выходе из строя одной или нескольких преобразовательных ячеек работа стабилизатора пере-. страиваетск таким образом, что частота преобразования энергии преобразо- 20 вательными ячейками остается постоянной, при этом совместная работа преобразовательных ячеек не нарушается, а сдвиг во времени их включения определяется формулой 25

at = 1(N К) fy>, Замена 1геисправных преобразователБных ячеек осуществляется без выключения стабилизатора. После замены неисправных ячеек необходимо подать сигнал "Установка". При этом стабилизатор перестроится на работу с полным комплектом исправных преобразовательных ячеек.

Постоянство частоты преобразова ния электроэнергии преобразовательныг1и ячейками позволяет для них выбрать и рассчитать оптимальный режим работы. Эффект от использования предлагаемого устройства оценивается созданием унифицированной платы .распределительной ячейки и повышением надежности стабилизатора при выходе из строя одной или нескольких преобразовательных ячеек за счет сохранения ими постоянной частоты преобразования.

Иногофазный импульсный стабилизатор напряжения по предлагаемой схе-. му может быть реализован с любым числом преобразовательных ячеек прямым их суммированием, прй этом количество элементов, входящих в ячейку распределителя нмпульсов,остается тем же самым, не меняется также структура и количество связей между ячейками распределителя импульсов.

Фиг.2

ВНИИПИ Закаэ6309/38 Тираж 841 Подписное

Филиал ППП "Патент", г.Уагород, ул. Проектная. 4