Система передачи дискретной информации с решающей обратной связью

 

СИСТЕМА ПЕРЕДАЧИ ДИСКРЕТНОЙ ИНФОРМАЦИИ С РЕШАЮЩЕЙ ОБРАТНОЙ СВЯЗЬЮ, содержащая на передающей стороне последовательно соединенные генератор и первый элемент И, к второму входу которого подключен выход триггера управления, входы которого соединены с одними выходами источника информации, другой выход которого подключен к сигнальным входам регистрирующего блока, управляющие входы которого соединены с выходом первого коммутатора, к первому входу которого подключены одни выходы первого регистра сдвига, другие выходы которого соединены соответственно с первым входом выходного триггера, выход которого подключен к 1ходу прямого канала, и с первым входом второго элемента И, выход которого соединен с управлякндим входом блока накопителей, сигнальные входы которого соединены с выходами регистрирующего блока и с первым входом второго коммутатора, рторой вход которого соединен с вторым входом Первого коммутатора и с первым выходом второго регист а сдвига, выходы блока накопителей подключены к первому входу третьего коммутатора, второй вход которого соединен с вторым выходом второго регистра сдвига и с первым входом триггера блокировки, первый и второй выходы которого соединены соответственно с входом источника информации и с вторым входом второго элемента И, второй вход триггера блокировки соединен с выходом обратного канала, а на приемной стороне - генератор , выход которого подключен к первым входам первого элемента И Iji входного триггера, второй вход и первый выход которого соединены соответственно с выходом прямого кана ла и со входом первого дифференцирующего блока, выход которою подключен к первому входу триггера управления, выход которого соединен с вторым входом первого элемента И и с входом второго дифференцируницего блока, выход которого подключен к первому входу первого ре гистра сдвига, один выход которого ю соединен с установочным входом первого регистра сдвига, с вторым входом| СП триггера управления, с первым входом СХ) триггера блокировки и с первым входом второго регистра сдвига, второй вход которого соединен с выходом триг гера блокировки и с входом обратного канала, вькод второго регистра сдвига| подключен к первому входу коммутатора , второй вход и выход которого соединены соответственно с другими выходами первого регистра сдвига и с одним входом третьего регистра сдвига , выход которого через выходной согласукчций блок подключен к входу

,„5U„;, 113 1258 A

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК эЮ Н 04 L 1/12

1 P q

4 е

ОПИСАНИЕ ИЗ06РЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

1

".

У 517174, кл. Н 04 L 1/12, 1974.

2. Пуртов Л.П. и др. Элементы теории передачи дискретной информации. N., "Связь", 1972, с. 167-181 (прототип). динены соответственно с другими выходами первого регистра сдвига и с одним входом третьего регистра сдвига, выход которого через выходной согласующий блок подключен к входу (54)(57) СИСТЕМА ПЕРЕДАЧИ ДИСКРЕТНОЙ

ИНФОРМАЦИИ С РЕШАЮЩЕЙ ОБРАТНОЙ

СВЯЗЬЮ, содержащая на передающей стороне последовательно соединенные генератор и первый элемент И, к второму входу которого подключен выход триггера управления, входы которого соединены с одними выходами источника информации, другой выход которого подключен к сигнальным входам регистрирующего блока, управляющие входы которого соединены с выходом первого коммутатора, к первому входу которого подключены одни выходы пер-. вого регистра сдвига, другие выходы которого соединены соответственно с первым входом выходного триггера, выход которого подключен к г:ходу прямого канала, и с первым входом второго элемента И, выход которого соединен с управляющим входом блока накопителей, сигнальные входы которого соединены с выходами регистрирующего блока и с первым входом второго коммутатора, второй вход которого соединен с вторым входом первого коммутатора и с первым выходом второго ретретьего коммутатора, второй вход которого соединен с вторым выходом второго регистра сдвига и с первым входом триггера блокировки, первый и второй выходы которого соединены соответственно с входом источника информации и с вторым входом второго элемента И, второй вход триггера блокировки соединен с выходом обратного канала, а на приемной .стороне — генератор, выход которого подключен к первым входам первого элемента И и входного триггера, второй вход и первый выход. которого соединены со- С»

В ответственно с выходом прямого канала и со входом первого дифференцирующего блока, выход которо о подключен.к первому входу триггера управления, выход которого соеди- д нен с вторым входом первого элеменI та И и с входом второго дифференцирующего блока, выход которого под- в ключен к первому входу первого ре" )ма@ гистра сдвига, один выход которого оы соединен с установочным входом пер- ф вого регистра сдвига, с вторым входом триггера управления, с первым входом триггера блокировки и с первым входом второго регистра сдвига, второй вход которого соединен с выходом триг гера блокировки и с входом обратного канала, выход второго регистра сдвига подключен к первому входу коммутатора, второй вход и выход которого сое1111258 потребителя информации, о т л и— ч а ю щ а я с я тем, что, с целью повышения помехоустойчивости, на передающей стороне введены третий регистр сдвига, решающий блок, два шифратора, четвертый коммутатор, преобразователь кода, третий элемент И и делитель частоты, выход которого подключен к входу первого регистра сдвига, другой выход которого соединен с .первым входом третьего элемен- та И, второй вход и выход которого соединены соответственно с первым выходом триггера блокировки и с входом второго регистра сдвига, а дополнительный выход первого регистра сдвига подключен к управляющему входу четвертого коммутатора, сигнальные входы которого соединены с выходами преобразователя кода, ко входам которого подключены выходы второго и третьего коммутаторов, при этом выход первого элемента И соединен с входом делителя частоты и с управляющим входом третьего регистра сдвига, к сигнальным входам которого подключены выходы шифраторов и решающего блока, к входам которого. подключены выходы шифраторов, входы которых соединены с выходами четвертого коммутатора, выход третьего регистра сдвига подключен к второму входу выходного триггера, а на приемной стороне введены третий дифференцирующий блок, два элемента ИЛИ, счетчик, второй и третий элементы И, решающий блок, четвертый регистр сдвига и преобразо1

Изобретение относится к техникетелеграфной связи и может использоФ раться в. системах передачи дискретной информации с,решающей обратной связью. 5

Известна система передачи дискретной информации с решающей обратной связью, содержащая на передающей стороне генератор, элементы И, регистрирующий. блок, регистры сдвига, триггеры, накопитель, коммутаторы, а на приемной стороне - генератор, регистры сдвига, логические схемы, триггеры и дифференцирующие цепочки С1 .

35 ватель кода, входы которого соединены с одними входами второго элемента И и с выходами решающего блока, к входам которого подключены выходы четвертого регистра сдвига, первый вход которого соединен с первым входом счетчика, к второму входу которого подключен один выход первого регистра сдвига, и с выходом первого элемента ИЛИ, к входам которого подключены выход третьего дифференцирующего блока, вход которого соединен с «торым выходом входного триггера, и первый вход триггера управления, второй вход которого соединен с одним выходом первого регистра сдвига и с установочным входом четвертого регистра сдвига, второй вход которого соединен с выходом первого элемента И и с вторым входом первого регистра сдвига, первый дополнительный выход которого подключен к другому входу второго элемента И, выход которого соединен с первым входом второго элемента ИЛИ,и к первому входу третьего элемента И, второй вход и выход которого соединены соответственно с выходом счетчика и с вторым входом второго элемента ИЛИ, выход которого подключен к второму входу триггера блокировки, причем второй дополнительный выход первого регистра сдвига подключен к соответствующему входу решающего блока, выходы преобразователя кода соединены с другими входами третьего регистра сдвига.

Однако известная система имеет низкую скорость передачи информации, обусловленную необходимостью передачи избыточной информации для обнаружения ошибок.

Наиболее близкой к предложенной по техническому решению является система передачи дискретной информации с решающей обратной связью, содержащая на передающей стороне последовательно соединенные генератор и первый элемент И, к второму входу которого подключен выход триггера управления, входы.:которого соединены с

3 11112 одними выходами источника информации, другой выход которого подключен к сигнальным входам регистрирующего блока, управляющие входы которого соединены с выходом первого коммутатора, к первому входу которого подключены одни выходы первого регистра сдвига, другие выходы которого,соединены соответственно с первым входом выходного триггера, выход ко" торого. подключен к входу прямого канала, и с первым входом второго элементч И, выход которого соединен .с управляющим входом блока накопителей, сигнальные входы которого соединены с выходами регистрирующего блока и с первым входом второго коммутатора, второй вход которого соединен с вторым входом первого коммутатора и с первым выходом второго регистра сдви- 20

ra выходы блока накопителей подключены к первому входу третьего коммутатора, второй вход которого соединен с вторым выходом второго регистра сдвига и с первым входом триггера блокировки, первый и второй выходы которого соединены соответственно с входом источника информации и с вторым входом второго элемента И, второй вход триггера блокировки соединен 30 с выходом обратного канала, а на приемной стороне — генератор, выход которого подключен к первым входам первого элемента И и входного триггера, второй вход и первый выход кото35 рого соединены соответственно с выхо,цом прямого канала и с входом первого дифференцирующего блока, выход которого подключен к первому входу тригГера управления ВыхОд. КОтОрОгО СОе - 40 динен с вторым входом первого элемента И н с входом втоРого дифференцирующего блока, выход которого подключен к первому входу первого регистра сдвига, один выход которого соединен с установочным входом первого регистра сдвига, с вторым входом триггера управления, с первым входом триггера блокировки и с первым входом второго регистра сдвига, второй вход которого

50 соединен с выходом триггера блокиров ки и с входом обратного канала, выход второго регистра сдвига подключен

I к первому входу коммутатора, второй вход и выход которого соединеньГ соответственно с другими выходами перво55

ro регистра сдвига и с одним входом третьего регистра сдвига, выход которого через выходной согласующий блок

58 б подключен к входу потребителя информации 523.

Однако известная система имеет низкую помехоустойчивость.

Цель изобретения — повышение помехоустойчивости.

Поставленная цель достигается тем, что в системе передачи дискретной информации с решающей обратной связью, содержащей на передающей стороне последовательно соединенные генератор и первый элемент И, к второму входу которого подключен выход триггера управления, входы которого соединены с одними выходами источника информации, другой выход которого подключен к сигнальным входам регистрирующего блока, управляющие входы которого соединены с выходом первого коммутатора к первому входу которого подключены одни выходы первого регистра сдвига, другие выходы которого соединены соответственно с первым входом выходного триггера, выход которого подключен к входу прямого канала, и с первым входом второго элемента И, выход которого соединен с управляющим входом блока накопителей, сигнальные входы которого соединены с выходами регистрирующего блока и с первым входом второго коммутатора, второй вход которого соединен с вторым входом первого коммутатора и с первым выходом второго регистра сдви. га, выходы блока накопителей подключены к первому входу третьего коммутатора, второй вход которого соединен с вторым выходом второго регистра сдвига и с первым входом триггера блокировки, первый и второй выходы которого соединены соответственно с входом источника информации и с вторым входом второго элемента И, второй вход триггера блокировки соединен с выходом обратного канала, а на приемной стороне — генератор, выход которого подключен к первым входам первого элемента И и входного триггера, второй вход и первый выход которого соединены соответственно с выходом прямого канала и с входом первого дифференцирующего блока, выход которого подключен к первому входу триггера. управления, выход которо-. го соединен с вторым входом первого элемента И и с входом второго диф" ференцирующего блока, выход которого подключен к .первому входу первого регистра. сдвига, один выход которого

11112

Ф соединен с установочным входом первого регистра сдвига, с вторым входом триггера. управления, с первым входом триггера блокировки и с первым входом второго регистра сдвига, второй

Ф вход которого соедичен с выходом .триггера блокировки и с входом обрат ого канала, выход второго регистра двига подключен к первому входу оммутатора, второй вход и выход коорого соединены соответственно с другими выходами первого регистра сдвига и с одним входом третьего регистра сдвига,. выход которого через вьмодной согласующий блок подключен к входу потребителя информации, на передающей стороне введены третий регистр сдвига, решающий блок, два шифратора, четвертый коммутатор, преобразователь кода, третий элемент И и делитель частоты, выход которого подключен к входу первого регистра сдвига, другой выход которого соединен с первым входом третьего элемента И, второй вход и выход которого соединены соответственно с первым выходом триггера блокировки и с входом второго регистра сдвига, а дополнительный выход первого регистра сдвига подключен к управляющему входу четвертого коммутатора,, сигнальные входы которого соединены с выходами преобразователя кода, к входам которого подключены выходы вто= рого и третьего коммутаторов, при этом выход первого элемента И соеди35 нен с входом делителя частоты и с. управляющим входом третьего регистра сдвига, к сигнальным входам которого подключены выходы шифраторов и ре40 шающего блока, к входам которого подключены выходы шифраторов, входы которых соединены.с выходами четвертого коммутатора, выход третьего регистра сдвига подключен к второму

45 входу выходного триггера, а на приемной стороне введень1 третий дифференцирующий блок, два элемента ИЛИ, счетчик, второй и третий элементы И, решакиций блок, четвертый регистр сдвига и преобразователь кода, входы которого соединены с одними входами второго элемента И и с выходами решающего блока, к входам которого подключены выходы четвертого регистра сдвига, первый вход которого сое- > динен с первым входом счетчика, к второму входу которого подключен один выход первого регистра сдвига,, 58 и с выходом первого элемента ИЛИ, к входам которого подключены выход третьего дифференцирующего блока, вход которого соединен с вторым выходом.входного триггера, и первый вход триггера управления, второй вход которого соединен с одним выходом первого регистра сдвига и с установочным входом четвертого регистра сдвига, второй вход которого соеди- нен с выходом первого элемента И и с вторым входом первого регистра с.-лига, первый дополнительный выход которого подключен к другому входу второго элемента И, выход которого соединен с первым входом второго элемента ИЛИ, и к первому входу третьего элемента И, второй вход и выход которого соединены соответственно с выходом счетчика и с вторым входом второго элемента ИЛИ, выход которого подключен к второму входу триггера блокировки, причем второй дополнительный выход первого регистра сдвига подключен к соответствующему входу решающего блока, выходы преобразователя кода соединены с другими входами третьего регистра сдвига.

На фиг. 1 представлена структурная электрическая схема передающей стороны предложенной системы; на фиг. 2 — то же, приемной стороны.

Система передачи дискретной информации с решающей обратной связью содержит (фиг. 1) генератор 1, первый элемент И 2, триггер 3 управления, делитель 4 частоты, источник 5 информации, второй элемент И 6, триггер 7 блокировки, первый коммутатор 8, регистрирующий блок 9, первый 10 и второй 11 регистры сдвига, блок 12 накопителей, второй 13 и третий 14 коммутаторы, преобразователь 15 кода, третий элемент И 16, четвертый коммутатор .17, первый 18 и второй 19 шифраторы, решающий блок 20, третий регистр 21 сдвига, выходной триггер 22, прямой 23 и обратный 24 каналы.

На приемной стороре (фиг. 2) система содержит генератор 25, первый элемент И 26, входной триггер 27, первый 28 и второй 29 дифференцирующие блоки, первый элемент ИЛИ 30, триггер 31 управления,. третий дифференцирующий блок 32, первый — четвертый регистры одвига 33 — 36, второй, элемент И 37, второй элемент ИЛИ 38, /

11112

7 счетчик 39, третий элемент И 40, триггер 41 блокировки, решающий блок 42, преобразователь 43 кода, коммутатор 44, выходной согласующий блок 45 и потребитель информации 46.

Система работает следующим образом.

Источник 5 информации на передающей стороне (фиг. 1) определяет начало и конец передаваемого блока 1ð данных. С момента формирования источником 5 информации сигнала "Начало" стартстопной комбинации формируется сигнал, разрешающий запуск триггера 3 управления. При этом раз- .15 решается прохождение импульсов с генератора 1 через открытый первый элемент И 2 и.делитель 4 частоты на вход первого регистра 10 сдвига.

Частота поступающих импульсов выбрана равной F„ =1/ь, (где t, — длительность единичного элемента простого кода). Информация, вырабатываемая источником 5 информации в, последовательном виде, поступает на регистрирующий блок 9, который выполняет одновременно две функции: регистрацию элементов кодовой комбинации: и преобразование последовательного кода в параллельный. Преобразование осуществляется с помощью импульсов, вырабатываемых распределителем передачи †. первым регистром 10 сдвига.

Сообщение в виде стартстопных комбинаций от источника 5 информации поступает на входы D ячеек регистрирующего блока 9, выполняющего еще и функцию накопителя. 3а время цикла работы первого регистра 10 сдвига на п-х его выходах формируются импульсы регистрации, соответствующие сред40 ней части принимаемых от источника 5 информации единичных элементов, которые через открытый первый коммутатор 8 поступают на другие входы ячеек регистрирующего блока 9, где и производится регистрация и запомина ние элементов исходного простого пятиэлементного кода NTK-2. После момента приема последнего элемента кода очередным тактовым импульсом с соответствующего выхода первого регистра 10 сдвига через открытый второй элемент И 6 информация переписывается из регистрирующего блока 9 в блок 12. На передающей стороне выбраны три регистра сдвига 10, 11 и 21, первый из которых служит для регистрации и накопления элементов

58 8 кодовой комбинации, а два других— для хранения кодовых комбинаций, подлежащих повторной передаче при обнаружении ошибок на приемной стороне и переспросе по обратному каналу 24.

При отсутствии сигнала "Запрос", формирующегося на приемной стороне для повторения ошибочно принятых комбинаций, триггер блокировки 7 находится в нулевом исходном состоянии, при этом разрешается работа второго элемента И 6 и запрещается работа третьего элемента И 16. Работой бло- . ка 12 накопителей управляет второй регистр 11 сдвига, поочередно подключая выходы, соответствующего накопителя кодовой комбинации через второй 13 и третий 14 коммутаторы на вход преобразователя 15 кода. При условии отсутствия сигнала "Запрос" по обратному каналу 24 второй регистр 11 сдвига разрешает работу первого 8 и второго 13 коммутаторов и запрещает работу третьего коммутатора 14.

При запросе приемной стороны по обратному каналу 24 триггер 7 блокировки переводится в единичное состояние и происходит запрет работы первого 8 и второго 13 коммутаторов и разрешение работы третьего коммутатора 14. Управление работой второго регистра 11 сдвига осуществляется импульсами, соответствующими окончанию стартстопного цикла, вырабатываемыми первым регистром сдвига 10, которые поступают через открытый третий элемент И 16, что. соответствует повторной передаче информации по прямому каналу 23.

При поступлении очередной кодовой комбинации простого пятиэлементного кода в конце стартстопного цикла информация с блока. 12 накопителей в параллельном виде через соответствующие второй 13 и третий 14 коммутаторы проключается на вход преобразователя 15 кода. Каждой кодовой комбинации исходного простого пятиэлементного кода присваивают свой номер. С помощью преобразователя 15 кода происходит дешифрация накопленной комбинации в блоке 12 накопителей в одну из 33 возможных (преобразователь из пяти в тридцать две) .

Проключение выходов преобразователя 15 кода по входам первого 18 и второго 19 шифраторов производится импульсом считывания, снимаемым с

9:. 111 выхода первого регистра 10 сдвига.

При наличии на одном из выходов преобразователя 15 кода сигнала информация через четвертый коммутатор 17 поступает в параллельном виде в первый 18 и второй 19 шифраторы.

С помощью первого 18 и второго 19 шифраторов производится преобразование в двухпозиционный з., код, где местоположение i, j перехода определяет передаваемый кодовый символ.

Для обнаружения ошибок в канале вводится третий k-й переход, который вычисляется в решакщем блоке 20 по следующему алгоритму k=(A. (+А j) по то4 A„(1), i . 4 где коеАФнпненты А °, АА, А» определяются параметрами ошибок в канале связи и требуемой верностью передачи.

Номер, соответствующий k-смене полярности, полученный в результате вычисления по (1) в решающем блоке 20, определяет номер ячейки третьего регистра 21 сдвига, в которую следует записать единицу.

Формирование местоположения нереходов i j k можно производить также с помощью соответствующей кодовой таблицы н шифраторов. Информация о номере комбинации источника информации 5, подлежащей передаче, закладывается в комбинации местоположения 1рех информационных переходов (i, j, k) на интервале времени стартстопного цикла Т((.

С выхода первого элемента И 2 тактовые импульсы с частотой следования

Ре =1/д, где а — единичный элемент, используемый при формировании сигналов в кодовых словах, число возможных кодовых слов при этом составляет

2 )), но выбираются только те, которые удовлетворяют условию (1), поступают на управляющий вход С третьего регистра 21 сдвига, и информа" ция в виде переходов последовательно считывается с его выхода на вход выходного триггера 22. С помощью импульса, снимаемого с выхода первого регистра 10 сдвига, соответствующего началу стартстопного цикла, и импульсов с выхода третьего регистра сдвига 21 непрерывно формируются и передаются в прямой канал трехэлементные многопозиционные кодовые комбинации. Длительность элемента, соответствующего пусковому элементу стартстопной комбинации определяется

1258 10 расстоянием от сигнала "Конец-начало" стартстопного цикла до момента появ ления ч -ro перехода с выхода третьего регистра 21 сдвига. Расстояние между i и j, j u k переходами, k-M переходом и сигналом "Конец-начало" цикла выбрано не менее . о.

Следовательно, в прямой канал 23 непрерывно поступают сформированные стартстопные кодовые комбинации с постоянным числом перех.)дов XMM— (характеристических моментов модуляции), Из общего числа возможных реализаций отбираются только сигналы, в которых число переходов равно четырем, местоположение переходов удовлетворяет условию (1), и расстояние между а, j, k переходами не меньше чем ( на интервале стартстопного цикла исходного кода. С выхода выходного триггера 22 сигнал поступает в прямой канал 23.

Информация с прямого канала 23 связи поступает на входной триггер 27, 25 где осуществляется временная привязка фронтов принимаемых единичных элементов к генератору 25. С помощью первого 28 и третьего 32 дифференцирующих блоков производится выделение фронтов принимаемого сигнала (переходы из единицы в ноль - типа

"старт" и переходы из ноля в единицу) . Стартовый переход, пройдя первый дифференцирующий блок 28, уста3S навливает триггер 31 управления в единичное состояние, тем самым разрешая прохождение тактовых импульсов с генератора 25 на входы с перво"o регистра 33 сдвига. Цикл работы пер441 вого регистра 33 сдвига выбран равным Т =Н а, где Н вЂ” количество ячеЦ, ек первого регистра 33 сдвига, равное числу возможного местоположения характеристических моментов восста4> .новления (ХИВ) в принимаемой кодовой комбинации, а а — длительность единичного элемента преобразованного кода. С помощью второго дифференцирующего блока 29 выделяется переход, записывающий единицу в первую ячейку первого регистра сдвига 33 по

D-входу.

Под действием управляющих импульсов по входу С первого регистра 33 сдвига на его выходах поочередно появляются импульсы, управляющие приемной стороной системы в целом.

Выходы первого 28 и третьего 32 дифференцирующих блоков объединены

11 111125 первым элементом ИЛИ 30, с выхода которого стартовый и i, j, k информационные переходы принимаемой кодовой комбинации записываются по входу D четвертого регистра 36 сдвига.

Одновременно с работой первого регистра 33 сдвига начинает работу и четвертый регистр Зб сдвига от импульсов, поступающих по С-входу.

Четвертый регистр 36 сдвига выраба- 10 тывает зоны величиной а с таким расчетом, чтобы принимаемые i, j u k переходы находились в середине зон анализа и . Номера зон 6, в которых принимаются 1,. j u k переходы,,запо- 15 минаются в ячейках четвертого регистра Зб.сдвига, который является накопителем. Параллельно номера этих зон (ячеек) поступают на решающий блок 42, в котором проверяется условие (1). 20

При невыполнении этого условия фор мируется сигнал запроса (сигнал "Ошибка"), т.е. решающий блок 42 преобразует номера i, j, k ячеек четвертого регистра 36 сдвига в номер кодовой 25 комбинации простого пятиэлементного кода. На выходе решающего блока 42 появляется сигнал, соответствующий номеру кодовой комбинации кода ИТК-2, вырабатываемой источником 5 информации. Проключение входов и выходов решающего блока 42 производится импульсом считывания, снимаемым с первого регистра сдвига 33 с выхода f после записи в четвертый регистр 36

35 последнего k-момента смены полярности в принимаемой кодовой комбинации преобразованного кода.

Выходы преобразователя кода 43 подключены к S-входам ячеек третьего ре40 гистра сдвига 35. Преобразование про изводится в очередном стартстопном цикле с помощью пяти управляющих импульсов, вырабатываемых первым регистром 33 сдвига с выходов и, кото45 рые соответствуют моментам смен полярностей единичных элементов в комбинации пятиэлементного кода, выдаваемого потребителю информации 46, через выходной согласующий бЛок 45. Импульсы поступают по С-входам третьего

S0 регистра 35 сдвига через коммутатор 44 при отсутствии сигнала блокировки, снимаемого с выхода второго регистра 34 сдвига. С выхода последней ячейки третьего регистра 35 сдвига информа.ция в виде единичных переходов, соответствующих XMB простого кода MTK-2, поступает на вход выходного согласую8 12 щего блока 45, с помощью которого формируется стартстопная кодовая комбинация, выдаваемая потребителю 41 информации.

В конце стартстопного цикла первый регистр сдвига 33 вырабатывает импульс по выходу е, сбрасывающий триггер 31 и первый 33 и четвертый 36 регистры сдвига в исходное состояние.

Если же во время считывания информации ни на одном из выходов решающего блока 42 не появляется сигнал, что соответствует приему неразрешенной комбинации (которая не соответствует кодовой таблице на передаче), то импульс с выхода h первого регистра сдвига 33, пройдя второй элемент И 37 и второй элемент ИЛИ 38, устанавливает триггер 41 блокировки в единичное состояние. Триггер 4 1 блокировки формирует сигнал запроса для передающей стороны по обратному каналу 24. Выход триггера 41 блокировки также подключен к входу второго регистра сдвига 34, формирующего сигнал блокировки по входу коммута" тора 44. При этом на время повторения кодовых комбинаций по прямому каналу 23 запрещается считывание информации потребителю 46 информации.

Установка триггера 41 блокировки в исходное состояние производится импульсом, соответствующим, концу приема стартстопной кодовой комбинации.

Так как на передающей стороне формируются комбинации с постоянным числом (равно четырем) XNN, то на приемной стороне производится анализ количества XMB в пределах стартстопного цикла Тч,. Для этого служит счетчик 39, емкость которого равна четырем и на вход которого поступают фронты единичных элементов, формируе мые первым 28 и третьим 32 дифференцирующими блоками. В конце стартстопного цикла счетчик 39 устанавливается в исходное состояние. Если же за время приема стартстопного цикла .количества ХИВ отличается от четырех, то импульс, снимаемый с выхода h первого регистра сдвига 38, пройдя третий элемент И 40 и второй элемент ИЛИ 38, также устанавливает триггер 41 блокировки в единичное состояние, что соответствует формированию сигнала запроса и блокировки приемной стороны системы.

Известно, что эффективная скорость передачи R в системах передачи дис1111258

14 кретной информации с обратной связью (по прототипу, использующих для обнаружения ошибок избыточные коды, определяется избыточностью применяемого кода г„ и потерями на переспросы р„

k 1

R-и .и (2)

n N Рщi.а

Ра.н. которые, в свою очередь, определяются вероятностью ошибочного приема кодового слова Р,ш .

При использовании предложенной системы эффективная скорость передачи определяется только лишь потерями „

В выражении (2) К - число информационных, а n - -общее число элементов кодового слона избыточного кода, М вЂ” число повторяемых кодовых слов при перепросе. Для уменьшения потерь достоверности и снижения потерь пропускной способности канала в предложенной системе вводится трехэлементный многопозиционный бинарный код.

При этом на передающей стороне формируются кодовые слова с постоянным числом. ХИИ, равным четырем (одного стартового и трех i,j,k информационных переходов). При приеме кодового слова проверяется условие (1) и условие постоянства числа ХИВ в кодовой комбинации, что позволяет обна4 руживать ошибки любой кратности либо исправлять однократные ошибки.

Под однократной ошибкой в данном случае следует понимать смещение в результате искажений любого одного из 1, j, k переходов на величину, кратную д.

Так как в.предложенной системе

R=p,то даже при вероятности ошибочного приема на знак 10 (т.е. на каждые 100 переданных знаков один принимается с ошибкой) эффективная скорость передачи R=98X при М=2.

Если учесть, что при уменьшении

15 длительности кодового сигнала ь число временных позиций на интервале времени То простого кодового слова увеличивается, то объем кодов го

20 словаря И можно передать за время

N. T < N. Q . - Коэффициент использования времени для передачи одного кодового слова представляет собой отношение

Т N

oL - вЂ, при этом пропускная способ25 То N

Т ность определяется выражением - - м„

Т. У и может быть .> 1, что соответствует приросту объема передаваемой информации.

ЗО Таким образом, применение предложенной системы позволяет повысить эффективность использования каналов свгзи, а следовательно, и помехоустойчивость передачи.

111 I 258

du I

Ри у

Составитель А.Москевич

Редактор Л.Веселовская Техред Ж.Кастелевич Корректор В ° Гирняк

Заказ 6327/44 Тираж 634 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r.Óæãîðîä, ул.Проектная, 4