Многоканальный коммутатор

 

МНОГОКАНАЛЬНЫЙ KOtlMVTATOP . содержащий п блоков, каждый из которых содержит дешифратор и К релейных элементов, выходы которых объединены и подключены к соответствующей выходной шине, а входные шины релейных элементов всех блоков соответственно объединены, последовательно соединенные распределитель импульсов и регистр памяти, входы которого подключены к информационным шинам, отличающийся тем, что, с целью расширения функциональных возможностей, в каждый блок введены регистры памяти единиц, десятков, сотен и управляемые группы ключей единиц, десятков, сотен, а дешифратор выполнен в виде дешифраторов единиц, десятков, сотен, причем выходы регистров памяти единиц, десятков , сотен подключены соответственно через дешифраторы единиц, десятков , сотен и через управляемые группы ключей единиц, десятков, сотен к входам релейных элементов, управляемые входы регистров памяти единиц, десятков, сотен и управляемых групп ключей подключены к рас9 пределителю импульсов, а информацион ные входы регистров памяти единиц десятков, сотен всех блоков соединены параллельно и подключены к входным информационным шинам.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

3(5ц Н 03 К 17/04 Щи-;q

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPGHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР пО делАм изОБРетений и ОтнРытий (21 ) 3601767/18-21 (22) 12. 04. 83 (46) 07.09.84. Бюл. М 33 (72) Н.Н.Куровцев и М.В.Генусов (53) 621.382(088.8) (56) 1. Авторское свидетельство СССР

9 474938, кл. Н 03 К 17/06, 31.01.73.

2. Авторское свидетельство СССР

9 940301, кл. Н 03 К 17/04, 16.12.80 (прототип). (54)(57) МНОГОКАНАЛЬНЫЙ КОММУТАТОР, содержащий и блоков, каждый из которых содержит дешифратор и К релейных элементов, выходы которых объединены и подключены к соответствующей выходной шйне, а входные шины релейных элементов всех блоков соответственно объединены, последовательно соединенные распределитель импульсов и регистр памяти, входы которого подключены к информационным шинам,,.su„„ A отличающийся тем, что, с целью расширения функциональных возможностей, в каждый блок введены регистры памяти единиц, десятков, сотен и управляемые группы ключей единиц, десятков, сотен, а дешифратор выполнен в виде дешифраторов единиц, десятков, сотен, причем выходы регистров памяти единиц, десятков, сотен подключены соответственно через дешифраторы единиц, десятков, сотен и через управляемые группы ключей единиц, десятков, сотен к входам релейных элементов, управляемые входы регистров памяти единиц, десятков, сотен и управляемых групп ключей подключены к рас- Е пределителю импульсов, а информацион ные входы регистров памяти единиц, десятков, сотен всех блоков соединены параллельно и подключены к входным информационным шинам.

1112556

Изобретение относится к импульсной технике и может быть использовано при диагностике и контроле электронных схем.

Известен многоканальный коммутатор, состоящий из и блоков, каждый из которых выполнен на счетчике, дешифраторах, релейных элементах, например ключах, и блоках управления,1)

Недостаток этого устройства — переключение любого входа коммутатора только на один выход.

Наиболее близким по технической сущности к предлагаемому является многоканальный коммутатор, содержащий и блоков, каждый из которых со- 15 держит счетчик, дешифратор, К релейных элементов, выходы которых объединены и подключены к соответствующей выходной шине, регистр пагляти и распределитель, информационные шины, ши--20 ну синхронизации, входные шины и шину записи i2) .

Недостаток известного gjcTpoAcTBB невозможность включить в блоке и группу реле одновременно. 25

Цель изобретения — расширение функциональных воэможностей.

Поставленная цель достигается тем, что в многоканальный коммутатор, содержащий и блоков,,. .каждый из которых содержит дешифратор и К релей.ных элементов, выходы которых объединены и подключены к соответствующей шине, а входные шины релейных элементов всех блоков соответственно объединены, последовательно соединенные распределитель импульсов и регистр памяти, входы которого подключены к информационным LIHHBM, в каждый блок введены регистры памяти единиц, десятков, сотен и управляемые группы ключей единиц, десятков, сотен. а дешифратор выполнен в виде, дешифраторов единиц, десятков, сотен, причем выходы регистров памяти единиц, десятков, сотен подключены 45 соответственно через дешифраторы единиц, десятков, сотен и чс.рез управляемые группы ключей единиц, десятков, сотен к входам релейных элементов, управляемые входы регистров па- 50 мяти единиц, десятков, сотен и управляемых групп ключей подключены к распределителю импульсов, а информационные входы регистров памяти единиц, десятков, сотен всех блоков сое- 55 динены параллельно и подключены к входным инфорглационнигл шинагл.

На чертеже представлена функциональная схема предлагаемого коммутатора. 60

Многоканальный коммутатор состоит из и блоков 1, каждый иэ которых содержит регистры 2-4 памяти соответственно единиц, десятков, сотен,дешифраторы 5-7 соответственно единиц,десятков,сотен, управляемую группу 8-10 ключей соответственно единиц, десятков, сотен, К релейных элементов 11, входных К шин 12 коммутатора, выходных и шин 13, распределителя 14 импульсов, регистра 15 памяти, шины 16 записи, информационной шины 17.

Выходы регистров 2-4 памяти подключены соответственно через дешифраторы 5-7 и через управляемые группы 8-10 ключей к входам релейных элементов 11> упоавляемые входы регистров 2-4 памяти и управляемых групп

8-10 ключей подключены к распределителю 14 импульсов, входы которого подключены к регистру 15 памяти, входы регистров 2-4 памяти всех и блоков 1 и входы регистра 15 памяти подключены к информационным шинам 17, входы релейных элементов 11, всех блоков 1 соответственно объединены во входные шины 12, а выходы релейных элементов 11 объединены и подключены к соответствующей выходной шине 13.

Устройство работает следующим образом.

Каждый блок 1 имеет два режима работы. В первом режиме включен один релейный элемент 11. Во втором режиме включены группы релейных элементов кратных числу 10 или 100.

В первом режиме работы управление блоком 1 производится в три этапа.

На первом этапе по информационным шинам 17 подается информационное слово, в младших четырех разрядах которого записано число сотен в двоично-десятичной форме, а в старших разрядах информационного слова записывается число, определяющее прохождение управляющего импульса в регистр памяти сотен 4. При приходе импульса записи с шины 16 в регистр

15 памяти записываются старшие разряды информационного слова. Регистр

15 памяти через распределитель 14 импульсов подает импульс на управляющий вход регистра памяти сотен 4.

По этому импульсу регистр памяти сотен 4 запоминает младшие разряды информационного слова. Дешифратор co" тен 7 через ключ группы управляемых ключей 10 подает высокий потенциал на шину соответствующей сотни (логическая "1" . Ha втором этапе записываются десятки. Это происходит аналогично записи сотен, при этом по информационным шинам в младших и старших разрядах меняется информация, а импульс записи через распределитель

14 импульсов поступает на управляющий вход регистра 3 памяти десятков.

На третьем этапе аналогично записывается число единиц. Таким образом, на соответствующих заданному числу шинах единиц, десятков, сотен присутствуют высокие потенциалы и включа1112556

Составитель В.Вабанов

Редактор С. Саенко Техред М. Надь Корректор Е.Сирохман

Заказ 6467/43 Тираж 861 Подписное

ВН1ИНИ Государственного комитета СССР по делам изобретений и открытий

11303/ >".осква, Л 35 Раушская. наб, д. 4/5 филиал ППП"Патент", г. ужгород, ул. Проектная, 4 ется релейный элемент 11 с заданным номером. Если на выходе хотя бы одного ключа присутствует потенциал (логический "0"), то релейный элемент

11 не включается.

Во втором режиме работа блока 1 5 аналогична работе в первом режиме.

Разница в том, что в старших разрядах информационного слова заложена информация об управлении группами 810 управляемых ключей. 10

Так,например, для одновременного включейия десяти релейных элементов

11 необходимо, чтобы с распределителя 14 импульсов поступил высокий потенциал, логическая "1") на управляемый вход управляемой группы ключей

8. При этом на выходах всех ключей группы управляемых ключей 8 появляются высокие потенциалы.

Для одновременного включения ста релейных элементов 11 необходимо подать высокий потенциал на управляемые входы управляемых групп 8 и 9 ключей.

При сканирукшем принципе включения релейных элементов 11 могут исключаться первый и второй илн первый этапы.

Таким образом, иэобретенне расширяет свои функциональные возможности