Устройство приоритетного прерывания для микро-эвм

 

УСТРОЙСТВО ПРИОРИТЕТНОГО ПРЕРЫВАНИЯ ДЛЯ МИКРО-ЭВМ, содержащее блок приоритетного прерывания, многорежимный буферньм регистр и элемент НЕ, причем входы синхронизации, строба прерывания и разрешения приема текущего приоритета блока приоритетного прерывания являются соответственно входами тактовых импуль сов, разрешения прерывания и управления приемом текущего приоритета устройства, группа входов текущего приоритета блока приоритетного прерывания является группой входов текущего приоритета устройства, с первого по шестой входы запроса на прерывание блока приоритетного прерывания являются соответственно с первого по шестой входами текущего запроса на прерывание устройства, вход выборки группы уровней прерываний блока приоритетного прерывания является входом управления выборкой группы уровней прерываний устройства, выход прерьшания блока приоритетного прерывания соединен через элемент НЕ с входом строба многорежимного буферного регистра, группа информационнь х входов которого соединена с группой выходов кода запроса на прерывание блока приоритетного прерывания, группа информационных выходов многор жимного буферного регистра является группой выходов кода запроса на прерывание устройства, выход запуска многорежимного буферного регистра является выходом запроса на прерываг ние устройства, вход синхронизации многорежимного буферного регистра « является входом подтверждения Лрерывания устройства, отличающееся .тем, что, с целью расширения области применения за счет реализао ции пошагового прерывания в микроЭВМ с фиксированной системой команд, оно дополнительно содержит элемент И, счетчик и дешифратор, выход которого соединен с седьмым входом запроса на прерывание блока приоритетного прерывания, группа входов дешифратоэо ра соединена с группой информационо :о ных выходов счетчика, входы сброса и счетный вход которого соединены соот ветственно с входом подтверждения прерывания устройства и с выходом элемента И, первый, второй и третий входы которого являются соответствен но входами разрешения прерывания, синхронизации и признака начала команд микро-ЭВМ устройства.

СОЮЗ СОВЕТСНИХ

О И

РЕСПУБЛИК

3() G 06 F 9/46

В:, у).ц.

ГОСУДАРСТ8ЕННЫЙ НОМИТЕТ СССР

ПЮ ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЬПИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ (22) 3471476/18-24 (21) 14.07.82 (46) 15.09,84. Бюл. ¹ 34 (72) Г.В.Зеленко, М.А.Кукин, В.В.Панов и ".Н.Попов (71) Московский институт электронного машиностроения (53) 681.325(088.8) (56) 1. Патент Японии № 55-1624, кл. G 06 Р 9/46, опублик. 1980.

2. Intel 8080 Microcomputer

Systems User s Manual Integ Corporation, 1975, р. 5-141 (прототип). (54) (57) УСТРОЙСТВО ПРИОРИТЕТНОГО

ПРЕРЫВАНИЯ ДЛЯ МИКРО-ЭВМ, содержащее блок приоритетного прерывания, многорежимный буферный регистр и элемент НЕ, причем входы синхронизации, строба прерывания и разрешения приема текущего приоритета блока приоритетного прерывания являются соответственно входами тактовых импульсов, разрешения прерывания и управления приемом текущего приоритета устройства, группа входов текущего приоритета .блока приоритетного прерывания является группой входов текущего приоритета устройства, с первого по шестой входы запроса на прерывание блока приоритетного прерывания являются соответственно с первого по шестой входами текущего запроса на прерывание устройства, вход выборки группы уровней прерываний блока приоритетного прерывания является входом управления выборкой группы

„.sU„„ llïäùÿ А уровней прерываний устройства, выход прерывания блока приоритетного прерывания соединен через элемент НЕ с г входом строба многорежимного буфер ного регистра, группа информационных входов которого соединена с группой выходов кода запроса на прерывание блока приоритетного прерывания, группа информационных выходов многорежимного буферного регистра является групной выходов кода запроса на прерывание устройства, выход запуска многорежимного буферного регистра является выходом запроса на прерыва.— ние устройства, вход синхронизации многорежимного буферного регистра является входом подтверждения прерывания устройства, о т л и ч а ю щ ее с я . тем, что, с целью расширения области применения sa счет реализации пошагового прерывания в микроЭВМ с фиксированной системой команд, оно дополнительно содержит элемент И, счетчик и дешифратор, выход которого соединен с седьмым входом sanpoca на прерывание блока приоритетного прерывания, группа входов дешифратора соединена с группой информационных выходов счетчика, входы сброса и счетный вход которого соединены соот" ветственно с входом подтверждения прерывания устройства и с выходом элемента И, первый, второй и третий входы которого являются соответствен но входами разрешения прерывания, синхронизации и признака начала команд микро-ЭВМ устройства.

1113803

Изобретение относится к вычисли" тельной технике и предназначено для использования в микро-ЗВМ и различных устройствах на,основе микропроцессоров при контроле и отладке прог- 5 раммного обеспечения.

Известно устройство управления прерываниями в ЭВМ, обеспечивающее приоритетное обслуживание запросов на прерывание и содержащее узел формирования адреса микропрограммы, регистр хранения начального адреса очередной микропрограммы и узел конт роля наличия запроса на прерывание 111. 15

Данное устройство предназначено для использования в ЭВМ с микропрограммным управлением и неприменимо в микро-3ВМ и устройствах на основе микропроцессоров с фиксированной 20 системой команд.

Наиболее близким по технической сущности к предлагаемому являетея устройство для прерывания программ

25 микро-3ВМ содержащее блок, приоритетных прерываний, элемент НЕ и многорежимный буферный регистр, причем входы синхронизации, строба прерывания и разрешения приема текущего приоритета блока приоритетного преры-З0 вания являются соответственно входами тактовых импульсов, разрешения прерывания и управления приемом текущего приоритета устройства, группа входов текущего приоритета блока 35 приоритетного прерывания является группой входов текущего приоритета устройства, с первого по шестой входы запроса на прерывание блока приоритетного прерывания являются соответ- 40 сТВеННо с первого по шестой входами текущего запроса на прерывание устройства, вход выборки группы уровней прерываний блока приоритетного прерывания является входом управления 45 выборкой группы уровней прерываний устройства, выход прерывания блока приоритетного прерывания соединен через элемент НЕ с входом строба многорежимного буферного регистра, 50 группа информационных входов которого соединена с группой выходов кода запроса на прерывание блока приоритетного прерывания, группа информационных выходов многорежимного буферногс 55 регистра является группой выходов кода запроса на прерывание устройства, выход запуска многорежимного буферного регистра является выходом запроса на прерывание устройства, вход синхронизации многорежимного буферного регистра является входом подтверждения прерывания устройства U2) .

Данное устройства также не обеспечивает возможности реализации режима пошагового прерывания после выполнения каждой команды, используемого при контроле и отладке программного обеспечения микро-3ВМ.

Цель изобретения — расширение области применения устройства за счет реализации пошагового прерывания в микро-3ВМ с фИксированной системой команд.

Поставленная цель достигается тем, что в устройство, содержащее блок приоритетного прерывания, многорежимный буферный регистр и элемент НЕ, причем входы синхронизации, строба прерывания и разрешения приема текущего приоритета блока приоритетного прерывания являются соответственно входами тактовых импульсов, разрешения прерывания и управления приемом текущего приоритета устройства, группа входов текущего приоритета блока приоритетного прерывания является группой входов текущего приоритета устройства, с первого по шестой входы запроса на прерывание блока приоритетного, прерывания являются соответственно с первого по шестой входами текущего запроса на прерывание устройства, вход выборки группы уровней прерываний блока приоритетноt о прерывания является входом управления выборкой группы уровней прерываний устройства, выход прерывания блока приоритетного прерывания соединен через элемент НЕ с входом строба многорежимного буферного регистра, группа информационных входов которого соединена с группой выходов кода запроса на прерывание блока приоритетного прерывания, группа информационных выходов многорежимного буферного регистра является группой выходов кода запроса на прерывание устройства, выход запуска многорежимного буферного регистра является вы-, ходом запроса на прерывание устройства, вход синхронизации многоре жимного буферного регистра является входом подтверждения прерывания устройства, дополнительно введены

1113 элемент И, счетчик и дешифратор, выход которого соединен с седьмым вхо-, дом запроса на прерывание блока приоритетного прерывания, группа входов дешифратора соединена с группой информационных выходов счетчика, входы сброса и счетный вход которого соединены соответственно с входом подтверждения прерывания устройства и с выходом элемента И, первый, второй и 16 третий входы которого являются соответственно входами разрешения прерывания, синхронизации и признака начала команд микро-3ВМ устройства. На фиг. 1 представлена функцио- 15 нальная схема устройства; на фиг. 2функциональная схема блока приоритетного прерывания; на фиг. 3 — функциональная схема многорежимного буферного регистра (МБР). 20

Устройство содержит блок 1 приоритетного прерывания, элемент НЕ 2, многорежимный буферный регистр 3, элемент И 4, счетчик 5, дешифратор 6, вход 7 тактовых импульсов, вход 8 25 разрешения прерывания, вход 9 управления приемом текущего приоритета, вход 10 выборки группы уровней прерываний, группу входов 11 текущего приоритета, входы 12 текущего запро- щ са на прерывание, вход 13 подтверждения прерывания, вход 14 синхронизации, вход 15 признака начала команд микроЭВМ, группу выходов 16 кода запроса на прерывание и выход 17 запроса йа прерывание.

В качестве блока 1 приоритетных прерываний в устройстве используется стандартная интегральная схема

К589ИК14, структурная схема которой 4О приведена на фиг. 2. В состав блока входят регистр запросов прерывания

18, приоритетный шифратор 19, регистр текущего состояния 20, схема сравнения приоритетов 21, триггер 22 выбор 4S ки группы, триггер 23 прерывания, триггер 24 блокировки прерывания, элементы И 25-30, а также элементы

ИЛИ 3! и 32.

В качестве мио гор ежимного буферного о регистра 3 в устройстве используется стандартная интегральная схема

К589ИР12, структурная схема которой приведена на фиг. 3. В блок входят

8-разрядный регистр, состоящий из у триггеров 33-40, объединенных общим управлением, триггер 41 запроса прерывания, элементы И 42-49 с тремя

803 4 устойчивыми состояниями, коммутатор

50, элементы ИЛИ 51 и 52, элемент

НЕ 53, элемент И 54 и элемент ИЛИ-НЕ

55.

Устройство работает следующим образом.

В режиме пошаговой проверки выполнения контролируемой программы микроЭВМ на группе входов 11 текущего приоритета устанавливается код, который заносится по сигналу на входе 9 управления приемом текущего приоритета в блок 1 приоритетного прерывания. Это обеспечивает формирование устройством сигнала на выходе 17 запроса на прерывание при появлении сигнала на седьмом @ходе запроса на прерывание блока 1 приоритетного прерывания.

Перед выполнением каждой команды контролируемой программы микро-ЭВМ устанавливает на входе 8 разрешения прерывания положительный сигнал, обеспечивающий работу блока 1 приоритетных прерываний и появление положительного сигнала на выходе элемента И 4 при совпадении сигналов на входах 14 синхронизации и 15 признака начала команд микро-ЭВМ. Таким образом завершается подготовка устройства, и в микро-ЭВМ выполняется команда безусловного перехода в очередной команде контролируемой программы.

При этом на выходе элемента:,И 4 формируется положительный импульс, по отрицательному фронту которого происк ходит изменение на единицу состояния счетчика 5. Состояние счетчика 5 дешифрируется дешифратором 6.

Ф

Выполнение очередной команды контролируемой программы вызывает появление второго импульса на выходе элемента И 4 и изменение на единицу состояния счетчика 5. При этом на выходе дешифратора 6 появляется сигнал поступающий на седьмой вход запроса на пребывание блока 1 приоритетного, прерывания. Данный сигнал стробирует ся тактовыми импульсами на входе 7 тактовых импульсов, вследствие чего на первом выходе блока 1 приоритетных прерываний появляется отрицательный сигнал, поступающий через элемент

НЕ 2 на вход строба многорежимного буферного регистра 3, а на группе выходов кода запроса на прерывание блока 1 приоритетного прерывания появляется код запроса на прерывание.

1113803

Код запроса на прерывание фиксируется в многорежимном буферном регистрее 3 с приходом положительного сигнала на его вход строба с выхода элемента НЕ 2. Одновременно на выходе 17 запроса на прерывание устройства появляется сигнал, вызывающий пре" рывание работы микро-ЭВМ. В ответ на это микро-ЭВМ сбрасывает сигнал

10 на входе 8 разрешения прерывания устройства и формирует положительный сигнал на входе 13 подтверждения прерывания устройства. Вследствие этого обеспечивается установка в исходное состояние счетчика 5 и появ!

5 ление на группе выходов t6 кода запроса на прерывание.

Появление на группе выходов 16 . кола запроса на прерывание вызывает переход микро-ЭВМ.к выполнению служебной программы "Монитор". Для продолжения выполнения контролируемой программы микро-ЭВМ вновь устанавливается положительный сигнал на входе 8 разрешения прерывания и опи25 санный цикл работы устройства повторяется. По окончании проверки выполнения и отладки контролируемой программы микро-3ВМ на группе входов 11 текущего приоритета устанавливается код, запись которого по сигналу на входе 9 управления приоритетом текущего приоритета блокирует формирование на выходе 17 запроса на прерывание при появлении сигнала на седьмом 35 входе запроса на прерывание блока 1

4 приоритетного прерывания.

Блок 1 приоритетного прерывания работает следующим образом.

Регистр 18 запросов прерывания сос-" тоит из 8-ми триггеров и служит для запоминания запросов прерывания на время работы обработки текущего прерывания. Приоритетный шифратор 19 служит для кодирования номера поступившего запроса прерывания (ЗПР„ЗПР ) в 3-разрядный код. Причем если на шифратор поступило одновременно несколько сигналов запроса прерывания, например ЗПРр, ЗПР и ЗНР, то на выходе шифратора будет код старшего запроса ЗПР . Регистр 20 текуще" го состояния состоит иэ 3-х триггеров и служит для запоминания кода обрабатываемого прерывания. Схема 21 сравнения приоритетов служит для сравнения кода поступившего с шифратора, с кодом, хранящимся в регистре текущего состояния. Схема сравнения приоритетов вырабатывает разрешающий сигнал прерывания только в том случае, если код с шифратора больше кода, хранящегося в регистре текущего состояния. Триггер 23 прерывания служит для выработки признака прерывания и запоминания этого признака до следующего акта. Триггер работает по переднему фронту сигнала на входе С. Триггер 24 блокировки прерывания служит для запрета приема запросов прерываний на регистр запросов прерывания при обработке текущего приоритета, а также блокирует выработку нового признака прерывания.

Триггер блокировки прерывания срабатывает по переднему фронту сигнала на входе РПП.

Для работы блока необходимо обеспечить следующие условия:

1. На вход РКГ! подан "О".

2. На вход РГВ подана "1".

3. В регистр текущего состояния записан код текущего приоритета (в самом начале записывается код ) по входам ПТ -ПТ и "1" по входу ВУ.

Запись производится сигналом, поступающим на вход РПП. По переднему фронту сигнала РПП происходит сброс триггера блокировки прерываний в "0", и на регистр запросов прерывания приходит разрешающий сигнал записи информации с входом ЗПР— ЗПР . Блок приоритетных прерываний готов к работе.

Если на входах запроса прерывания

ЗПР -ЗПР нет ни одного запроса, то элемент ИЛИ 32 вырабатывает сигнал

tt

О, который закрывает выходные вентили кода прерывания (выходы КПр-КП ), запрещает выработку сигнала прерывания (выход ПР) и разрешает выработку сигнала разрешения следующей группе прерываний (выход РПР).

Допустим, по выводу ЗПРр пришел запрос на прерывание. Он записывается в регистр запросов на прерывание, так как триггер блокировки прерывания сброшен. Однако, хоть запись в регистр произошла, запрос ЗПРО снимать нельзя, так как запоминание информации в регистре произойдет только после установки триггера бдокировки прерывания в "1".

Положительный сигнал с первого выхода регистра запросов на прерывание поступает на элемент ИЛИ 32, на

1113803 выходе которогo вырабатывает м сиг нал

"1". Этот сигнал открывает элементы . И 26-28, разрешает выработку сигнала подтверждения прерывания и вырабатывает запрещающий сигнал для младшей 5 группы (выход РПР). Одновременно информация с регистра 18 запросов прерывания поступает на приоритетный шифратор 19, на выходе которого вырабатывается 3-разрядный код приорите— та, поступающий через элементы И 2628 на выходы KIIe КП, Кроме того, код приоритета с шифратора поступает на схему сравнения приоритетов, где сравнивается с кодом, который записан в регистр текущего состояния. Если код с шифратора больше кода, хранящегося в регистре 20 текущего состояния, то схема 21 сравнения приоритета вырабатывает сигнал "1",который Ю разрешает выработку сигнала прерывания (выход ПР). Если же код с шифратора меньше или равен коду с регистра текущего состояния, то схема сравнения приоритетов вырабатывает сигнал

"О 1. В этом случае сигнал прерывания может быть выбран только в том случае, если триггер 22 выборки группы будет записан "0" ("1" по входу Ву), так как инверсный выход этого триггера

1объединяется элементом ИЛИ 31 с выходом схемы сравнения приоритетов. В нашем случае триггер выборки группы обеспечивает "1" на входе элемента

ИЛИ 31, а схема сравнения приорите- 35 тов выдает на элемент ИЛИ 31 "0", так как код с шифратора равен коду хранящемуся в регистре текущего состояния, При этом разрешается выработка сиг- нала прерывания. Если на вход СТР 40 подать "1", а но входу С вЂ” импульс, то по фронту этого импульса триггер прерывания устанавливается в "1" и на выходе ПР появляется сигнал прерывания. Этим же сигналом по входу 45 триггер 24 блокировки прерывания устанавливается в "1" и тем самым запрещает прием новых запросов в регистр запросов на прерывание и подготавливает триггер прерывания к сбросу в "0". Втооым импульсом по входу С происходит сброс триггера прерывания в "0", что означает окончание сигнала прерывания, Таким обраэом. длительность сигнала прерыв ания опреде"55 ляется периодом импульсов по входу С.

После обработки сигнала прерывания, если это необходимо, код, соот-1 ветствуюший обрабатываемому запросу, надо записать в регистр 20 текущего состояния. Тем самым исключается возможность двойного прерывания по одному и тому же запросу, а также прерывания по всем младшим запросам относительно обработанного. Если в этом нет необходимости, то регистр текущего состояния снова записывается "1" по входу ВУ. По фронту импульса разрешения приема текущего приоритета РПП происходит сброс триггера запроса прерывания в "0" и подготовка блока приоритетных прерываний к приему следующего запроса на прерывание. Если по входам ЗПР0 -ЗПР пришли одновременно два или более запросов, то на выходах

КП -КП вырабатывается код старшего запроса. Порядок старшинства запросов

Ь и код, соответствующий номеру запроса, приведены в табл. 1. В строке 4 табл. 1 приведен пример одновременного прихода трех запросов прерывания.

В табл. 2 показана возможность выработки сигнала, подтверждения прерывания ПР при различных кодах, записанных в регистр текущего состояния.

Из табл. 2 видно, что при записи в триггер 22 выборки группы "1" ("0" по входу ВУ) сигнал прерывания по запросу ЗПРр не может быть выбран, так как код с шифратора и код с регистра текущего состояния, поступающий на схему сравнения приоритетов, равны. В случае записи "0" в триггер выборки группы сигнал прерывания по выходу ПР вырабатывается всегда независимо от состояния остальных трех разрядов регистра текущего состояния, в том числе и при наличии запроса на прерывание только по, ° входу ЗПРо °

Многорежимный буферный регистр 3 работает следующиМ образом.

Информационные триггеры 33-40 устанавливаются в состояние "0" при подаче сигнала "0" на вход R, Сигнал выбора режима BP управляет режимом работы блока. При подаче "0" на этот вход осуществляется запись информации, поступающей на информационные триггеры, йо положительному сигналу на входе СТР. Одновременно по фронту сигнала на входе СТР триггер 41 запроса прерывания устанавливается в "0", и положительный сигнал с его инверсного выхода вызывает появление "0" на выходе .ЗС блока, >О

1113803 устанавливается в "1" триггер запроса прерывания, а сигнал низкого уровня поддерживается на выходе 3С до окончания .действия сигнала на входе

ВМ

Таким образом предложенное устройство по сравнению с устройствомпрототипом позволяет реализовать по-„ шаговое прерывание в микро-ЭВМ с фиксированной системой команд., а 1

Таблиц

1 (1 I I

ЗПР ЗПР .

ЗПР 3IIP ЗПМ ЗПР ЗПР ЗПР КП KII КП

0 0

О х

0 х х

0 х

0 х

0 х

0

Таблица 2

1"l

Входы запроса на прерывание, от которых может быть выбран сигнал прерывания

ПТр, Формирование сигнала прерывания невозможно

0 0

О 0

ЗПРу О

ЗПР6-3ПР, 0

ЗПР -ЗПР

ЗПР -ЗПР

ЗПР -ЗПР

ЗПР! -ЗПР„

3IIP0 ЗПР1

0

0 используемого для прерывания работы микро-ЭВМ.

Ф

Обрабатывая этот сигнал прерывавания, микро-ЭВМ формирует положитель-5 ный сигнал на выходе ВМ . При наличии

- на входе ВМ сигнала низкого уровня, информация, хранящаяся в триггерах33-40, появляется на соответствующих выходах Q -Q блока. Одновременно !О

0 0

0 1

0 1

1 . 0

l 2 l 3803

1113803

1113803

Заказ 6620/40 Ти аа 698 Нощьиское

II1l3

Устройство приоритетного прерывания для микро-эвм Устройство приоритетного прерывания для микро-эвм Устройство приоритетного прерывания для микро-эвм Устройство приоритетного прерывания для микро-эвм Устройство приоритетного прерывания для микро-эвм Устройство приоритетного прерывания для микро-эвм Устройство приоритетного прерывания для микро-эвм Устройство приоритетного прерывания для микро-эвм Устройство приоритетного прерывания для микро-эвм 

 

Похожие патенты:

Изобретение относится к области вычислительной техники и автоматического контроля и может быть использовано в устройствах прерывания программ, управления потоками данных и формирования исполнительного адреса банков данных в логических процессорах

Изобретение относится к вычислительной технике и используется в автоматических системах управления технологическими процессами

Изобретение относится к вычислительной технике

Изобретение относится к системе и способу для обеспечения возможности исполнения кода режима управления системой (SMM) во время защищенной работы в микропроцессорной системе

Изобретение относится к области вычислительной техники, в частности к системам прерывания ЭВМ

Изобретение относится к вычислительной технике, а именно к процессорам, предназначенным для работы в многозадачном режиме и содержащим аппаратные средства для автоматического переключения контекста задач и процедур

Изобретение относится к области вычислительной техники, а именно к микропроцессорам и микроконтроллерам

Изобретение относится к вычислительной технике

Устройство приоритетного прерывания для микро-эвм

Наверх