Инкрементный умножитель аналоговых сигналов

 

ИНКРЕМЕНТНЫЙ УМНОЖИТЕЛЬ АНАЛОГОВЫХ СИГНАЛОВ, содержащий два аналого-цифровых преобразователя следящего типа с переменным шагом уравновешивания , первый из которых соединен информационным входом с шиной ввода первого сомножителя, тактирующим входом - с шиной ввода тактовых импул .ьсов и с входом триггера, выходом знакового разряда уравновешивающего кода - с первым входом первого сумматора по модулю два, a выходом знака рассогласования - с первым входом второго сумматора по модулю два,, подключенного вторым входом к выходу знакового разряда уравновешивающего кода второго аналого-цифрового преобразователя следящего типа с переменным шагом уравновешивания, соединенного выходом знака рассогласования с вторым входом первого сумматора по модулю два, информационным входом - с шиной ввода второго сомножителя , a тактирующим входом - с выходом триггера, и блок сдвига. подключенный выходами к первой группе входов сумматора, соединенного второй группой входов с выходами выходного регистра, отличающийся тем, что, с целью повышения быстродействия инкрементного умножителя, в него введены дополнительные сумматор и блок сдвига, подключенный информационными входами к вькодам уравновешивающего кода второго аналого-цифрового преобразователя следящего типа с переменным шагом уравновешивания, кроме его знакового разряда, управляющими входами - к выходам кода приращения первого аналого-цифрового преобразователя следя (Л щего типа с переменным шагом уравновешивания , a выходами - к первой группе входов дополнительного сумматора , соединенного второй группой входов с выходами основного сумматора , входом управления режимом работы с выходом второго сумматора по модулю два, a выходами - с информационными входами выходного регистра, подключенного тактируюшям входом к вькоду триггера , причем выход первого сумматора по модулю два соединен с входом управления режимом работы основного сумматора, a выходы уравновешивающего К.1да первого аналого-цифрового преобразователя следящего типа с переменным шагом уравновешивания, кроме его знакового разряда, подключены к информационным входам основного блока сдвига, соединенного управляющими входами с выходами кода приращения второго аналого-цифрового преобразователя следящего типа с переменным шагом уравновешивания.

СОКИ СОВЕТСНИХ

Вию т

РЕСПУ БЛИН

Qg) 0%) y g G 06 J 3/00; С 06 С 7/16 тт .

0flHGAHHE ИЗОБРЕТЕНИЯ м авттттйамт ттидттттъствт входов с выходами основного сумматора, входом управления режимом работыс выходом второго сумматора по модулю два, а выходами — с информационными входами выходного регистра, подключенного тактирующим входом к выходу триггера, причем выход первого сумматора по модулю два соединен с входом управления режимом работы основного сумматора, а выходы уравновешивающего кода первого аналого-цифрового преобразователя следящего типа с переменным шагом уравновешивания, кроме его знакового разряда, подключены к информационным входам основного блока сдвига, соединенного управляющими входами с выходами кода приращения второго аналого-цифрового преобразователя следящего типа с переменным шагом уравновешивания.

ГОСУДАРСТВЕННЫЙ HOMHVFK СССР

FlO ДЕЛАМ ИЭОБРЕТЕНИЙ И ОТНЯТИЙ (21) 3610931/18-24 (22) 27.06.83 (46) 15.09.84. Бюл. В 34 (72) В.П.Боюн (71) Ордена Ленина институт кибернетики им. В.М.Глушкова (53) 681.34 (088.8) (56) 1. Авторское свидетельство СССР

N9 499569, кл. G. 06 J 3/00, 1974.

2. Авторское свидетельство СССР по заявке В 3542922/18-24, кл. G 06 J 3/00, 1983.

3. Авторское свидетельство СССР по заявке 9 34927 15/18-24, кл.С 06 J 3/pp,G06G 7/16,! 9821прототип1 (54)(57) ИНКРЕМЕНТНЫЙ УМНОЖИТЕЛЬ АНАЛОГОВЫХ СИГНАЛОВ, содержащий два аналого-цифровых преобразователя следящего типа с переменным шагом уравновешивания, первый из которых соединен информационным входом с шиной ввода первого сомножителя, тактирующим входом — с шиной ввода тактовых импульсов и с входом триггера, выходом знакового разряда уравновешивающего кода — с первым входом первого сумматора по модулю два, а выходом знака рассогласования — с первым входом второго сумматора по модулю два; подключенного вторым входом к выходу знакового разряда уравновешивающего кода второго аналого-цифрового преобразователя следящего типа с переменным шагом уравновешивания, соединенного выходом знака рассогласования с вторым входом первого сумматора по модулю два, информационным входом — с шиной ввода второго сомножителя, а тактирующим входом — с выходом триггера, и блок сдвига, подключенный выходами к первой группе входов сумматора, соединенного второй группой входов с выходами выходного регистра, о т л и ч а юшийся тем, что, с целью повышения быстродействия инкрементного умножителяя, в него введены дополнительные сумматор и блок сдвига, подключенный информационными входами к выходам уравновешивающего кода второго аналого-цифрового преобразователя следящего типа с переменным шагом уравновешивания, кроме его знакового разряда, управляющими входами — к выходам кода приращения первого аналого-цифрового преобразователя следящего типа с переменным шагом уравновешивания, а выходами - к первой группе входов дополнительного суммаdopa, соединенного второй группой

t 1113

Изобретение относится к вычислительной технике и может быть использовано в аналого-цифровьк и гибридньюс вычислительньк устройствах, а также в специализированных вычислительных устройствах с различной формой представления информации для перемножения аналоговых сигналов с представлением результата в цифровой форме. 10

Известно устройство для перемножения аналоговых сигналов с цифровым выходом, содержащее два аналого-цифровьк преобразователя следящего типа, коммутатор, сумматор-вычитатель 15 и элементы управления (11.

Недостаток устройства — ограниченный частотйый диапазон перемножаемых аналоговых сигналов.

Известно также аналого-цифровое р0 множительное устройство, содержащее накапливающий сумматор, коммутатор, комбинационный сумматор, группу элементов ИЛИ, два блока сдвига кода последовательного приближения, рас- д5 пределитель импульсов и два аналогоцифровых преобразователя, каждый иэ которых содержит компаратор, цифроаналоговый преобразователь и регистр последовательного приближения t 21.

Данное устройство характеризуется пониженным быстродействием.

Наиболее близким к изобретению является инкрементный умножитель аналоговых сигналов, содержащий два ана-З лого-цифровых преобразователя следящего типа с переменным шагом уравновешивания, первый йз которых соединен информационным входом с шиной ввода первого сомножителя, тактирую- 40 щим входом — с шиной ввода тактовых импульсов и с входом триггера, выходом знакового разряда. уравновешивающего кода — с первым входом первого сумматора по модулю два, а выходом знака рассогласования — с первым входом второго сумматора по модулю два, подключенного вторым входоМ к выходу знакового разряда уравновешивающего кода второго аналого-цифрового преобразователя следящего типа с

50 переменным шагом уравновешивания, соединенного выходом знака рассогласования с вторым входом первого сумматора по модулю два, информационным входом — с шиной ввода второго

55 сомножителя, а тактирующим входом— с выходом триггера, и блок сдвига, 820 2

В подключенный выходами к первой группе, входов комбинационного сумматора, соединенного второй группой входов с выходами выходного регистра, подключенного управляющим входом к шине ввода тактовых импульсов и к управляющим входам первого и второго аналого-цифровьк преобразователей, а

1 информационными входами — к выходам комбинационного сумматора, соединенного управляющим входом с выходом первого коммутатора, подключенного информационными входами к выходам сумматоров по модулю два, а управляющи.— ми входами - к управляющим входам второго и третьего коммутаторов и к выходам триггера, причем блок сдвига соединен информационными и управляющими входами с выходами второго и третьего коммутаторов соответственно, первая и вторая группы информационных входов второго коммутатора подключены к выходам уравновешивающего кода первого и второго аналого-цифровых преобразователей соответственно, кроме их знаковых разрядов, а первая и вторая группы информационных входов третьего коммутатора соединены с выходами кодов приращения первого и второго аналого-цифровых преобразователей, каждый из которых содержит группу пороговьк элементов, подключенных входами к выходу вычитающего узла, а вькодами — к информационным входам приоритетного блот ка, соединенного тактирующим входом с тактирующим входом накапливающего сумматора, а выходами — с выходами кода приращения аналого-цифрового преобразователя и с информационными входами накапливающего сумматора, подключенного управляющим входом к вькоду нуль-органа, а выходами разрядов — к входам цифроаналогового преобразователя, соединенного выходом с первым входом вычитающего узла, Второй вход которого является информационным входом аналого-цифрового преобразователя, а выход подключен к входу нуль-органа, вькод которого является выходом знака рассогласования аналого-цифрового преобразователя, а выходы разрядов накапливающего сумматора, включая его знаковый разряд, являются выходами уравновешивающего кода аналого-цифрового преобразователя.

1113820

Недостатком прототипа является пониженное быстродействие, обусловленное тем, что на получение одного результата умножения затрачивается два такта работы. 5

Цель, изобретения — повышение быстродействия инкрементного умножителя °

Поставленная цель достигается тем, что в инкрементный умножитель 10 аналоговых сигналов, содержащий два аналого-цифровых преобразователя следящего типа с переменным шагом уравновешивания, первый иэ которых соединен информационным входом с шиной ввода первого сомножителя, тактирующим входом — с шиной ввода тактовых импульсов и с входом триггера, выходом знакового разряда уравновеl шивающего кода — с первым входом пер- Zp вого сумматора по модулю два, а выходом знака рассогласования — с пер. вым входом второго сумматора по модулю два, подключенного вторым входом к выходу знакового разряда уравно- 2S вешивающего кода второго аналогоцифрового преобразователя следящего типа с переменным шагом уравновешивания, соединенного выходом знака рассогласования с вторым входом первого сумматора по модулю два, информационным входом — с шиной ввода второго сомножителя, а тактирующим входом — с выходом триггера, и блок сдвига, подключенный выходами к первой группе входов сумматора, соединенного второй группой входов с выходами выходного регистра, введены дополнительные сумматор и блок сдвига, подключенные информационными входами к выходам уравновешивающего кода второго аналого-цифрового преобразователя следящего типа с переменным шагом уравновешивания, кроме

его знакового разряда, управляющими входами — к выходам кода приращения первого аналого-цифрового преобразователя следящего типа с переменным шагом уравновешивания, а выходами— к первой группе входов дополнительного сумматора, соединенного второй группой входов с выходами основного сумматора, входом управления режимом работы — с выходом второго сумматора по модулю ООва, а выходами — с информационными входами выходного регистра, подключенного тактирующим входом к выходу триггера, причем выход первого сумматора по модулю два соединен с входом управления режимом работы основного сумматора, а выходы уравновешивающего кода первого аналого-цифрового преобразователя следящего типа с переменным шагом уравновешивания, кроме его знакового разряда, подключены к информационным входам основного блока сдвига, соединенного управляющими входами с выходами кода приращения второго аналого-цифрового преобразователя следящего типа с переменным шагом уравновешивания.

На фиг. 1 приведена блок-схема инкрементного умножителя аналоговых сигналов; на фиг. 2 — возможный вариант выполнения блок-схемы каждого иэ аналого-цифровых преобразователей следящего типа с переменным шагом уравновешивания.

Инкрементный умножитель аналоговых сигналов содержит первый и второй аналого-цифровые преобразователи 1 и 2 следящего типа с переменным шагом уравновешивания, основной и дополнительный блоки 3 и 4 сдвига, основной и дополнительный сумматоры 5 и 6, выходной регистр 7, первый и второй сумматоры 8 и 9 по модулю два, триггер !О, шину 11 ввода первого сомножителя, шину 12 ввода второго сомножителя, выходы 13 инкрементного умножителя, шину 14 начальной установки и шину 15 ввода тактовых импульсов. Каждый из аналого-цифровых преобразователей 1 и 2 (фиг. 2) содержит (аналогично преобразователям прототипа) вычитающий узел 16, группу 17 пороговых элементов, приоритетный блок 18, наканливающий сумматор .19, цифроаналоговый преобразователь 20 и нуль-орган 21.

Инкрементный умножитель аналоговых сигналов работает следующим образом.

Сигналом начальной установки с шины 14 осуществляется сброс в нулевое состояние аналого-цифровых преобразователей 1 и 2 (накапливающих сумматоров !9, входящих в их состав) и выходного регистра 7. При подключении аналоговых сигналов к шинам !1 и 12 ввода сомножителей и подаче тактирующих импульсов на шину 15 запускается в работу первый аналогоцифровой преобразователь 1 и с за,держкой на один такт через триггер 10

820 моменты времени ; и „ д

5 1113 (типа В) второй аналого-цифровой преобразователь 2.

Аналого-цифровой преобразователь (фиг. 2) работает следующим образом.

Сигналом "Начальная установка" с шины 14 осуществляется сброс s "00" накапливающего сумматора 19. С шины 11 подключается аналоговый сигнал, а с шины.15 — тактирующие импульсы. 1О . Вычитающнй узел 16 определяет разность между входным напряжением и уравновешивающим напряжением обратной связи с выхода цифроаналогового преобразователя 20, которая приклады- . вается к входу нуль-органа 21 и входам всех пороговых элементов группы 17. Знакочувствительные пороговые элементы срабатывают при достижении напряжением разности значений поро20 гов, на которые настроены (например, по двоичному закону; 1, 2, 4, ...,2 условных единиц, где ш - количество элементов группы). Приоритетный блок 18 в моменты времени, определяе-25 мые тактовыми импульса ж, выделяет старший по весу пороговый элемент иэ числа сработавших. Нуль-орган 21 в те же моменты времени определяет знак напряжения разности, который является сигналом "Знак рассогласования" аналого-цифрового преобразователя. Коды с. выхода приоритетного блока 18 представляют собой приращения входного сигнала, скругленные до значения кратного степени двойки, т.е.. представляют собой одну единицу в соответствующем разряде кода (позиционный код). Коды с выхода приоритетного блока l6 являются сигналом "Кода приращения" аналого-цифрового преобразователя. Код знака напряжения разности с выхода нуль-органа 21 настраивает накапливающий сумматор 19 по управляющему входу на выполнение операции "Сложение" или "Вычитание".

В моменты времени, определяемые тактовыми импульсами, накапливающий сумматор 19 добавляет к своему содержи- мому или вычитает из него единицу соответствующего разряда, поступившую 5О с приоритетного блока 18. Выходы накапливающего сумматора 19 являются выходами "уравновешивающего кода" аналого-цифрового преобразователя и управляют цифроаналоговым преобразо-, >> вателем 20, стремясь уменьшить величину рассогласования между входным напряжением и напряжением обратной связи с выхода цифроаналогового преобразователя 20. Аналого-цифровой преобразователь 2 выполнен полностью аналогично аналого-цифровому преобразователю 1. уравновешивающие коды с выходов первого 1 и второго 2 аналого-цифровых преобразователей (кроме знаковых разрядов) сдвигаются под управлением ° выходов величины приращения второго 2 и первого 1 аналого-цифровык преобразователей и поступают на соответствующие группы входов основного 5 н дополнительного 6 сумматоров.

Первый 8 и второй 9 сумматоры по модулю два анализируют знак выходного кода одного аналого-цифрового преобразователя и знак приращения другого и управляют режимом работы (" Сложение" или "Вычитание" ) сумматоров 5 и 6. Сумматор по модулю два выдает код "0" (" Сложение" ) при равенстве знаков и код "1" ("Вычитание") при разных знаках.

Таким образом, в каждом такте работы умножителя осуществляется добавление к содержимому выходного регистра 7 выходного кода первого аналого-цифрового преобразователя 1., сдвинутого на число разрядов, соответствующее величине приращения второго аналого-цифрового преобразователя 2, и задержанного на один такт выходного кода второго аналогоцифрового преобразователя 2, сдвинутого на число разрядов, соответст-. вующее величине приращения первого аналого-цифрового преобразователя 1, При этом в выходном регистре 7 после каждого тактирующего импульса фиксируется код текущего значения произведения двух аналоговых сигналов, который и поступает на выходы 13 устройства.

Алгоритм работы умножителя может быть описян следующими выражениями: х =х эх — операции выполняют+ м1 " ся в аналого-цифровых преобразователях 1и 2

x ä у „=x y„-х„ q1 ay; -y; ° axe =х1 у1 ,+ ..+ (signx„„®signaóÑ) /Х„,„/ /ау; /+. (signy; 9з gnnxÄ. ) ° /у; / ° /nx; /, где х„,у; и х1,., y«„- цифровые значения входных сигналов в

1113820 ах и ау; - приращения входных сигналов эа время к

at), Ах1а2; ду„э2; Oakum-1;

Э вЂ” операция суммирования по модулю 2;

/х,1/ - модуль величины х, t0 . Три слагаемых в последнем выражении суммируются на сумматорах 5 и 6 ,эа один такт работы, в то время как в .прототипе аналого-цифровые преобразователи работают поочередно, а подсчет нового эначения проиэведения сигналов осуществляется эа два такта работы. При этом, хотя в рассмотренном умножителе и включен дополнительный сумматор, однако исключены эадержки в коммутаторах, в свяэи с чем длина комбинационной цепочки для одного такта остается примерно той же.

Таким обраэом, предлагаемый умножитель обеспечивает в 2 раэа более высокое быстродействие, чем прототип, что и определяет технико-экономическое преимущество его возможного использования.

) км фиг. 2

Составитель С.Казинов

Редактор М.Келемеш ТехредИ.Асталош КорректоР О.Луговая

Заказ бб21/41 Тиржк 698 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Рауаская наб., д. 4/5

Филиал ППП "Патент", r.Óçòîðîä, ул.Проектная, 4