Цифровой фазометр

 

ЦИФРОВОЙ ФАЗОМЕТР, содержащий первый и второй формирующие блоки , входы которых являются входами фазометра, последовательно соединенные нормализующий блок, фильтр и преобразователь напряжение - код, выход которого является выходом фазометра , отличающийся тем, что, с целью повышения быстродействия , в него введены блок управления , коммутатор, запоминающий регистр и преобразователь код - напряжение , при этом фильтр выполнен в виде управляемого интегратора, выходы формирующих блоков соединены соответственно с первым и вторым вхо дами блока управления, первый и второй выходы которого соединены с аналоговыми входами коммутатора, третий и четвертый выходы - с управляющими входами коммутатора, пятый выход - с управляющим входом фильтра, а шестой и седьмой - с управляющими входами преобразователя напряжение - код, причем выход коммутатора соединен с входом нормализующего блока, выходная шина пре§ образователя напряженне - код соединена с входной шиной запоминающего (Л регистра, выходная шина которого сос единена с входной шиной преобразователя код - напряжение, выход которого подключен к опорному входу преобразователя напряжение - код. lu :о VI ч

СОЮЗ СОВЕТСКИХ

5«|Н 54

РЕСПУБЛИК аю (aa) g(g) G 01 R 25/08

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 3571666/18-21 (22) 31.03.83 (46) 23.09.84. Бюл. Ф 35 (72) М.Х.Шубов и В.С.Селезнев (53) 621.317.77(088.8) (56) 1. Авторское свидетельство СССР

У 868626, кл. Q 01 Й 25/08, 1981

2. Смирнов П.Т. Цифровые фазометры. Л., "Энергия", 1974, с. 11-14. (54) (57) ЦИФРОВОЙ ФАЗОМЕТР, содержащий первый и второй формирующие блоки, входы которых являются входами фазометра, последовательно соединенные нормализующий блок, фильтр и преобразователь напряжение — код, выход которого является выходом фазометра, отличающийся тем, что, с целью повышения быстродействия, в него введены блок управления, коммутатор, запоминающий регистр и преобразователь код — напряжение, при этом фильтр выполнен в виде управляемого интегратора, выходы формирующих блоков соединены соответственно с первым и вторым входами блока управления, первый и второй выходы которого соединены с аналоговыми входами коммутатора, третий и четвертый выходы — с управляющими входами коммутатора, пятый выход — с управляющим входом фильтра, а шестой и седьмой — с управляющими входами преобразователя напряжение — код, причем выход коммутатора соединен с входом нормалиэующего блока, выходная шина преобразователя напряжение — код соединена с входной шиной запоминающего регистра, выходная шина которого соединена с входной шиной преобразователя код — напряжение, выход которого подключен к опорному входу преобразователя напряжение — код.

1114

Изобретение относится к измерительной технике и может быть использовано в информационно-измерительных системах.

Известен цифровой фазометр, содержащий два формирователя, первый и второй делители частоты, триггер, генератор, дополнительный элемент совпадения, счетчик числа измерений, триггер блокировки и регистрирующий счетчик (1) .

° Недостатком данного устройства являются большие аппаратурные затраты. при его использовании в многоканальных информационно.-измерительных системах, в которых используется один преобразователь в цифровой код на все вицы измеряемых сигналов.

Наиболее близким к изобретению по технической сущности и назначению является цифровой фазометр с промежуточным преобразованием фазового сдвига в постоянное напряжение, содержащий первый и второй формирующие блоки, на входы которых подаются напряжения, последовательно соединенные триггер, нормализующий блок, фильтр и преобразователь напряжение — код (ПНК). При этом выходы первого и второго формирующих устройств соединены соответст- венно с первым и вторым входами триггера. Из сигналов с выхода нормализующего устройства с помощью фильтра выделяется постоянная составляющая. Так как длительность импульсов, поступающих на вход фильтра равна временному сдвигу между исследуемыми напряжениями, постоянная составляющая напряжения на выходе фильтра пропорциональна величине измеряемого фазового сдвига. Напряжение с выхода фильтра с помощью

ПНК преобразуется в код (2) .

Недостатком известного фазометра является его низкое быстродействие, обусловленное наличием фильтра.

Целью изобретения является по-, вышение быстродействия фаэометра.

15

25

35

45

Цель достигается тем, что в цифровой фазометр, содержащий первый и второй формирующие блоки, входы которых являются входами фазометра, последовательно соединен- 55 ные нормализующий блок, фйльтр и преобразователь напряжение — код, выход которого является выходом фа/

977 2 зометра, введены блок управления, коммутатор, запоминающий регистр и преобразователь код — напряжение, при этом фильтр выполнен в виде управляемого интегратора, выходы формирующих блоков соединены соответственно с первым и вторым входами блока управления, первый и второй выходы которого соединены с аналоговыми входами коммутатора, третий и четвертый выходы — с управляющими входами коммутатора, пятый выход— с управляющим входом фильтра, а шестой и седьмой — с управляющими входами преобразователя напряжение — код, причем выход коммутатора соединен с входом нормализующего блока, выходная шина преобразователя напряжение — код соединена с входной шиной запоминающего регистра, выходкая шина которого соединена с входной шиной преобразователя код— напряжение — код, выход которого подключен к опорному входу преобразователя напряжение — код.

На фиг. 1 представлена функциональная схема предлагаемого фазометра; на фиг. 2 — функциональная схема блока управления.

Фазометр содержит формирующие блоки 1 и 2, на входы которых подаются напряжения U1 и 02 сдвиг фаз между которыми должен быть измерен, нормализующий блок 3, фильтр 4, ПНК

5, выход которого является выходом фаэометра, блок 6 управления, коммутатор 7, запоминающий регистр 8, преобразователь код — напряжение (ПКН) 9, при этом фильтр 4 выполнен в виде управляемого интегратора на операционном усилителе.

Выходы формирующих блоков 1 и 2 соединены соответственно с первым и вторым входами блока б управления, первый и второй выходы которого соединены с аналоговыми входами коммутатора 7, третий и четвертый выходы — с управляющими входами коммутатора, 7, пятый выход — с управляющим входом фильтра 4, а шестой и седьмой — с управляющими входами

ПНК 5, причем выход коммутатора 7 соединен с входом нормализующего блока Э, а выходная шина ПНК 5 соединена с входной шиной запоминающего регистра 8, выходная шина которого соединена с входной шиной

ПКН 9 выход которого подключен

11! 4

20

35 к опорному входу преобразователя

ПНК 5.

Блок 6 управления (фиг. 2) может иметь, например, первый элемент

И 10, второй элемент И 11,. трех5 разрядный двоичный счетчик 12, дешифратор 13. При этом на вход элемента И 10 поступают исследуемые сигналы, и 02, а с его выхода— на первый вход элемента И 11, на второй вход которого поступает сигнал 0 . Выход элемента И 11 и выход первого разряда элемента 14 счетчика 12 соединены с аналоговыми входами коммутатора 7. Выходы 15 первого разряда элемента 14, второго разряда элемента 15, третьего разряда элемента 16 счетчика 12 соединены с входами дешифратора 13.

Первый и второй выходы дешифратора 13 соединены с управляющими входами коммутатора 7.

Выход третьего разряда элемента

16 счетчика 12 и третий выход дешифратора 13 соединены с управляю- 25 щими входами ПНК 5, четвертый выход дешифратора 13 соединен с управляющим входом фильтра 4.

Фазометр работает следующим образом.

Напряжения U< и 0, между которыми измеряется сдвиг фаз, поступают на входы формирующих блоков 1 и 2, вырабатывающих импульсы напряжения прямоугольной формы, фронты которых совпадают с моментом перехода напряжений 0, и и через нуль. В блоке 6 управления из них формируются две последовательности, одна из которых представляет собой по- 40 следовательность импульсов, длительностью равной одному периоду напряжения, другая — последовательность импульсов длительностью равной сдвигу фаз между напряжениями U и U>. Эти 45 сигналы поступают на двухканальный коммутатор 7, который поочередно подключает сигналы к входу нормализующего блока 3. Управление коммутатором 7 происходит по сигналам, выра- 50 батываемым в блоке 6 управления.

В нормализующем блоке 3 импульсы .нормализуются по уровню напряжения с помощью стабильного источника напряжения. Сигналы, нормированные по 55 амплитуде, с выхода нормализующего блока 3 подаются на фильтр 4, где происходит интегрирование сигнала в

977 течение длительности входного сигнала, поэтому выходной сигнал интегратора прямо пропорционален длительности входного сигнала. После интегрирования и преобразования очередного импульса происходит восстановление интегратора в "нулевое" состояние.

Управляющие сигналы для восстановления интегратора вырабатываются в блоке 6 управления. Сигналы с выхода интегратора преобразуются с помощью

ПНК 5 в код.

При преобразовании сигнала,.соответствующего длительности, равной одному периоду напряжения Ц, в качестве опорного напряжения в ПНК 5 используется источник эталонного напряжения и результат преобразования записывается в запоминающий регистр 8.

При преобразовании сигнала, соответствующего длительности, равной сдвигу фаз между напряжениями LI1 и U a качестве опорного напряжения в ПНК 5 подается сигнал с выхода ПНК 9, на входе которого в этот момент присутствует код, полученный при преобразовании в предыдущем такте сигнала длительностью ц,. В результате получается код, равный отношению длительности импульса, равного сдвигу фаз, к периоду сигнала 01, т.е. код, соответствующий- сдвигу фаз между напряжениями 11 и0 . Синхронизация работы

ПНК 5 и переключение опорного напряжения в ПНК происходит по сигналам, вырабатываемым в блоке 6 управления.

В предлагаемом устройстве время определения сдвига фаз определяется временем интегрирования, временем преобразования в цифровой код и временем восстановления интегратора.

Интегрирование производится за время, равное длительности одного импульса для каждой последовательности. т.е. для интегрирования обоих последовательностей необходимы два периода исследуемых сигналов. Время двух преобразований с помощью ПНК в цифровой код составляет 100 мкс. Время восстановления интегратора составляет также 100 мкс.

Полное время измерения сдвига фаз в устройстве составляет шесть периодов исследуемых сигналов с частотой 10 кГц.

Погрешность измерения в предлагаемом фазометре складывается из погрешности ПНК, равной 0,1Х, и дискретности ПНК, равной 0,05Х

1114977

Таким образом, в предлагаемом устройстве для сдвига фаз, равного

180, погрешность измерения составо ля ет

S = = 0,27, что

0,15 ° 180 о значительно выше, чем в известном фаэометре. лжу 7 а!чу 7

Ао у У

Составитель В.Шубин

Редактор И.Шулла Техред M.Tenep Корректор Г. Решетник

Заказ 6763/31 Тираж 710 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

Погрешность коэффициента передачи интегратора и ПНК (исключая ошибку дискретности), а также погрешность нормализующего устройства на точность измерения не влияют, так 5 как в процессе измерения берется отношение сигналов, преобразуемых в блоках, при этом их погрешность компенсируется. Ьалу 7

К&сюгу4

Я"г&о у 7

Я даму Х