Цифровой интерполятор

 

ЦИФРОВОЙ ИНТЕРПОЛЯТОР, содержащий реверсивный счетчик, соединенный выходом с выходом интерполятора , а управляющим входом - со знаковым выходом второро регистра, подключенного управляющим входом к управляющему входу первого регистра , входам установки первого и второго счетчиков, к входу установки в О первого триггера и выходу первого блока сравнения, соединенного первым информационным входом с выходом первого регистра, а вторым информационным входом - с выходом перW вого счетчика, связанного счетным входом с выходом делителя частоты, подключенного BxojqoM к выходу генератора импульсов, причем выход второго счетчика подключен к входу второго блока сравнения, информационный вход первого регистра подключен к первому входу интерполятора, а информационный вход второго регистра - к второму входу интерполятора, отличающийся тем, что.,с целью повьпиения точности интерполирования, в него введены третий и четвертый регистры , третий блок сравнения, второй третий и четвертьй триггеры, четыре вычитающих счетчика, пять элементов И, элемент ИЛИ и вычислительный блок, соединенный первым и вторым входами с выходами соответственно первого и второго регистров, третьим входомс выходом второго счетчика, подключенного счетнйгм входом к выходу пер-, вого элемента И, соединенного первым входом с выходом генератора импульсов , а вторьм входом - с первым выходом вычислительного блока, входом установки в 1 первого триггера, первыми управляющими входами первого и второго вычитающих счетчиков, управляющими входами третьего и четвер (Л того вычитаю1 гх счетчиков и управляющими входами третьего регистра и четвертого регистра, связанного выходом с первым входом третьего блока сравнения, подключенного первым выходом к входу установки в О второго триггера,вторым выходом - кперво-; му входу установки в 1 в торого три ггера , а вторым входом - к информацион Hor.iy входу четветрого регистра и выСП ходу третьего регистра, соединенного информационным входом с информацион;о ным входом первого вычитающего счетчика и вторым выходом вычислительного блока, связанного третьим, четвертым и пятым выходами с информационными входами соответственно второго и третьего вычитающих счетчиков и четвертого вычитающего счетчика, подключенного выходом к входу установки в четвертого триггера, связанного прямым выходом с первым входом пятого элемента И, инверсным выходом - с первым входом установки в 1 третьего

@у G, 05 В 19/18

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

flQ ДЕЛАМ ИЭОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3558262/24 24 (22) 04.03.83 (46) 07.10.84. Бюл. -3? (72) Э.М.Витенберг, П.Ю.Фардыга, И.Д.Шварцбанд и С.M.Ãèòåëüìàí (71) Научно-производственное объединение радиоэлектронной медицинской аппаратуры (53) 621.503.55(088.8) (56) 1. Авторское свидетельство СССР !

1- 344415, кл. 6 05 В 19/18, 1971, 2. Авторское свидетельство СССР

Р 875341,кл. С 05 В .19/18, 1981. (54) (57) ЦИФРОВОЙ ИНТЕРПОЛЯТОР, содержащий реверсивный счетчик, оединенный выходом с выходом интерполятора, а управляющим входом — со знаKoBblM выходом второго регистра, подключенного управляющим входам к управляющему входу первого регистра, входам установки первого и второго счетчиков, к входу установки в "0" первого триггера и выходу первого блока сравнения, соединенного первым информационным входом с выходом первого регистра, а вторым информационным входом - с выходом первого счетчика, связанного счетным входом с выходом делителя частоты, подключенного входом к выходу генератора импульсов, причем выход второго счетчика подключен к входу второго блока сравнения, информационный

Ъ вход первого регистра подключен к первому входу интерпалятара, а информационный вход второго регистра — к второму входу интерпалятора, а т— л и ч а ю шийся тем, чта.,с целью повышения точности интерполирования, в него введены третий и четвертый регистры, третий блок сравнения, второй .ретий и четвертый триггеры, четыре вычитающих счетчика, пять элементов

И, элемент ИЛИ и вычислительный блок, соединенный первым и вторым входами с выходами соответственно первого и второго регистров, третьим входомс выходам второго счетчика, подключенного счетнйм входом к выходу пер-, вого элемента И, соединенного первым входом с выходом генератора импульсов, а вторым входам — с первым выходом вычислительного блока, входом установки в " !" первого триггера, первыми управляющими входами первого а и второго вычитающих счетчиков, уп- Е равляющими входами третьего и четвер- у того вычитаюьр х счетчиков и управляю- %ФУ щими входами третьего регистра и четвертого регистра, связанного выходом с первым входом третьего блока сравнения, подключенного первым выходом к входу установки в "0" второго триггера, вторым выходом — кперво-; му входу установки в "1" второго триггера, а вторым входом — к информационному входу четветрога регистра и выходу третьего регистра, соединенного информационным входом с инфармационньм входом первого вычитающега счетчика и вторым выходом вычислительного блока, связанного третьим, четверTbM и пятым выходами с информационными входами соответственно второго и в третьего вычитающих счетчиков и четвертого вычитающего счетчика, подключенного выходом к входу установки в

j"0" четвертого триггера, связанного прямым выходом с первым входом пятого элемента И, инверсным выходом — с pep" вым входом установки в "1" третьего

1 117590 триггера, первым входом установки в "1" — e выходом третьего элемента

И, а вторым входом установки в "1" с инверсным выходом третьего триггера, подключенного прямым выходом к первому входу четвертого элемента И, входом установки в "О" - к выходу тре.тьего вычитающего счетчика, а вторым входом установки в "1" — к выходу второго элемента И, соединенного первым входом с первым входом третьего элемента И, прямым выходом первого триггера, вторыми входами четвертого элемента И и пятого элемента И, связанного третьим входом с выходом делителя частоты и третьим входом четвертого элемента И, подключенного выходом к счетному входу второго вычитающего счетчика связанного выхоУ дом с вторым управляющим входом второго счетчика, счетным входом третьего вычитающего счетчика и первым входом элемента ИЛИ, подключенного выходом к счетному входу реверсивного счетчика, а вторым входом — к счетному входу четвертого вычитающего счетчика, второму управляющему входу пЕрвого вычитающего счетчика и выходу первого вычитающего счетчика, соединенного счетным входом с выходом пятого элемента И, вторые входы второго и третьего элементов И подключены соответственно к прямому и инверсному выходам второго триггера, соединенного вторым входом установки в "1" с выходом второго блока сравнения.

Изобретение относится к автоматике и вычислительной технике, в частности к интерполирующчм устройствам для преобразования кодового значения, соответствующего приросту функции, в линейно изменяющийся цифровой крд, и может быть применено в цифровых регистрирующих приборах с графическим отображением информации.

Известен интерполятор, содержащий генератор импульсов, элемент совпадения концов интерполирования и по каждой координате интерполирования элементы совпадения координатных ( приращений, входы которых подключены к выходам регистра памяти и счетчики импульсов (1 1.

Однако устройство не имеет доста"точной точности интерполирования.

Наиболее близким по технической сущности к изобретению является интер" полятор, содержащий генератор импульсов, первый и второй блоки сравнения кодов, первый и второй регистры.у первый и второй счетчики импульсов, триггер, первый вход которого соеди- нен с первым управляющим входом первого счетчика импульсов и выходом первого блока совпадения кодов„ соединенного первым входом с выходом первого счетчика импульсов, вторым входом — с выходом первого регистра, управляющий вход которого подключен к управляющему входу второго регистра и управляющему входу второго счетчика импульсов, выход которого соединен с первым входом второго блока сравнения кодов, второй вход которого подключен к выходу второго регистра, де" литель частоты и реверсивный счетчик импульсов, управляющий вход которого соединен со знаковым выходом первого регистра, счетный вход — с выходом триггера, второй вход которого подключен к выходу второго блока сравнения кодов„ управляющему входу первого регистра и второму управляющему входу первого счетчика импульсов, счетный вход которого соединен с выходом генератора импульсов и входом делителя частоты, выход которого подключен к счетному входу второго счетчика

ИМПУЛЬСОВ Г2 3

Погрешность интерполирования известного устройства равна сумме номинальной погрешности интерполирования, не превышающей половины младшего разряда отрабатываемого кодового значения и методической погрешности Л „, возникающей из-за ограниченного числа разрядоВ кОдОВых слОВ . и

1 и

1 заносимых в первый и второй регистры.

Погрешность д„ может принимать значения, кратные единице младшего

3 11175 разряда отрабатываемого кода, и оцреKm; ,деляатся выражением м, = n.

5 где () — операция выделения целой части. Например, для значений п,. =65> 1 . = — — 65= 63.

128 т ; =128 при К=1, 1128 } +5

Увеличивая коэффициент К, можно уменьшить погрешность Ь„, . Для тех же п,. и н, при значениях К=10 и

К=100 имеем соответственно и =2 и

l5 1 °

Недостаток известного устройства заключается в том, что с возрастанием коэффициента К значительно уменьшается быстродействие.

Цель изобретения — повышение точности интерполирования путем исключе- 2О ния погрешности й„, без понижения быстродействия устройства.

Поставленная цель достигается тем, что в цифровой интерполятор, содержа25 щий реверсивный счетчик, соединенный выходом с выходом интерполятора, а управляющим входом — со знаковым выходом второго регистра, подключенного управляющим входом к управляющему входу первого регистра, входам установки первого и второго счетчиков, входу установки в "О" первого триггера и выходу первого блока сравнения, соединенного первым информационным входом с выходом первого регистра, а вторым информационным входом — с выходом первого счетчика, связанного счетным входом с выходом делителя частоты, подключенного входом к выходу генератора импульсов, причем вы-10 ход второго счетчика лодключен к входу второго блока сравнения, информационный вход первого регистра подключен к первому входу интерполятора, а информационный вход второго регист-45 ра — к второму входу интерполятора, введены третий и четвертый регистры, третий блок сравнения, второй, третий и четвертый триггеры, четыре вычитающих счетчика, пять элементов И, элемент ИЛИ и вычислительный блок, соединенный первым и вторым входами с выходами соответственно первого и вто» рого регистров, третьим входом — с выходом второго счетчика, подключен- N ного счетным входом к выходу первого элемента И, соединенного первым входом с выходом генератора импульсов, 90 а вторым входом — с первым выходом вычислительного блока, нходом установки н "1" первого триггера, первыми управляющими входами первого и второго вычитающих счетчиков, управляющими входами третьего и четвертого нычитающих счетчиков и управляющими входами третьего регистра и четвертого регистра, связанного выходом с первым входом третьего блока сравнения, подключенного первым выходом к входу установки в 0 второго триггера, вторым выходом — к первому входу установки в "1" второго триггера, а вторым входом — к информационному входу четвертого регистра и выходу третьего регистра, соединенного информационным входом с информационным входом первого вычитающего счетчика и вторым выходом вычислительного блока, связанного третьим, четвертым и пятым выходами с информационными входами соответственно второго и третьего вычитающих счетчиков и четвертого вычитающего счетчика, подключенного выходом к входу установки в 0" четвертого триггера, связанного прямым выходом с первым входом пятого элемента И, инверсным выходом — с первым входом установки в "1" третьего триггера, первым входом установки в "1" — с выходом третьего элемента

И, а вторым входом установки н "1" с инверсным выходом третьего триггера, подключенного прямым выходом к первому входу четвертого элемента И, входом установки в "0" — к выходу третьего нычитающего счетчика, а вторым входом установки в "1" — к выходу второго элемента И, соединенного первым входом с первым входом третьего

;:элемента И, прямым выходом первого триггера, вторыми входами четвертого элемента И и пятого элемента И, связанного третьим входом с выходом делителя частоты и третьим входом четвертого элемента И, подключенного выходом к счетному входу второго вычитающего счетчика, связанного выходом с вторым управляющим входом второго счетчика, счетным входом третьего нычитающего счетчика и первым входом элемента ИЛИ., подключенного выходом к счетному входу ренерсивного счетчика, а вторым входом — к счетному входу четвертого вычитающего счетчика, второму управляющему входу первого вычитающего счетчика и выходу первого вычитающего счетчика, соеди1117590 ненного счетным входом с выходом пятого элемента И, вторые входы второго и третьего элементов И подключены соответственно к прямому и инверсному выходам второго триггера, соединенноге вторым входом установки в "1" с выходом второго блока сравнения.

На фиг.1 представлена блок-схема предлагаемого интерполятора, на фиг.2 и 3 — временные диаграммы, по10 ясняющие его работу.

Цифровой интер олятор содержит первый 1, второй 2, третий 3 и четвертый 4 регистры, первый блок 5 сравнения, первый 6 и второй 7 счетчики, вычислительныи блок 8 второи блок

9 сравнения третий блок 10 сравнения, первый триггер 1 1, первый элемент И 12„ делитель 13 частоты, генератор 14 импульсов, второй триггер 15, второй

16, третий 17, четвертый IB и нятыи

19 элементы И,первый 20, второй 21, третий 22 и четвертый 23 вычитающие счетчики третий 24 и четвертый 25 триггеры, элемент ИЛИ 26 и реверсивный счетчик 27 импульсов.

В регистры 1 и 2 заносятся числа соответственно .и; и п;,где приростфункции за интервал интерполя-30 ции, М„. - число определяющее длительность интервала интерполяции (tn;,,,), Импульсы от генератора 14 через делитель 13 частоты поступают на вход счетчика 6 с частотой следования и через элемент И 12 на вход счетчика 7 с частотой следования, причем

f r> fG . Пусть, например п, =18,, =7. Вычислительный блок 8 вычисляет

> "40

Гт -v.(сн11 } значения 6=,с -, 1- = )-, и, 0, если в+К=и;

К-1, с= 1 1, если в+КФир„.

Результаты вычислений поступают .соответственно на второй, третий, четвертый, пятыи и первый выходы бло ка 8 (число К вЂ” содержимое счетчика 7)„ ь

В начальный момент К=О и для принятых значений rn;. и, имеем

a=-2, в=9, с 1. С поступлением первого импульса на счетчик 7 К=1, в=7, с 1, при К=2, в=б, с=1, при К=З, в=4, >S с О. В момент времени, когда на пер" вом выходе блока 8 появляется нуль,, триггер 11 устанавливается в сосгоя-ние логической "1"„прекращается поступление импульсов от генератора 14 на счетчик 7 ° В регистры 3 и 4, а также в счетчики 20-23 заносятся соответст- венно следующие числа:а „, а . „, а.

1- i а 1, в, . и К-1. Блок 10 сравнения сравнивает значения а; и а, „, причем, если I ; f < I >.,,,, то триггер

15 устанавливается в состояние "1", (на первом выходе — "1"), если1а„( la;„ I триггер 15 устанавливается в "0". Пусть, например,(а„. c (а,. (фиг.2). Тогда открывается элемент

И 16, триггер 24 устанавливается в состояние логической "0" и через элемент И 18 на счетчик 21 начинают поступать импупьсы с частотой следования f с делителя 13 частоты.

Когда на счетчик 21 поступает второй импульс, импульс заема с erо выхода опять записывает в счетчик 21 число а,, =1„ а также через элемент 26 поступает на реверсивный счетчик 27 импульсов, увеличивая или уменьшая его содержимое в зависимости от состояния знакового выхода второго регистра 2. Таким образом, через каждые а; . импульсов, поступающих с делителя 13 частоты, счетчик 27 изменяет свое состояние до тех пор, пока на выходе счетчика 22 не появится им пульс заема, устанавливающий триггер 24 в нулевое состояние. При этом триггер 25 устанавливается в состояние логической "1"„ и через элемент

И 19 начинают поступать импульсы с - частотой Х, . С э "or î момента времени и до момента времени, когда на счетчик 6 поступит м,. импульсов, сработает блок 5 сравнения кодов, на счетчик 27 поступают импульсы с частотой Е.(a „„. Таким образом, к моменту времени, когда срабатывает блок 5 и производится очередная загрузка регистров 1 и 2,на счетчик

27 поступит и; импульсов, причем первые Ъ„- импульсов поступают через интервалы времени а;(f,а остальные

1<=,-Ъ,. импульсов — через интервалы времени к;„,„(ь ,ь;налогично, . когда й; ) fu„,! (фиг.3), на счетчик 27 -поступают также импульсов,. только вначале следует К импульсов через интервалы времени а затем Ъ:,. импульсов через интервалы времени ; (Хо .

7 11175

Если равенство Ъ;+К= и> достигается при К=О, т.е. b; >, срабатывает блок 9 сравнения кодов, устанавливая триггер 15 в состояние логической

" 1". При этом на счетчик 27 поступают

А импульсов через интервалы времени а /,и предлагаемое устройство рабо/

;тает как известный цифровой линейный инт ерполят ор .

Таким образом, поскольку в предлагаемом устройстве всегда осуществляется равенство bÄ. i К ï,, то на каждом интервале интерполяции выходное кодовое значение М „ изменяется на значение и,, следовательно, погрешность и, присущая известному устройству, полностью исключена. Кроме того, в зависимости от знака второй производной интерполируемой функции

U (в зависимости от состояния второго триггера изменяется знак второй производной отрабатываемых кодовых значений N „, что уменьшает погрешность аппроксимации функции Ц значениями М ° °

Ьу

Составитель Н,. Горбунова

Редактор О. Юрковецкая Техред Л.Коцюбняк Корректор Е.Сирохман

Закаэ 7218/31 Тираж 841 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент"„ г. Ужгород, ул. Проектная, 4