Устройство для сопряжения электронной вычислительной машины с каналами связи

 

УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЭЛЕКТРОННОЙ ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ С КАНАЛАМИ СВЯЗИ, содержащее генератор тактовых импульсов, коммутатор информации, группа информационных входов которого является группой информационных входов устройства, а группа адресных входов через дешифратор адреса подключена к группе выходов счетчика адресов и первым входам соответствующих элеменов И первой группы, выходы которых соединены с информационным входом памяти адресов, элемент И, триггер, нулевым входом подключенный к нулевому выходу распределителя, исхему сравнения, первый вход которой соединен с выходом счетчика числа записанных адресов, отличающееся тем, что, с целью повышения достоверности передачи информации, в него введены вторая группа элементов И, коммутатор адреса, элемент ИЛИ и счетчик числа считанных адресов, причем выход генератора тактовых импульсов соединен с тактовыми входами счетчика адресов и распределителя, вход блокировки которого подключен к выходу триггера, ЗптравляЬщему входу коммутатора адреса и входу задания режима памяти адресов , группа выходов которой являет;ся группой информационных выходов устройства, вход синхронизации памяти адресов соединен с выходом элемента ИЛИ, а адресный вход - с выходом коммутатора адреса, первый информационный вход которого соединен с выходом счетчика числа записанных адресов, а второй информационный вход - с выходом счетчика числа считанных адресов и вторым информационным входом схемы сравнения, вькод которой являетсявыходом готовности устройства, первый, второй и третий выходы распределителя соединены соответственно с первым входом элемента ИЛИ, тактовым входом счетчика числа записанных адресов и первыми входами элементов И второй группы, первые входы которых подключены к группе выходов дешифра ,тора адреса, а группа выходов является группой выходов сброса каналов устройства, вход блокировки счетчика ; адресов соединен с вторыми входами :зь д элементов И первой группы, единичным входом триггера и выходом элемента И, первый и второй входы которого соединены соответственно с выходом коммутатора информации и с входом режима работы устройства, второй вход элемента ИЛИ и тактовый вход счетчика числа считанных адресов соединены с входом синхрониза1Д1и операции чтения устройства.

СОЮЗ COBKTCHHX ю,и лй

РЕСПУБЛИК ае (и) Р1Я) 06 F 3!04

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOIVIV СВИДЕТЕЛЬСТВУ

"". 33

3 .. 3 Ы (21) 3616099/24-24 (22) 01.07.83 (46) 07. 10.84. Бюл. В 37 .(72) В.И.Муратов и A.Ñ.Ñàìoðóêîâ (53) 681. 325(088 ° 8) (56) 1. Авторское свидетельство СССР

N - 847313, кл. Й 06,F 3/02, 1979.

2. Авторское свидетельство СССР

Р 824185, кл...3 06 F 3/04, 1979 (прототип) ° (54)(57) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ

ЭЛЕКТРОННОЙ ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ

С КАНАЛАМИ СВЯЗИ, содержащее генератор тактовых импульсов, коммутатор информации, группа информационных входов которого является группой информационных входов устройства, а группа адресных входов через дешифратор адреса подключена к группе выходов счетчика адресов и первым входам соответствующих элементов И первой группы, выходы которых соединены с информационным входом памяти адресов, элемент И, триггер, нулевым входом подключенный к нулевому выходу распределителя, и схему сравнения, первый вход которой соединен с выходом счетчика числа записанных адресов, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности передачи информации, в него введены вторая группа элементов И, коммутатор адреса, элемент ИЛИ и счетчик числа считанных адресов, причем выход генератора тактовых импульсов соединен с тактовыми входами счетчика адресов и распределителя, вход блокировки которого подключен к выходу триггера, управляЬщему входу коммутатора адре: са и входу задания режима памяти адресов, группа выходов которой являет, ся группой информационных выходов устройства, вход синхронизации памяти адресов соединен с вьыодом элемента ИЛИ, а адресный вход — с выходом коммутатора адреса, первый информационный вход которого соединен с выходом счетчика числа записанных адресов, а второй информационный вход — с выходом счетчика числа считанных адресов и .вторым информационным входом схемы сравнения, выход которой является выходом готовности устройства, первый, второй и третий выходы распределителя соединены соответственно с первым входом элемента ИЛИ, тактовым входом счетчика числа записанных адресов и первыми входами элементов И второй группы, первые входы которых подключены к группе выходов дешифра,тора адреса, а группа выходов являет.ся группой выходов сброса каналов устройства, вход блокировки счетчика адресов соединен с вторыми входами элементов И первой группы, единичным входом триггера и выходом элемента !

И, первый и второй входы которого соединены соответственно с выходом коммутатора информации и Зс входом реж йка работы устройства, второй вход элемента ИЛИ и тактовый вход счетчика числа считанных адресов соединены с входом синхронизации операции чтения устройства.

1 11176

Изобретение относится к вычислительной технике и передачи данных и может быть использовано в мультиплексорах и концентраторах передачи данных из каналов связи в ЭВИ при onросе готовностей последовательно«параллельных преобразователей, а также датчиков дискретной информации автоматических систем управления.

Известно устройство для сопряже- 10 ния, содержащее коммутатор, блок памяти, первые входы которого соединены со счетчиком, блок элементов И, распределитель импульсов и блок сравнения, первый вход которого соединен 1

3 с выходом блока памяти, вторые входы — с первыми входами распределителя импульсов, третий вход — с входом устройства и входом распределителя импульсов, выход - с первым входом 20 блока элементов И, второй вход которого соединен с выходом коммутатора, третий вход - c первым входом распределителя импульсов, выход — с вторым входом блока памяти, третьи входы 2s которого соединены с вторыми выходами распределителя импульсов, третий выход которого подключен к входу счетчика, выходы которого соединены с соответствукнцими входами коммутато- 3О ра, четвертый вход блока памяти соединен с четвертым выходом распределителя импульсов, g1) .

Недостатками устройства являются большие аппаратурные затраты и низкое быстродействие., выражающееся в необходимости опроса каждого коммутационного элемента несколько раз, после чего блок сравнения вырабатывает синхросигнал., поступающий на выход устройства.

Кроме того сложен аппаратурный .состав вследствие наличия двух запоминающих устройств.

Наиболее близким по технической сущности к предлагаемому является устройство для сопряжения дискретных датчиков, содержащее коммутатор, информационные входы которого являются соответствуют ми входами устройства, а адресные входы соединены с соответствующими выходами дешифратора адреса, входы которого подключены к соответствующим выходам счетчика адреса и первым входам соответст- 55 вующих элементов И группы, выходами соединенных с соответствующими входами счетчика текущего адреса, 27 ъ группа выходов которого подключена к группе входов регистра и первой группе входов схемы сравнения, вторая группа входов которой, соединена с группой выходов регистра, а выход с входом узла управления, подключен-. ного соответственно первым и вторым выходами к входам счетчика адреса и регистра, намять адресов и шифратор, причем группа входов памяти адресов подключена к выходам соответствующих элементов И группы, вход— к третьему выходу узла управления, а выход - через шифратор к выходу устройства, выход коммутатора соединен с вторыми входами элементов И группы и вторым входам узла управления, группа входов которого подключена к выходам. счетчика адреса. Узел управления содержит первый и второй дешифраторы, триггер, реверсивный счетчик, генератор, первый, второй, третий и четвертый- элементы И, причем первый вход реверсивного счетчика соединен с вторым входом узла, выходы через первый дешифратор соединены с единичным входом триггера, а второй вход реверсивного счетчика соединен с третьим выходом узла управления и с выходом первого элемента И, первый вход которого соединен с нулевым выходом триггера, а второй вход — с выходом генератора, первым входом второго элемента И и первым входом третьего элемента И и выходом второго дешифратора, входы которого являются группой входов узла, нулевой вход триггера соединен с первым входом узла и .вторым входом четвертого элемента И, выход которого соединен с третьим входом реверсивного счетчика, единичный вход триггера соединен с вторым входом второго элемента И, выход которого является вторым выходом узла (21 .

Недостатками известного устройства являются низкая достоверность передачи информации, так как жесткий цикл опрос датчиков — передача их состояния в ЭВИ обуславливает необходимость обязательной передачи в

ЗВИ всего содержимого памяти после опроса последнего датчика и воэможность потери информации, если ЗВИ занята обработкой другой информации, а также сложность устройства.

Цель изобретения — повышение достоверности передачи информации.

3 11176

Поставленная цель достигается тем1, что в устройство для сопряжения элект ронной вычислительной машины с каналами связи, содержащее генератор тактовых импульсов, коммутатор инфор- мации, группа информационных входов которого является группой информационных входов устройства, а группа адресных входов через дешифратор адреса подключена к группе выходов счет-1О чика адресов и первым входам соответствующих элементов И первой группы, выходы которых соединены с информационным входом памяти адресов, элемент И, триггер, нулевым входом под- 1S

1 ключенный к нулевому выходу распределителя, и схему сравнения, первый вход которой соединен с выходом счетчика числа записанных адресов, введены вторая группа элементов И, комму- 20 татор адреса, элемент ИЛИ и счетчик числа считанных адресов, причем выход генератора тактовых импульсов соединен с тактовыми входами счетчика адресов и распределителя, вход блокиров 5 ки которого подключен к выходу триггера, управляющему входу коммутатора адреса и входу задания режима памяти адресов, группа выходов которой является группой информационных выходов 30 устройства, вход синхронизации памяти адресов соединен с выходом элемента ИЛИ, а адресный вход — с выходом коммутатора адреса, первый информа.ционный вход которого соединен с вы- 35 ходом счетчика числа записанных адресов, а второй информационный входс выходом счетчика числа считанных адресов и вторым информационным входом схемы сравнения, выход которой 40 является выходом готовности устройства, первый, второй и третий выходы

М распределителя соединены соответственно с первым входом элемента ИЛИ, тактовым входом счетчика числа, записан- 45 ных адресов и первыми входами элементов И второй группы, первые входы которых подключены к группе выходов дешифратора адреса, а группа выходов является группой выходов сброса 50 каналов устройства, вход блокировки Ъ счетчика адресов соединен с вторыми входами элементов И первой группы, единичным входом триггера и выходом элемента И, первый и второй входы которого соединены соответственно с выходом коммутатора информации и с входом режима работы устройства, вто27 4 рой вход элемента HPИ и тактовый вход счетчика числа считанных адресов соединены с входом синхронизации операции чтения устройства.

f1a чертеже представлена функцйональная схема устройства.

Схема содержит коммутатор 1 информации, дешифратор 2 адреса, счетчик 3 адресов, генератор 4 тактовых импульсов, элемент И 5, триггер 6, распределитель 7, элементы И 8 и 9 второй и первой групп, счетчик 10 числа записанных адресов, счетчик 11 числа считанных адресов, коммутатор

12 адреса, схему 13 сравнения, элемент ИЛИ 14, память 15 адресов, группу 16 информационных входов устройства, вход 17 синхронизации чтения устройства, вход 18 режима устройства, группу 19 выходов сброса каналов устройства, группу 20 информационных выходов устройства и выход 21 готовности устройства.

Устройство работает следующим образом.

После подачи питания ЭВИ выдает команду, приводящую все периферийные устройства в исходное состояние. По этой команде счетчики 10 и 11 сбрасывают в "0", на шине 18 устанавливается сигнал логического "0". Триг. гер 6 сбрасывается за счет сигнала .обратной связи установки распределителя 7 в "0", импульсы с генератора 4 переключают счетчик 3, так как сигнал на его входе блокировки в состоянии ."0", и не сдвигают распределитель 7 из-за его блокировки сигналом с выхода триггера 6. Триггер, 6 подготавливает коммутатор 12 к пропусканию сигналов. счетчика 11 н память 15 к операции "Чтение". На выходе схемы 13 сравнения сигнал отсут» ствует.

После подачи команды установки в исходное состояние ЭВИ устанавЛивает

"1" на входе 18. При этом устройство приводится в рабочее состояние — режим ожидания внешней информации.

При отсутствии информации состояние схемы не меняется, на выходе элемента И 5 сигнал отсутствует, импульсами генератора 4 через счетчик 3 и дешифратор 2 опрашивается коммутатор 1.

При появлении сигнала на какомлибо входе коммутатора 1 на выходе элемента И 5 появляется единичный сигнал, который останавливает счет1117627! чнк 3, перебрасывает триггер 6 и открывает элементы И 9, через которые . код номера опрашиваемого канала подается на информационные входы памяти 15. При этом триггер б переключа- э ет коммутатор 12 на пропускание сиг- налов со счетчика 10, подготавлива.ет память 15 к операции ."Запись" и разрешает прохождение тактовых импульсов на распределитель 7. По сиг- 10

1 налу с первого выхода распределителя

7 через элемент ИЛИ 14 происходит запись в память .15 номера опрашиваемого коммутатором 1 канала в ячейку c .. адресом 0...0. Сигнал с второ&о вы- 15 хода распределителя 7 записывает в счетчик 10 число 0...01, подготавливая к записи ячейку с адресом 0...01 памяти 15. Сигнал с третьего выхода распределителя 7 сбрасывает в "0" 20 опрашиваемый канал через один из открытых элементов И 8, а сигнал с нулевого выхода сбрасывает триггер б s первоначальное состояние.и приводит устройство в режим ожидания информации. Так как счетчик 10 установился в состояние 0...01, а счетчик 11 остался в состоянии 0...00, то на выходе схемы 13 сравнения будет состояние ."1", которое информирует ЗВИ о 30 наличии записанной информации. Если процессор ЗВИ занят отработкой более: высокоприоритетной программы, а на входе коммутатора 1 имеется.информация Фо она аналогичным. образом запи- 35 сывается в ячейки памяти 15. При этом показания счетчика 10 все более отличаются от показаний. счетчика 11, т.е. счетчик 10 как бы "убегает" от счетчика 11.

Логика считывания информации из памяти 15 адресов следующая.

ЗВИ снимает разрешение с входа 18, при этом на выходе элемента И 5 всегда- "0" независимо от наличия информации на входах коммутатора 1. Для исключения потери информации, если снятие сигнала на входе 18 происходит в момент выдачи распределителем 7 импульсов записи информации, ЭВМ делает задержку адреса устройства по входу 17 передним фронтом импульса, через элемент ИЛИ 14 читает ячейку памяти 15 с адресом 0...0, а задним фронтом записывает в счетчик 11 число 0...01, т.е. счетчик 11 как бы

"догоняет" счетчик 10, считывание информации происходит до получения состояния "0" на выходе схемы 13 сравне. ния или до обращения к процессору устройства с более высоким приоритетом, т.е. устройство не требует полного считывания намяти.15.

После окончания считывания ЗВМ вос станавливает "1". на входе 18 и приводит устройство в режим записи информации.

Таким образом, устройство более простыми средствами обеспечивает повышение достоверности передачи информации за счет исключения потерь информации.

1117627

ВНННПН Заказ 7221/33 Т аж 698 Поущсаоа