Система передачи и приема дискретной информации

 

1. СИСТЕМА ПЕРЕДАЧИ И ПРИЕМА ДИСКРЕТНОЙ ИНФОРМАЦИИ, содержащая, иа передающей стороне последовательно соединенные генератор тактовой частоты, генератор псевдослучайной , последовательности и первый и второй сумматоры по модулю два, а также синхронизатор и передатчик, причем первый вход синхронизатора является информационным входом, а второй вход является синхронизирующим и соединен со вторым выходом генератора псевдослучайной последовательности, а на приемной стороне - приемник, выход которого подключен к первым входам первого и второго перемножителей , вторые входы которых соединены соответственно с первым и вторым выхода1 01 блока вьзделения синхропараметра и формирования опорных сигналов , третий выход которого подключен к синхронизирующему входу блока вьделения дискретной информации, информационный вход которого соединен с выходом первого перемножителя, отлич ающая с я тем, что, с целью повьппения помехоустойчивости, в нее введены на передающей стороне первый триггер, включенный между выходом генератора тактовой частоты и входом первого сумматора по модулю два,последовательно соединенные двухразрядный регистр сдвига и дешифратор , элемент ИЛИ, четыре элемента И, второй триггер, третий сумматор по модулю два и формирователь стробирующих импульсов, причем выходы первого , второго и третьего сумматоров по модулю два и первый выход генератора псевдослучайной последовательности через соответствующие элементы « подключены к соответствующим входам элемента ИЛИ, выход которого под .ключен к передатчику, причем первый выход генератора псевдослучайной последовательности также подключен к первому входу третьего сумматора по модулю два, второй выход генератора псевдослучайной последовательносуи подключен ко второго триггера и двухразрядного регистра сдвига, информационный вход СО которого соединен с выходом синхронизатора , причем выход второго тригX ) гера подключен ко вторым входам второго и третьего сумматоров по моду4 лю дпа и чере.з формирователь стробирующих импульсов соединен с управляющим входом дешифратора, выходы которого подключены ко вторым входам соответствунмцих элементов И, а на приемной стороне введены сумматор, входы которого соединены с выходами первого И второго перемножителей, а выход подключен ко входу блока выделения синхропараметра и формирования опорных сигналов, при-этом выход второго перемножителя также

СОЮЗ COBETCHHX

IWMCI

РЕСПУБЛИК

0% Ol) у@ Н 04 В 7/24 Н 04 L 27/ О

ОПИСЯНИЕ ИЗОБРЕТЕНИЯ н asmpcsovv свидетнъств

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

Il0 ДЕЛАМ HSOSPETEHHA И ОТКРЫТИЙ (21) 35896 16/18-09 (22) 05.05.83 . (46) 15.10.84. Бюл. К 38

- (72) С.С.Бондаренко и В.И.Журавлев (71) Московский ордена Трудового

Красного Знамени электротехнический институт связи (53) 621.396.6(088.8) (56) 1. Авторское свидетельство СССР

В 930719, кл. Н 04 Ь 5/02, 1982.

2. Статистическая теория связи и ее приложения. Под. ред. Балакришпана.

М., "Мир", 196 7, с . 139-140 (прототип). (54)(57) 1. СИСТЕМА ПЕРЕДАЧИ И ПРИЕ.

МА ДИСКРЕТНОЙ ИНФОРМАЦИИ, содержащая на передающей стороне последовательно соединенные генератор тактовой частоты, генератор псевдослучайной последовательности и первый и второй сумматоры по модулю два, а также синхронизатор и передатчик, причем первый вход синхронизатора является информационным входом, а второй вход является синхронизирующим и сое динен со вторым выходом генератора псевдослучайной последовательности, а на приемной стороне — приемник, вы ход которого подключен к первым входам первого и второго перемножите« лей, вторые входы которых соединены соответственно с первым и вторым выходами блока выделения синхропараметра и формирования опорных сигналов, третий выход которого подключен к синхронизирующему входу блока выделения дискретной информации, информационный вход которого соединен с выходом первого перемножителя, отличающаяся тем, что, с целью повьппения помехоустойчивости, в нее введены на передающей стороне первый триггер, включенный между выходом генератора тактовой частоты и входом первого сумматора по модулю два, последовательно соединенные двухразрядный регистр сдвига и дешифратор, элемент ИЛИ, четыре элемента И, второй триггер, третий сумматор по модулю два и формирователь стробирующих импульсов, причем выходы первого, второго и третьего сумматоров по модулю два и первый выход генератора псевдослучайной последовательности через соответствующие элементЫ

„,1 подключены к соответствующим вхо= дам элемента ИЛИ, выход которого под Е ключен к передатчику, причем первый выход генератора псевдослучайной последовательности также подключен к первому входу третьего сумматора по модулю два, второй выход гене- 0 ратора псевдослучайной последовательности подключен ко входам вто1 рого триггера и двухразрядного регистра сдвига, информационный вход которого соединен с выходом синхронизатора, причем выход второго триггера подключен ко вторым входам второго и третьего сумматоров по модулю два и через формирователь стробирующих импульсов соединен с управ- ляющим входом дешифратора, выходы которого подключены ко вторым входам соответствующих элементов И, а на )ф приемной стороне введены сумматор, входы которого соединены с выходами первого и второго перемножителей, а выход подключен ко входу блока вы деления синхропараметра и формирования опорных сигналов, при- этом выход второго перемножителя также

111 подключен ко второму информащ онному входу блока вьделения дискретной информации.

2. Система по п. 1, о т л и ч а ющ а я с я тем, что блок выделения дискретной информации вьп олнен в виде четырех идентичных каналов, каждый из которых содержит последовательно соединенные интегратор квадратичный детектор и блок выборки и хранения информация, причем выходы блоков выборки и хранения информации всех .каналов подключены к информационным входам решающего блока, первый выход которого является выходом блока вы деления дискретной информации, а ко второму выходу нодключен первый вход сумматора по модулю два, выход кото" рого через последовательно соединенные триггер и формирователь стробирую. ! щих импульсов подключен к первым вхо.дам интеграторов и ко вторым входам блоков выборки и хранения информации всех каналов, причем к выходу триггера также подключен вход преобразователя нолярности, к выходу которого подключены у ра вход решающего блока и первые входы аер- . вого и второго перемножителей, выходы которых подключены соответственно ко вторым входам интеграторов второго и третьего каналов, вторые входы первого и,второго перемножителей соединены соответственно со вторыми входами интеграторов первого и четвертого каналов и являются соот9184 ветственно первым и вторым информационными входамй блока вь)деления дискретной информации, а второй вход сумматора по модулю два является синхронизирующим входом блока выделе" ния дискретной информации.

3. Система по и. 2 о т л и, ч а ю". щ а я с я тем, что решающий блок выполнен в виде четырех каналов, каждый из которых содержит последователь-. но соединенные аттенюатор, компара" ,,тор .и ключ, причем к выходам компараторов всех .каналов также подключены соответствующие входы четырехвходового элемента И, выход которого является вторым выходом решающе.го блока, к выходам ключей первого и четвертого каналов подключены соответственно первый и второй входы выходного компаратора, к которым

:также через соответствующие перемножители подключены выходы ключей второго и третьего каналов, выход выход ного компаратора является первым выходом решающего блока, вторые входы компаратора и ключа каждого канала объединены и являются соответствующим информационным входом решающего блока, вторые входы первого и второго перемножителей объединены и являются управляющим входом решающего блока, причем входы аттенюаторов пер. вого, второго, третьего и четвертого каналов соединены соответственно со вторым, первым, четвертым и третьим информационными входами решающего блока.

Изобретение относится к технике связи, преимущественно широкополосным системам, и может быть использо вано в радиоуправлении.

Известна широкополосная система, 5 в которой для вьделения двоичной информации, передаваемой при помощи ортогональных сигналов, применяются корреляционные устройства, содержащие блок вьделения синхропара- 10 метра и формирования опорных сигналов,. и блок выделения информации Ц

Однако помехоустойчивость систем, использующих ортогональные сигналы

3 .для передачи двоичной информации, в некоторых случаях оказывается недостаточной.

Наиболее близким техническим решением к данному изобретению. является система передачи и приема дискретной информация, содержащая на передающей стороне последовательно соединенные генератор тактовой частоты, генератор псевдослучайной последовательности и первый И второй сумматоры по модулю два, а также синхронизатор и передатчик, причем первый вход синхронизатора являет3 1119 ля информационным входом, а второй вход является синхронизирующнм и coej динен со вторым выходом генератора псевдослучайной последовательности, а на приемной стороне — приемник вы

5 ход которого подключен к первым входам первого и второго перемножителей, вторые входы которых соединены соответственно с первым и вторым выходами блока выделения синхропара- 1О метра и формирования опорных сигна.лов, третий выход которого подключен к синхронизирующему входу блока выделения дискретной информации, информационный вход которого соединен с вы- 15 ходом первого перемножителя (2) .

Однако реальная помехоустойчивость такой системы передачи и приема дискретной информацйи невысока.

Цель изобретения — повышение помехоустойчивости .

Для достижения указанной цели в систему передачи и приема дискретной информации, содержащую на передающей стороне последовательно соединенные

25 генератор тактовой частоты, генератор псевдослучайной последовательности и первый и второй сумматоры по моду:лю два, а также синхронизатор и передатчик, причем первый вход синхронизаЗО тора является информационным входом, а второй вход является синхронизирующим и соединен со вторым выходом генератора псевдослучайной последовательности, а на приемной стороне — З5 приемник, выход которого подключен .. к первым входам первого и второго перемножителей, вторые входы которых соединены соответственно с первым и вторым выходами блока выцелення син- 4О хропараметра и формирования опорных сигналов, третий выход которого подключен к синхрониэирующему входу блока выделения дискретной информации, информационный вход которого соеди- 45 нен с выходом первого перемножителя„введены на передающей стороне первый триггер, включенный между выходом генератора тактовой частоты и входом первого сумматора по модулю 50 два, последовательно соединенные двух. разрядный регистр сдвига н дешифратор,- элемент ИЛИ, четыре элемента И, второй триггер, третий сумматор по модулю два и формирователь строби- 55, рующих импульсов, причем выходы первого, второго и третьего суМматоров ао модулю два и первый выход гене184 4 ратора псевдослучайной последовательности через соответствующие элементы

И подключены к соответствующим входам элемента ИЛИ, выход которого подключен к передатчику, причем первый выход генератора псевдослучайной последовательности также подключен к первому входу третьегО сумматора по модулю два, второй выход генератора псевдослучайной последователь ности подключен ко входам второго триггера и двухразрядного регистра сдвига, информационный вход которого соединен с выходом .синхронизатора, причем выход второго триггера подключен ко вторым входам второго и третьего сумматоров по модулю два и через формирователь стробирующих импульсов соединен с управляющим входом дешифратора, выходы которого подключены ко вторым входам соответствующих элементов И, а на приемной стороне введен сумматор, входы которого соединены с выходами первого и второго перемножителей, а выход подключен ко входу блока выделения синхропараметра н формирования опорньж сигналов, при этом выход второго перемножителя также подключен ко второму информационному входу блока выделения дискретной информации.

Блок выделения дискретной информа. .ции выполнен в виде четырех идентичных каналов, каждый из которых содержит последовательно соединенные интегратор, квадратичный детектор и блок выборки и хранения информации, причем выходы блоков выборки и хранения информации всех каналов подклю. чены к информационным входам решающего блока, первый выход которого является выходом блока выделения дискретной информации, а ко второму- выходу подключен первый вход сумматора по модулю два, выход которого через последовательно соединенные триггер и формирователь стробирующих импульсов подключен к первым входам интеграторов и ко вторым входам блоков выборки и хранения информации всех каналов, причем к выходу триггера также подключен вход преобразователя полярности, к выходу которого подключены управляющий вход решающего блока и первые входы первого и второго перемножителей, выходы которых подключены соответственно ко вторым входам интеграторов второго н тре10

На фиг. 1. представлена структурная электрическая схема передающей час" ти системы передачи и приема дискретной информациирна фиг. 2-структурная электрическая схема приемной

45 ,.части системы передачи и приема дискретной информации; на фиг. 3 — струк турная схема блока выделения дискрет" ной информации, на фиг. 4 — структурная схема решающего блока на фиг. 5 и 6 - временные диаграммы, поясняющие работу системы.

Устройство передачи и приема дискретной информации содержит на передащей стороне генератор 1 тактовой 55 частоты, первый триггер 2, первый сумматор 3 по модулю.два,второй сумматор 4 по модулю два, генератор 5

5 1119 тьего каналов вторые входы первого и второго перемножителей соединены соответственно со вторыми входами интеграторов первого и четвертого каналов и являются соответственно пер-, 5 вым и вторым информационными входами блока выделения дискретной информации, а второй вход сумматора по модулю два является синхронизирующим входом блока выделения дискретной информации.

Решающий блок выполнен в виде четырех каналов, каждый из которых содержит последовательно соединенные рттенюатор, компаратор и ключ, при- чем к выходам компараторов всех каналов также подключены соответствующие. входы четырехвходового элемента

И, выход которого является вторым выходом решающего блока, к выходам 20 ключей первого и четвертого каналов подключены соответственно первый

I и второи входы выходного компаратора, к которым также через соответствуняцие перемножители.подключены выходы ключей! 25 второго и третьего канапов, выход выходного компаратора является первым выходом решающего блока, вторые входы компаратора и ключа каждого канала объединены и являются соответствую30 щим информационным входом решающего блока, вторые входы первого и второго перемножителей объединены и являются управляющим входом решающего блока, причем входы аттенюаторов перво- 35

ro, второго, третьего и четвертого . каналов соединены соответственно со вторым, первым, четвертым и третьим информационными входами решающего блока. пс евдослучайной последовательности, третий сумматор 6 по модулю два синхронизатор 7, двухразрядный регистр сдвига 8,дешифратор 9, второй триггер 10, формирователь 11 стробирукицих импульсов, элемент ИЛИ

12„ передатчик 13, элементы И 14-17, а на приемной стороне — приемник

18, первый перемножитель 19, второй перемножитель 20, блок 2 1 выделения дискретной информации, сумматор 22 ° блок 23 выделения синхропараметра и формирования опорных сигналов.

Блок 21 выделения дискретной инI формации содержит первый и второй перемножители 24 и 25, интеграторы

26-29, квадратичные. детекторы 30-33 блоки 34-37 выборки и хранения информации, решающий блок 38, сумматор

39 по модулю два, триггер 40, формирователь 41 стробирующих импульсов, преобразователь 42 полярности.

Решающий блок 38 содержит ключи 3-46, перемножители 47-48> выходной компаратор 49, компараторы 50-53, аттенюаторы 54-57, четырехвходовый элемент И 58.

Система передачи и приема дискретной информации работает следующим образом.

Сигнал тактовой частоты ИЕ, (фиг.

5а-5б) с выхода генератора 1 одновременно поступает на входы первого триггера 2 и генератора 5 псевдослучайной последовательности, на входах которых формируются сигналы М

{меандр полутактовой частоты) М (m последовательность) и 7 (сигнал синхронизации двоичных символов, поступающих на вход синхронизатора

7). Сигнал Ч также поступает на вход второго триггера 10, на выходе которого формируется сигнал NE<- (меЙT андр с периодом, равным удвоенному периоду следования двоичных символов).

В результате операвий суммирования по модулю два сигналов М, ИЕ т и МЕ2тна выходах сумматоров 3, 4, образуются,три различных сигнала с пе риодом 2T.

В сочетании с сигналом И они образуют ансамбль из четырех ортого» нальных сигналов с периодом 2Т (фиг.

5е). Двоичные символы "1" и "0", пос. тупающие на основной вход синхронизатора 7, записываются в двухразрядный регистр сдвига 8 в моменты

7 1119184 8 времени, кратные периоду следования дополнительная инверсная манипуляция двоичных символов кТ (K= 1,2,3,...) выходных сигналов перемножител " 19 еи

Комбинация двоичных символов, и 20 сигналов Ug (фиг. 5и), формизаписанная в регистр, в моменты вре- руемым на выходе йреобразователя помени, кратные удвоенному периоду сле- 5 лярности 42 из выходного сигнала дования двоичных символов 2кТ (к МЕ триггера 40.

23 ...)

2т ,...), поступает в дешифратор Предположим, что на интервале

9, который определяет номер полу- (О,ZT) передавался сигнал S1. Тогда ченной комбина омбинации и выдает сигнал в при наличии цикловой синхронизации в виде потенциала логической единицы на 10 результате корреляционной обработки,. второй вход соответствующего элемен- входной смеси, состоящей из полезнота И в течение всего интервала вре- го сигнала S (t) и шума n(t) мени (0,2Т). В результате один из сигналов 8„-$4, соответствующий дан- у(t) = S„(t)+n(t) 0< t< 2Т ной комбинации двоичных символов, проходит на вход радиопередающего на выходах каналов -(с учетом запаэдыустройства, где осуществляется моду- вания на 2Т) появляются напряжения ляция фазы несущего колебания данным U -U, представляющие собой продуксигналом, перенос спектра получентй взаимной корреляции между y(t) ного фазоманипулированного сигнала 20 и соответствующими опорными сигналав.нужный диапазон частот и усиление ми (фиг. 6а). по мощности. Эти напряжения поступают на ин5в-5е

Таким образом, как следует из фиг. формационные входы решающег 6 о лока в- е, выходные сигналы S u S сум- 38 (фиг. 4) и далее — на коммутиматоров g è 6 формируются из сйгна- 5 руемые входы ключей 43-46 и на неинлов М и М, снимаемых с выходов re- вертирующие входы компараторов 50-53. нератора 5 псевдослучайной последо- На инвертирующне входы компаравательности и первого сумматора 3 торов поступают напряжения с выходов

- ел н" по модулю два, посредством дополни- соответствующих аттенюаторов 54-57. ельной инверсной манипуляции сиг- 30 Знак разности этих напряжений (фиг. калом МЕ . П

Поэтому иа приемнои сторо- бг) определяет состояние сосответ.— ие (фиг. 2) при формировании опорных ствующих ключей 43-46. сигналов, подаваемых на вторые входы При положительном знаке на выхопервого 19 и вто orî 20 п е р о 20 перемножите- де комнаратора появляется потенциал лей достаточно использовать только логической единицы, при отрицательэти два сигнала, так как независимо ном — логического нуля., от конкретного варианта сигнала при Следовател н ледовательно, ключ, на управляю .наличии рассогласования м ежду принима- щем входе которого появляется потенемым и опорным сигналами на выходе 1циал логической единицы, открыт, и сумматора 22 будут присутствовать б и у

40 выходное напряжение данного канала составляющие с полутактовой частотой поступает на соответствующий вход — — или Ец g — -, где Г„- некоторая выходного компаратора 49 либо непо-

2 вР 2 * .оР средственно, либо через соответстпромежуточная частота амплитуда и вующий перемножитель 47, 48. фаза которых определяется степенью 4 Последние необходимы для окончарассогласования. тельного вынесения решения о принятом сигнале и для декодирования приВ блоке 23 осуществляется фильт- нятой информации, т.е. для восстарация указанных составляющих и за- я исходнои последовательности ,тем в результате перемножения этих двоичных символов. составляющих либо при возведении .э квадрат любой из них устраняется Следовательно, на выходе выходноинверсная манипуляция и после фильт- го компаратора 49 (выходе радиолинии) рацИи ввщеляется сигнал тактовой час- формируется сразу переданная послетоты МЕ, который используется для довательность двоичных символов в . синхронизации опорных сигналов. реальном масштабе времени (фиг. 6в) .

Благодаря перемножителям 24 и 25,Это достигается следующим образом. в блоке 21 выделения дискретной ик- . Так как в каналах обработки стоят формации (фиг . 3) осуществляется квадратичные детекторы 30-33, то

1119184

10 выходные напряжения каналов могут быть только положительными, что отражено на фиг. ба. Выходное напряжение первого канала U1 через ключ 43 подается на неиннертирующий 5 вход выходного компаратора 49, а выходное напряжение третьего канала

U в начале умножается в перемножителе 48 на сигнал U< .(фиг. 5и), а затем подается на ийвертирукиций вход выходного компаратора 49. Знак разности этих напряжений на каждом интервале времени (О,Т) и (Т,2Т) .(фиг. бб) определяет уровень выход" ного сигнала выходного компаратора 49 15 (фиг. бв).

При этом на выходе четырехвходового элемента И 58 (на корректирующем выходе решающего блока 38) будет потенциал логического нуля, так как на выходах компараторов 51 и 53, согласно фиг. бг, будут нулевые потенциалыы.

При отсутствии цикловой синхрони- >5 зацни, т.е. при временном сдвиге между принимаемым и опорным сигналами, равном Т,. возникает ситуация, когда напряжение на выходах каналов

IU -U примерно одинаковы. Это имеет место всегда, кдгда на двух сосед" них интервалах длительностью 2Т передаются разные сигналы (фиг. 5e).

Тогда не выходах всех компараторов

50-53 появляются высокие потенциалы логических единиц, что приводит к появлению потенциала логической единицы на корректирующем выходе решающего блока 38. Появление потенциала ! логической единицы на втором входе сумматора 39 по модулю два эквивалентно сигналу ЗАПРЕТ для прохождения синхронизирующих импульсов 7 (фиг.

5ж) на вход триггера 40, определяюще .о временное положение стробирующих импульсов V (фиг . 5з) . В результате происходит задержка стробирующего импульса на один период следования синхронизирующих импульсов, т.е. на время Т, что приводит к восстановлению цикловой синхронизации и к правильному декодированию принимаемой информации в решающем блоке 38.

Таким образом,в результате исполь; зования изобретения повышается помехоустойчивость.

1119184. 1119184 I f19 1.84

illflffll3 lllilllllllllll

pffjery> Е п

Sf

Vf в +>

2Т g

1119184

Составитель Т.Ерохина

Редактор С.Тимохина Техред А,Кикемезей

Корректор АЛяскоЗаказ 7473(45 Тирам 634

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035 Москва Ж-35 Ра кая иаб. . 4/5

Подписное

Э Э ушс д

»» »»»» «»»МВ» ° Ф » »» Ф»»»М Ф ЮЮ

Филиал ППП"Патент", г. Умгород, уа. Проектная, 4.