Микропрограммное устройство управления

 

МИКРОПРОГРАМ-гаОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее первый и второй блоки памяти микрокоманд, первый и второй регистры микрокоманд, блок синхронизации, коммутатор адреса, триггер пуска, триггер управления, первый и второй элементы И, причем первая группа информационных входов коммутатора адреса является группой входов кода команды устройства, выход коммутатора адреса соединен с адресным входом первого блока памяти микрокоманд , выход которого соединен с информационным входом первого регистра микрокоманд, j выходов ( j 1, 2, ,,,, h -1, где празрядность кода адреса) немодифицируемых разрядов кода адреса следующей микрокоманды которого соединены с j информационными взводами второй группы ко о татора адреса, j информационных входов третьей группы которого соединены с выходами немодифицируемых разрядов кода адреса следукяцей микрокоманды второго регистра микрокоманд, информационный вход второго регистра микрокоманд соединен с выходом второго блока памяти микрокоманд, вход установки в 1 триггера пуска является входом пуска устройства, выход которого соединен с входом запуска блока синхронизации , отличающееся тем, что, с целью сокращения оборудования, оно содержит регистр кодов логических условий, первый и второй коммутаторы синхроимпульсов, первый и второй мультиплексоры , блок элементов И, первьй второй и третий элементы ИЛИ и коммутатор микроопераций, причем К выходов (К 1,2, m-1 , где тразрядность кода операций) кода операции первого и второго регистров микрокоманд соединены соответственно с Ik информационными входами первой и рой групп комм -таторамикроопераций, k выходов которого являются управляющими выходами устройства,т-и выход коммутатора микроопераций соединен с входом установки в О, триггера пуска , первый управляющий вход кoм ryтaтoра микроопераций соединен с входом синхронизации первого регистра микрокоманд и с выходом первого коммутатора синхроимпульсов, второй управляющий вход коммутатора микроопераций соединен с входами синхронизации, второго регистра микрокоманд и регистра кодов логических сигналов и с выходом второго коммутатора синхроимпульсов, первьй информационный вход которого соединен с первым информационным входом первого коммутатора синхроимпульсов и с первым выходом блока синхронизации, второй выход которого соединен с вторыми информационными входами первого и второго коммутаторов синхроимпульсов, управляющие входы которых соединены соответственно

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН зй) С 06 Р 9 22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOIVIV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3600402/24-24 (22) 03.06.83 (46) 23.10.84. Бюл. ¹ 39 (72) Г.Н.Тимонькин, В.С.Харченко, К.Ю,Воробьев и С.Н.Ткаченко (53) 681.325(088.8) (56) 1. Авторское свидетельство СССР № 437072, кл. С 06 F 9/22, 1975.

2. Авторское свидетельство СССР № 830384, кл. G 06 F 9/22, 1981.

3. Авторское свидетельство СССР № 451080, кл. G 06 Р 9/22, 1975 (прототип). (54) (57) МИКРОПРОГРАМИНОЕ УСТРОЙСТВО

УПРАВЛЕНИЯ, содержащее первый и второй блоки памяти микрокоманд, первый и второй регистры микрокоманд, блок синхронизации, коммутатор адреса, триггер пуска, триггер управления, первый и второй элементы И, причем первая группа информационных входов коммутатора адреса является группой входов кода команды устройства, выход коммутатора адреса соединен с адресным входом первого блока памяти микрокоманд, выход которого соединен с информационным входом первого регистра микрокоманд, j выходов (1 = 1, . 2, ..., h -1, где ь — разрядность кода адреса) немодифицируемых разрядов кода адреса следующей микрокоманды которого соединены с j информационными входами второй группы коммутатора адреса, информационных входов третьей группы которого соединены с выходами немодифицируеьых разрядов кода адреса следующей микракоманды второго регистра микрокоманд, информационный вход второго регистра микрокоманд соединен с выходом второго бло„„Я0„„1120326 А ка памяти микрокоманд, вход установки в "1" триггера пуска является входом пуска устройства, выход которого соединен с входом запуска блока синхронизации, о т л и ч а ю щ е е с я тем, что, с целью сокращения оборудования, оно содержит регистр кодов логических условий, первый и второй коммутаторы синхроимпульсов, первый и второй муль— типлексоры, блок элементов И, первый второй и третий элементы ИЛИ и коммутатор микроопераций, причем К выходов (К = 1,2, m -1, где т — разрядность кода операций) кода операции первого и второго регистров микрокоманд соединены соответственно с ф информационными входами первой и второй групп коммутатора микроопераций, выходов которого являются управляющими выходами устройства,п1 -й выход коммутатора микроопераций соединен с входом установки в "0".триггера пус-ка, первый управляющий вход коммутатора микроопераций соединен с входом уезда синхронизации первого регистра микрокоманд и с выходом первого коммутатора синхроимпульсов, второй управляющий вход коммутатора микроопераций соединен с входами синхронизации, вто- рого регистра микрокоманд и регистра кодов логических сигналов и с выходом второго коммутатора синхроимпульсов, первый информационный вход которого соединен с первым информационным входом первого коммутатора синхроим- ) пульсов и с первым выходом блока синхронизации, второй выход которого соединен с вторыми информационными входами первого и второго коммутаторов синхроимпульсов, управляющие входы которых соединены соответственно

1120326 с единичным и нулевым выходами триггера управления, счетный вход которого соединен с выходом первого элемента И, прямой вход которого соединен с третьим выходом блока син*ронизации, инверсный вход первого элемента И соединен с инвьрсным входом блока элемента И, с первым управляющим входом коммутатора адреса и с первым управляющим выходом первого регистра микрокоманд, второй управляющий выход которого соединен с входом чтения-записи регистра кодов логических условий и с инверсным входом второго элемента И, прямой вход которого соединен .с выходом первого мультиплексора, группа управляющих входов которого соединена с группой выходов кода логических условий первого регистра микрокоманд и с группой,информационных входов регистра кодов логических условий, группа выходов которого соединена с группой управляющих входов второго мультиплексора, группа информационных входав которого соединена с группой информационных входов первого мультиплексора И является группой входов логических условий уст1

Изобретение относится к вычислительной технике и может быть использовано при разработке микропрограммных управляющих устройств для ЭВИ и других систем, 5

Известно микропрограммное устройство управления, содержащее два бло— ка памяти, два регистра адреса, два триггера, два элемента И и два блока проверки логических условий $1J. IO

Недостатком устройства является большой объем оборудования, обусловленный хранением кодов логических условий в первом и втором блоках памяти. 15

Известно также микропрограммное устройство управления, содержащее первый и второй запоминающие блоки, регистр адреса, триггер, блок провер. ки условий, первый и второй элемен- М ты И 121.

Недостатками указанного устройства являются низкое быстродействие, ройства, выход второго мульт п.лексора соединен с первым входом первого элемента ИЛИ, второй вход кот орс го соединен с выходом модифицируемого разряда адреса следующей микрокоманды второго регистра микрокоманд, выход первого элемента ИЛИ соединен с >>-м информационным входом третьей группы коммутатора адреса, t ый информационный вход второй группы готорого соединен с- выходом второго элемента ИЛИ, первый вход которого соединен с выходом модифицируемого разряда адреса следующей микрокоманды первого р гистра микрокоманд, ВТо рой вход второго элемента ИЛИ соединен с выходом второго элемента И, торой управляющий вход коммутатора адреса соединен с выходом третьего элемента ИЛИ. первый и второй вхоГ" ды которого соединены соответственно с»> -ми выходами кода операции пер вого и второго регистров микроксманд, выходы модифицируемсго и немодифицируемых разрядов адреса следующей микрокоманды первого регистра микроко манд соединен с прямыми входами блока элементов И.

2 вызванное большим временем. цикла формирования и выдачи микрокоманд, а также низкая экономичность, обусловленная необходимостью хранения в обоих блоках намяти кодов логических условий.

Наиболее близким к изобретению по технической сущности и достигаемому положительному эффекту является микропрограммное устройство управления, содержащее два блока памяти микроко— канд, два регистра микрокоманд, два регистра адреса, два триггера, два элемента И, два коммутатора, блок синхронизации, причем выходы микроопераций первого и второго блоков памяти микрокоманд являются первым и вторым выходами микроопераций устройства соответственно, управлякаще выходы первого и второго блоков памяти микрокоманд соединены со входами соответственно первого и второго триггеров, единичные выходы кото0326 4 з 112 рых соединены с первыми входами соответственно первого и второго элементов И, выходы которых соединены с управляющими входами соответственно первого и BTopoI блоков памяти, первый и второй выходы блока синхронизации соединены соответственно с вторым входом первого элемента И, первым управляющим входом первого коммутатоРа и вторым входом второго элемента И, . 10 первым управляющим входом второго коммутатора, выходы первого и второго коммутаторов соединены с первыми входами соответственно первого и второго регистров адРеса, первые выходы которых соединены соответственно с входами адреса первого и второго блоков памяти микрокоманд, выходы адреса первого и второго блоков памяти соединен с вторыми входами соответственно первого и второго регистров адреса, вторые выходы которых соединены с информационными входами соответственно первого и второго коммутаторов, вторые управляющие входы которых соединены с нулевыми выходами первого и второго триггеров соответственно 3 3.

Недостатками известного устройства являются большой объем блоков памяти и низкий коэффициент использования оборудования вследствие неэффективного размещения в них кодов логических условий.

Микрокоманды, хранимые в первом и втором блоках памяти, содержат поле З5 микроопераций разрядностью т, поле адреса разрядностью п и поле кода логических условий разрядностью п . л

Поскольку поле кода логических условий используется только в микроко40 ,мандах ветвления, число которых Ne значительно меньше общего числа микрокоманд N,òî каждый из блоков памяти имеетдв=4Я-N 1 д избыточных яче45 ек, незаполненных полезной информа. цией. Поскольку на практике обычно выполняется неравенство М32Мв, то, следовательно, существует возможность исключения поля кода логических условий в одном из блоков памяти.

В известном устройстве возможность свяэания всех кодов логических условий в один блок памяти и дальнейшего использования с соответствующей принадлежностью микрокомандам из различных блоков памяти не реализована.

Это обуславливает большую избыточность оборудования. Избыточный объем блока памяти ведет к увеличению затрат на производство микропрограммных устройств, так как основные затраты оборудования (до 90K) приходятся на блок памяти.

Целью изобретения является сокращение оборудования эа счет увеличения коэффициента использования памяти микрокоманд.

Указанная цель достигается тем, что в микропрограммное устройство управления, содержащее первый и второй блоки памяти микрокоманд, первый и второй регистры микрокоманд, блок синхронизации, коммутатор адреса, триггер пуска, триггер управления, первый и второй элементы И, причем первая группа информационных входов коммутатора адреса является группой входов кода команды устройства, выход коммутаторов адреса соединен с адресным входом первого блока памяти, микрокоманд, выход которого соединен с информационным входом первого регистра микрокомаHp, выходов (j = 1,2,...,h -1, где разрядность кода адреса) немодифицируемых разрядов кода адреса следующей микрокоманды которого соединены с 1 информационными входами второй группы коммутатора адреса, информационных входов третьей группы которого соединены с выходами немодифицируемых разрядов кода адреса следующей микрокоманды второго регистра микрокоманд, информационный вход второго регистра микрокоманд соединен с выходом второго блока памяти микрокоманд, вход установки в "1" триггера пуска является входом пуска устройства, выход которого соединен с входом запуска блока синхронизации, введены регистр кодов логических условий, первый и второй коммутаторы синхроимпульсов, первый и второй мультиплексоры, блок элементов И, первый, второй и третий элементы ИЛИ и коммутатор микроопераций, причем k выходов (% = 1,2, rn -1, где rn- разрядность кода операции) кода операции первого и второго регистров микрокоманд соединены соответственно с 1 информационными входами первой и второй групп коммутаторов микроопераций, 1с выходов которого являются управляющими выходами устройства, tn -й выход коммутатора микроопераций соединен с входом с выходом второгo элеме.;.";a ;::!Р, первый вход которого со.-.ди,ен; :=.bûîäîM модифицируемогo разряда ядр :;I след ющей микрОкОманды перВОГО чегистря микрокомакд, второй ьход второго элемента ИЛИ соединен с выхОДОМ втОрого элемента И, .второй управляющий вход коммутатора адреса соединен с выходом третьего элемента ИЛИ, первый и второй входы которого соедин ны соответствекно с ь1-ми выходами ксда операции первого и второго регистров микрокоманд, выходы модифицируемого и кемодифицируемых разрядов адреса следующей микрокомакды первогс регистра микрокомакд соединен с прямыми входами блока элементов И.

Сущность изобретения состоит в

-,овышекии экономичности к коэффициента использования Оборудования устройства гутем хранения кодов логичесКих условий в одном (IIeрвом) блоке памяти мккрокомянд, заблаговременного считывания (зя. оцик такт до проверки) кода логических условий для микрокоманд, хранящихся во втором блоке памяти и введения меток для микрокоманд, образующих "короткие -ккейкые

Г последовательности 1,т. е.. последова1 тельности, содержащие одну микро:;-О Манду) с целью повтор:oI.О эбрящення к первому блоку памяти.

Рассмотрим сущность предлагаемого изобретеыи на примере выполкения фрагмента микропрограммы, ОписываемОго следующей логической схемой ялгоритма ...М, А, Л, „Л Х 7,4. 1 Р . >... х

;+1, +1 „ ;.2 1+.. 1+1

1 М +

t гдето ., — Микрокомякды, хранимые в гервом блоке пвмяти,.

4 2

А -- -- — микэокомкяЫ ХОанИМЫе ,1. .,Р- E 1„1+З во aòopoì блоке памяти, Y х - 1-и (j +1)- лог1гче "кие 1"1, условия, Код логического условия х:, проверяемого в микрокоманде А, . запи2 I+ ( санный во втором блоке памяти, хранится в свободном поле кода логичес—

Kнх условий микрокоманды 1, „, o= IIII ч --т сянкОгО в первОМ ьлоке памяти ..:благо даря этому исключает=я поле ходя логических условий вс втором блоке памяти, снижается Объем первого блока памяти, не заполненный полезной информацией„ и повьппается коэффициент : )20326 установки в "О" триггера пуска, первый управляющий вход коммутатора микроопераций соединен с входом си,: †;:õpoНИЗаЦИИ ПЕРВОГО РеГИСтРа МИКРОКОМЯНД и с выходом первого коммутатора синхроимпульсов, второй управляющий вход коммутатора микроопераций соединен с входами синхронизации, второго регистра микрокоманд и регистра кодов логических сигналов и с выходом Io второго коммутатора синхроимпульсов,, первый информационный вход которого соединен с первым информационным входом первого коммутатора синхроимпульсов и с первым выхоцом блока синхронизации, второй выход которого соединен с вторыми информационными выходами первого и второго коммутаторов синхроимпульсов, управляющие входы которых соединены соответственно с п единичным и нулевым выходами триггера управления, счетный вход которо,го соединен с выходом первого элемента И, прямой вход которого соединен с третьим выходом блока синхро- д низации, инверсныи вход первого элемента И соединен с инверсным входом блока элементов И, с первым управляющим входом коммутатора адреса и с первым управляющим выходом первого регистра микрокоманд, второй управляющий выход которого соединен с вхоцом чтения-записи регистра кодов логических условий и с инверсным вхоцом второго элемента И, прямой

Э вход которого соединен с выходом первогo мультиплексора, группа управляющих входов которого соединена с группой выходов кода логических условий первого регистра микрокоманд и с груп40 пой информационных входов регистра кодов логических условий, группа выходов которого соединена с группой управляющих входов второго мультиплексора, группа информационных вхоМз дов которого соединена с группой информационных входов первого мультиплексора и является группой входов логических условий устройства, выход второго мультиплексора соединен с

50 первым входом первого элемента ИГИ, второй вход которого соединен с выходом модифицируемого разряда адреса следующей микрокоманды второго регистра микрокоманд, выход первого

f элемента ИЗИ соединен с г1-м информационным входом третьей группы комм татсра адреса,.I7-й информационный вход второй группы которого соединен!

7 1120 использования оборудования устройства в целом.

Введение регистра логических условий и обусловленных им связей позволяет запоминать на один такт код логических условий для микрокоманды из второго блока памяти, в котором поле логических условий отсутствует.

Введение коммутаторов синхроимпульсов и обусловленных ими связей позволяет осуществлять перетактовку синхроимпульсов при считывании нескольких микрокоманд последовательно из первого блока памяти.

Использование группы элементов И обеспечивает управление передачей кода адреса следующей микрокоманды во второй блок памяти.

Введение первого и второго мультиплексоров, первого и второго элемента ИЛИ и обусловленных ими связей позволяет осуществлять модификацию адреса в зависимости от значения проверяемого логического условия.

Введение новых связей для первого 25 и второго элементов И позволяет управлять подачей импульсов в триггер управления и передачей значения проверяемого логического условия от первого мультиплексора на второй элемент ИЛИ соответственно.

Введение третьего элемента ИЛИ и обусловленных им связей позволяет формировать сигнал конца команды для управления подачей кода очередной операции.

Таким образом, введение новых элементов и связей позволяет повысить экономичность и коэффициент использования оборудования устройства за

1счет группирования информации о ко40 дах логических условий в одном блоке памяти.

На фиг. 1 представлена функциональная схема микропрограммного устройства управления, на фиг. 2 — функциональная схема коммутатора микроопераций; на фиг. 3 — функциональная схема блока синхронизации, на фиг.4 и 5 — временные диаграммы работы блока синхронизации и микропрограммного устройства соответственно.

Устройство содержит первый 1 и второй 2 блоки памяти микрокоманд, первый 3 и второй 4 регистры микрокоманд, регистр 5 кодов логических условий, коммутаторы 6 и 7 адреса микроопераций, первый 8 и второй 9 коммутаторь. синхроимпульсов, пер326 8 вый 10 и второй 11 мультиплексоры, триггер 12 пуска, триггер 13 управления, блок 14 синхронизации, блок элементов И 15, второй 16 и первый 17 элементы, второй 18, первый 19 и третий 20 элементы ИЛИ, группу входов 21 кода команды устройства, вход 22 пуска устройства, группу входов 23 логических условий устройства, управляющие выходы 24 устройства, выходы 25 и 26 микрооперации конца команды первого 3 и второго 4 регистров, выход 27 микрооперации конца работы устройства, выходы 28,, ?8 и 28> генаратора 14.

Коммутатор 7 микроопераций (фиг.2) содержит первый 29 и второй 30 блоки элементов И, блок элементов ИЛИ 31,. первый 32 и второй 33 элементы задержки.

Блок 14 синхронизации (фиг. 3) содержит генератор 34 импульсов, первый 35 и второй 36 триггеры, первый 37, второй 38 и третий 39 элементы И.

Блок 1 памяти микрокоманд предназначен для хранения адресных и операционных частей микрокоманд, всех кодов логических условий, а также меток М1 и М2, управляющих работой устройства.

Блок 2 памяти микрокоманд предназначен для хранения адресных и операционных частей микрокоманд, а регистры 3 H 4 K oKoMeHp — pëÿ записи и хранения микрокоманд, считываемых из блоков 1 и 2 памяти соответственно, Регистр 3 содержит поле 3, в котором записывается адрес следующей микрокоманды из блока 2 или 1 памяти, поле 3, где содержится код операционной части микрокоманды, поле 3, в котором находятся коды логических условий, поле 3, которое содержит метку Mi равную единице, если в поле 3 записан код логических усло3 вий для микрокоманд, хранимых во втором блоке 2 памяти микрокоманд, поле 3>, которое содержит метку М2, равную единице, если следующая микрокоманда считывается из первого блока 1 памяти микрокоманд.

Регистр 4 содержит поле 4, в котором записывается операционная часть микрокоманды, н поле 4д, в котором задается адрес следующей микрокоманды из блока 1 памяти.

9 1120

Регистр 5 логических условий предназначен для считывания на один такт по метке М1 кода логических условий из блока 1 памяти.

Коммутатор 6 предназначен для передачи в устройство кода операции с входа 21 или адреса очередной микрокоманды из блока 2 или 1 памяти, Коммутатор 7 служит для управления выдачей устройством кодов микро- 1О оп раций, поступающих иэ блока 1 или

2 памяти, и осуществляет выдачу сигналов микрооперацийэ проходящих через блоки элементов И 29 и 30 и блок элементов ИЛИ в соответствие с синхроимпульсами, поступающими с выходов коммутаторов 8 и 9.

Элементы задержки предназначены для задержки синхроимпульсов на время занесения информации в регистры 3 и 4, а коммутаторы 8 и 9 — для перекоммутации синхронизирующих импульсов, считывающих микрокоманды из блока 1 или 2 памяти при необходимости повторного обращения к первому блоку 1 памяти микрокоманд.

Мультиплексоры 10 и f1 служат для вьделения значений логических условий, поступающих на группу входов 23 устройства, в соответствии с кодом

g .o погич=ских условий, поступающим на управляющие входы мультиплексоров с выхода поля логических условий 3 для мультиплексора 10 или с выхода регистра 5 логических условий для мультиплексора 11.

Мультиплексоры 10 и 11 реализуют логические функции следующего вида: 3=< с(, Ы, 2 ...cL -Х оЬ оь с(,,.с(. +

2 9 " rr 2 1 2 3 "

+х ос,о ОС Q +... 46

2 э где х, — значения i --го логического условия; с - — значения j-го разряда двоичного кода номера логического

УСЛОВИЯ, и = «toy % Г (Ъ вЂ” число логичес 2 ких условий).

Триггер 12 служит для управления пуском и остановом устройства, а триггер 13 — для формирования сигналов, управляющих работой коммутаторов 8 и 9.

Блох 14 (фиг. 3) синхронизирует ра боту у.тройства по тактовым импульсам т ь t с выходов 28„, 28

2 3

«28 соответственно.

На триггерах 35 и 36 собран двухразрядный счетчик, который управляет

326 0 элементам, — 39. Триггеры 35 и

36 срабать.лают по заднему фронту импульса. Импульсы последовательно .=":являются на выходах генератора.

Группа элементов И 15 предназначена для управления поступлением адреса следующей микрокоманды в блок 2 памяти из блока 1 памяти (регистра 3). Элемент И 16 служит для управления передачей значений логических условий, поступающих с выхода мультиплексора 10 в соответствии сс значени м метки М1, а элемент И 17 — для осуществления перетактовки триггера 13 по управляющей метке М2.

Элемент ИЛИ 18 предназначен для модификации младшега адресного разряда в микрокоманде ветвления, из блока I пам. ти, .элемент ИЛИ 19 для модификации аналогичного разряда в микрокоманде ветвления из блока 2 памяти, а элемен KIVi 20 — для формирования сигнала "Конец команды".

Устройство работает следующим образом.

В исходном состоянии все элементы памяти обнулены. При этом триггер 13, а также один из триггеров, формирующих сигналы на выходах 25 или 26 регистров 3 н 4, дложны быть в единичном состоянии. С входа 21 на коммутатор 6 пос-упает код операции (начальный адрес микрокоманды). После прихода сигнала "Пуск" с входа 22 триггер 12 разрешает работу генератора 14. Тогда тактовый импульс Г„ через коммутатор 3 поступает на синхровход регистра 3 ьплкрокоманд и разpemae:г считывание перрой микрокоманды из блока i памяти. После этого адрес следующей микрокоманды из блока 2 памяти поступает на входы блока элементов И 15„ При разрешающем сигнале на их втором входе адрес поступает на вход блока 2 памяти. По управтпощему импульсу ь триггер 13 устанавливается в нулевое положение. По следующему за ним импульсу Г, который через коммутатор 9 поступаее на синхровход регистра 4 микрокоманд., происходит считывание следующей микрОкоманды, Затеи вновь появляется синхроимпус Т, на выходе 282 (фиг. 5), который устанавливает триггер 13 единичное ".îñòîÿíèå. Следующий за

r!KM синхвоимпульс Ь ПООходит че рез коммутатор 8 и заносит в регистр 3 счередную микрокоманду иэ блока

1120326

12 памяти в соответствии с адресом, поступающим из поля 4 регистра 4 через коммутатор 6. Далее работа устройст1ва продолжается аналогичным образом.

Выдача микрооперационных частей на выходы 24 осуществляется регистра.ми 3 и 4 в соответствии с управляющими сигналами от коммутаторов 8 и 9.

Если в процессе выполнения микропрограммы необходимо дважды обра- титься к блоку 1 памяти, то в поле 3 считывается метка М2 = 1, Тогда адрес следующей микрокоманцы из поJIB 3 Ilo разрешающему сигналу, подаваемому с поля 3 регистра 3 микроко5 манд, поступает на вход блока 1 памяти. Поскольку по импульсу триггер 13 своего состояния (нулевого) не изменяет (элемент И 17 закрыт), то по следующему за ним импульсу происходит считывание микрокоманды в регистр 3 из блока 1 памяти.

При необходимости реализации микрокоманды ветвления из блока 1 памяти код номеров проверяемых логических условий с поля 3 регистра 3 пос3 тупает на первые входы мультиплексора 10, на вторые его входы 23 поступает код значений логических условий, после чего по разрешающему нулевому сигналу метки М1 с поля 3 регистра 3 на элементе ИЛИ 18 происходит модификация младшего разряда адреса следующей микрокоманды.

В этой микрокоманде в младшем раз- З5 ряде адреса записан нуль и, если логическое условие равно единице, в младшем разряде исполнительного адреса также формируется единица.

При реализации микрокоманды ветвления из блока 1 памяти код номеров проверяемых логических условий задается в формате предыдущей микрокоманды из блока 1 памяти. На входы 23 мультиплексора 11 подается код логических условий. По тактовому импуль су (или ) из блока 2 памяти счи3 тывается очередная микрокоманда. В регистр 5 IIo единичному значению метки М1 очередным тактовым импульсом ь

3 (Т„) заносится код проверяемых логических условий, после .чего он поступает на управляющий вход мультиплексора 11. Сигнал с выхода мультиплексора 11 на элементе ИЛИ 19 модифицирует младший разряд адреса очередной микрокоманды, которая записывается в регистр 4 по тому же тактовому импульсу. При необходимости реализации

1 нескольких микроконмад ветвеления из блока 1 памяти, метка MZ с поля 3 блокирует через элемент И 17 триггер 13 и входы блока 2 памяти, разрешая при этом поступление адреса очередной микрокоманды с выхода поля 3„ регистра микрокоманд через коммутатор 6 на вход блока 1 памяти.

По тактовым импульсам и Г считыЬ деваются микрокоманды из блока 1 памяти до тех пор, пока метка М2 не разблокирует триггер 13, после чего устройство функционирует как описано выше.

Обнуление содержимого регистра 5 происходит в случае отсутствия метки М1 очередным тактовым импульсом.

Это происходит вследствие того, что при подаче нулевого сигнала йа .Vвход регистра блокируется подача информации на -входы и очередным импульсом в триггер регистра 5 записывается нулевой код.

Переход к выполнению очередного кода операции осуществляется после появления сигналов на одном из вы- ходов 25 или 26. По этой микрооперации элемент ИЛИ 20 разрешает прохождение кода операции через коммутатор 6. Для того, чтобы не фиксировать микрооперацию конца команды за определенным блоком памяти, при считывании последней микрокоманды микропрограммы из блока 1 памяти в поле 3 записывается единица, по которой осуществляется перетактовка работы устройства. По окончании работы с выхода 27 на R-вход триггера 12 поступает сигнал конца работы, блокирующий генератор 14.

Таким образом, в предлагаемом устройстве за счет увеличения коэффициента использования памяти микрокоманд уменьшается объем оборудования по сравнению с известным устройством.

1120326