Сигнатурный анализатор с перестраиваемой структурой

 

СИГНАТУРНЫЙ АНАЛИЗАТОР С ПЕРЕСТРАИВАЕМОЙ СТРУКТУРОЙ, содержащий сумматор по модулю два и четыре узла сдвига, каждый из которых содержит регистр сдвига, дешифратор и узел индикации, причем в каждом узле сдвига выходы регистра сдвига соединены с -входами дешифратора, выходы которого соединены с входами узла индикации , первьй вход сумматора по модулю два является информационным входом анализатора, прямой выход третьего разряда регистра сдвига второго узла, сдвига, прямые выходы первого и четвертого разрядов регистра сдйига третьего узла сдвига и прямой выход четвертого разряда регистра сдвига четвертого узла сдвига соединены соответственно с вторым, третьим, четвертым и пятым входами сумматора по модулю два, отличающийся тем, что, с целью расширения функциональных возможностей анализатора за счет обеспечения контроля блоков, не имеющих жесткой синхронизации, в каждый узел сдвига введены два коммутатора , четыре элемента И и элемент ИЛИ-НЕ, причем в каждом уэле сдвига входы первого элемента И соединены соответственно с инверсными выходами первого, второго и третьего разрядов и с прямым выходом.четвертого разряда регистра сдвига, входы второго элемента И соединены соответственно с прямым выходом, третьего и инверсным выходом четвертого разрядов регистра сдвига, входы третьего элемента И соединены соответственно с инверсным выходом первого и прямым выходом второго разрядов регистра сдвига , входы четвертого элемента И соединены соответственно с инверсным выходом третьего и прямым выходом четвер (Л того разрядов регистра сдвига, выходы второго, третьего и четвертого элементов И соединены с соответствующими входами элемента ИЛИ-НЕ, выход которого соединен с первым информационным входом первого коммутатора, выходы первого и второго коммутаторов го соединены соответственно с информационным и сдвигающим входами регистра о сдвига, управляющие входы всех комму00 таторов всех узлов объединены и являоо J ются входом режима работы анализатора , выход сумматора по модулю два соединен с вторым информационным входом первого коммутатора первого узла сдвига , первый информационный вход второго коммутатора первого узла сдвига соединен с информационным входом анализатора , а прямой выход четвертого разряда регистра сдвига и выход первого элемента И каждого узла сдвига

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

„SU„„1120334

31яп G 06 F 11/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ ; 1»

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 3636225/24-24 (22) 29.04.83 (46) 23. 10.84. Бюл. К - 39 (72) В.A. Кизуб, В.Б. Коновалов и В.А. Кутузов (53) 681.325(088.8) (56) 1. Гордан. Сигнатурный анализатор. — "Электроника", 1977, т. 50, В 5, с. 23-24.

2. Смирнов Н,И. Диагностика неисправностей в цифровой радиоаппаратуре на БИС. "Электроника", вып. 1, М., "Советское радио", 1979, с. 53-60, рис. 4 (прототип). (54)(57) СИГНАТУРНЫЙ АНАЛИЗАТОР С ПЕРЕСТРАИВАЕМОЙ СТРУКТУРОЙ, содержащий сумматор по модулю два и четйре узла сдвига, каждый из которых содержит регистр сдвига, дешифратор и узел индикации, причем в каждом узле сдвига выходы регистра сдвига соединены с .входами дешифратора, выходы которого соединены с входами узла индикации, первый вход сумматора по модулю два является информационным входом анализатора, прямой выход третьего разряда регистра сдвига второго узла. сдвига, прямые выходы первого и четвертого разрядов регистра сдвига третьего узла сдвига и прямой выход четвертого разряда регистра сдвига четвертого узла сдвига соединены соответственно с вторым, третьим, четвертым и пятым входами сумматора. по модулю два, отличающийся тем, что, с целью расширения функциональных воэможностей анализатора за счет обеспечения контроля блоков, . не имеющих жесткой синхронизации, в каждый узел сдвига введены два коммутатора, четыре элемента И и элемент

ИЛИ- НЕ, причем в каждом узле сдвига входы первого элемента И соединены соответственно с инверсными выходами первого, второго и третьего разрядов и с прямым выходом. четвертого разряда регистра сдвига, входы второго элемента И соединены соответственно с прямым выходом. третьего и инверсным выходом четвертого разрядов регистра сдвига, входы третьего элемента И соединены соответственно с инверсным выходом первого и прямым выходом второго разрядов регистра сдвига, входы четвертого элемента И соединены соответственно с инверсным выходом третьего и прямым выходом четвертого разрядов регистра сдвига, выходы второго, третьего и четвертого элементов И соединены с соответствующими входами элемента ИЛИ-НЕ, выход 1 которого соединен с первым информационным входом первого коммутатора, выходы первого и второго коммутаторов соединены соответственно с информационным и сдвигающим входами регистра сдвига, управляющие входы всех коммутаторов всех узлов объединены и являются входом режима работы анализатора, выход сумматора по модулю два соединен с вторым информационным входом первого коммутатора первого узла сдвига, первый информационный вход второго коммутатора первого узла сдвига соединен с информационным входом анализатора, а прямой выход четвертого разряда регистра сдвига и выход первого элемента И каждого n --ro узла сдвига (1.4 и,< 3) соединены соответственно с вторым информационным входом первого коммутатора и первым

1120334 информационным входом второго коммутатора (п +1) — го узла сдвига, вторые информационные входы вторых

Изобретение относится к автоматике, вы .ислительной и контрольно-измерительной технике и может быть использовано для контроля и диагностики цифровых устройств, Известен сигнатурный анализатор, содержащий регистр сдвига и сумматор по модулю два 5 1 3.

Недостатком данного анализатора является невозможность работы без сигналов синхронизации.

Наиболее близким к изобретению по технической сущности является сигнатурный анализатор, содержащий четыре функциональные ячейки по числу индикаторов сигнатуры и сумматор по модулю два, первый вход которого является измерительным входом сигнатурного анализатора, каждая функциональ-. ная ячейка содержит четырехразрядный сдвиговый регистр, выходы которого через дешифратор соединены с индикатором, сдвиговые регистры функциональных ячеек соединены последовательно в i6-разрядный сдвиговый регистр, выходы седьмого, девятого, двенадцатого и шестнадцатого разрядов которого соединены соответственно с вторым, третьим, четвертым и пятым входами сумматора по модулю два, выход которого соединен с информационным входом регистра сдвига 21.

Оцнако известный анализатор не позволяет осуществлять счет импульсов в контролируемых электрических цепях и соответственно не может быть использован для диагностирования цифрэвых устройств методом переходного счета, т.е. область применения известного анализатора ограничивается возможностью контроля цифровых схем., имеющих жесткую синхронизацию (синхронных схем) и имеющих в составе своей документации предварительно составленные карты эталонных сигнатур, Цель изобретения — расширение функциональных возможностей анализакоммутаторов всех узлов сдвига объединены и являются входом синхронизации анализатора.

2 тора за счет обеспечения контроля блоков, не имеющих жесткой синхронизации.

Поставленная цель цостигается тем, что в сигнатурном анализаторе с перестраиваемой структурой, содержащем сумматор по модулю два и четыре узла сдвига, каждый из которых содержит регистр сдвига, дешифратор и узел индикации, причем в каждом узле сдвига выходы регистра сдвига соединены с входами дешифратора, выходы которого соединены с входами узла индикации, первый вход сумматора по модулю два является информационным входом анализатора, прямой. выход третьего разряда регистра сдвига второго узла сдвига, прямые выхо— ды первого и четвертого разрядов регистра сдви"-a третьего узла сдвига и прямой выход четвертого разряда регистра сдвига четвертого узла сдвига соединены соответственно с вторым, третьим, четвертым и пятым входами сумматора по модулю два, в каждый узел сдвиге, введены два коммутатора, четыре элемента И и элемент ИЛИ-НЕ, причем в каждом узле сдвига входы первого элемента. И соединены соответственна с инверсными выходами первого, второго и третьего разрядов и с прямым выходом четвертого разряда регистра сдвига,, входы второго элемента И соединены соответственно с прямым выходом третьего и инверсным выходом четвертого разрядов регистра сдвига, вхоцы третьего элемента И соединены соответственно с инверсным вьходом первого и прямым выходом второго разрядов регистра сдвига, входы четвертого элемента И соединены соответственно с инверсным выходом третьего и прямым выходом четвертого разрядов регистра сдвига, вь ходы второго, третьего и четвертого элементов И соединены с соответствующими входами элемента ИЛИ-НЕ, выход которого соединен с первым информапион3 11203 ным входом первого коммутатора, выходы первого и второго коммутаторов соединены соответственно с информационным и сдвигающим входами регистра сдвига, управляющие входы всех коммутаторов всех узлов сдвига объ5 .единены и являются входом режима работы анализатора, выход сумматора по модулю два соединен с вторым информационным входом первого коммутатора

1О первого узла сдвига, первый информационный вход второго коммутатора первого узла сдвига соединен с информационным входом анализатора,а прямой выход четвертого разряда регистра

15 сдвига и выход первого элемента И каждого и -ro узла сдвига (1 4 л 3) соединены соответственно с вторым информационным входом первого коммутатора и первым информационным входом второго коммутатора (ь +1) -го узла

20 сдвига, вторые информационные входы вторых коммутаторов всех узлов сдвига объединены и являются входом синхронизации анализатора.

На фиг. 1 приведена функциональная схема сигнатурного анализатора с перестраиваемой структурой; на фиг. 2 — таблица истинности дешифратора; на фиг. 3 — таблица переходов регистра сдвига в режиме счетчика.

Сигнатурный анализатор с перестраиваемой структурой (фиг. 1) содержит сумматор 1 по модулю два, узлы 2 сдвига, в состав которых входят регистр .3 сдвига, дещифратор 4, узел 5 индика- 35 ции, элементы И 6-9, коммутаторы 10 и 11, элемент ИЛИ-НЕ 12, второй информационный вход 13 первого коммутатора, информационные входы 14 и 15 второго коммутатора, управляющий вход40

16 первого коммутатора, выход 17 первого элемента И 6, прямые выходы 1820 первого, третьего и четвертого разрядов регистра сдвига, информационный вход 21 анализатора, вход 22 45 синхронизации анализатора, вход 23 режима работы анализатора.

Знак Z обозначает шестнадцатиричный код, отображаемый узлом 5 индикации. 50

Первый вход сумматора по модулю два является информационным входом

21 сигнатурного анализатора, а второй, третий, четвертый и пятый входы сумматора 1 по модулю два соедине-55 ны соответственно с прямым выходом третьего разряда регистра сдвига второго узла сдвига, прямыми выхода34 4 ми первого и четвертого разрядов третьего узла сдвига и прямым выходом четвертого разряда четвертого узла сдвига. Выходы первого элемента И 6 и четвертого разряда регистра 3 сдвига первого, второго и третьего узлов 2 сдвига соединены соответственно с первым информационным входом второго коммутатора и вторым информационным входом первого коммутатора второго, третьего и четвертого узлов 2 сдвига. Вход 23 режима работы анализатора соединен с управляющими входами коммутаторов всех узлов сдвига.

Выходы регистра 3 сдвига каждого узла 2 сдвига соединены через дешифратор 4 с входами узла 5 индикации.

Инверсные выходы первого, второго и третьего разрядов регистра 3 сдвига соединены соответственно с первым, вторым и третьим входами элемента

И 6, четвертый вход которого соединен с выходом четвертого разряда регистра 3 сдвига. Регистр 3 сдвига может быть построен на последовательно соединенных D-триггерах, входы синхронизации которых объединены. Дешифратор 4 — это комбинационная схема, таблица истинности которой приведена на фиг. 3, она может быть реализована на любых логических элементах.

Б качестве узла 5 индикации может быть использован любой индикатор, позволяющий отображать шестнадцатиричный код, например семисегментный индикатор АЛЗ 12А.

Сигнатурный анализатор с перестраиваемой структурой позволяет осуществлять формирование сигнатур (сжатие) контролируемых последовательностей в соответствии с полиномом обратных связей регистра сдвига, а также производить подсчет импульсов в контролируемых цепях, отображая результат счета в десятичном коде, или же ,проверять контролируемые последовательности методом переходного счета.

Сигнатурный анализатор подключается своим информационным входом к контролируемой цепи, а входам синхронизации — к выходу импульсов синхронизации контролируемого устройства.

Сигнатурный анализатор с перестраиваемой структурой работает следующим образом.

На вход режима работы устройства подается сигнал, устанавливающий ре- жим формирования сигнатур контролирегистра 3 сдвига первого узла 2 сдвига, передаче сигналов переноса, сформированных элементов И 6 первого, второго и третьего узлов 2 сдвига, на сдвигающие входы регистров 3 сдвига второго, третьего и четвертого узлов 2 сдвига и передаче в каждом узле 2 сдвига сигнала обратной связи, сформированного элементом ИЛИНЕ 12 с его выхода через коммутатор

10 на информационный вход регистра 3 сдвига.

Организация с помощью коммутаторов 10 и 11 указанной коммутации сигналов позволяет перестроить сигнатурный анализатор таким образом, что каждый узел 2 сдвига представляет делитель на десять частоты сигнала, поступающего на первый информационный вход второго коммутатора 11.

Режим деления на десять частоты входного сигнала на четырехразрядном регистре 3 сдвига обеспечивается обратной связью, поступающей на информационный вход регистра 3 сдвига с выходов второго, третьего и четвертого элементов И 7-9 через элемент ИЛИ-НЕ

12. Совокупнос гь этих элементов еализует функцию Уо =Q Q ч Q Q ч Q O4

Ос 1 Я 3 входных переменных Q» ..., (и обеспечивает порядок переходов регистра 3 сдвига в режиме деления на десять (фиг. 3). Элемент И 6 формирует .сигнал переноса для делителей старшего порядка.

На его выходе появится сигнал логического "О" только в том случае, когда регистр сдвига устанавливается в состояние (»„= О, = О, Q = 0, 1, т.е. после йрихода на сдвигающий вход регистра 3 сдвига девяти импульсов. После прихода десятого импульса на регистр сдвига его состояние изменяется, а на выходе элемента И 6 устанавливается высокий логический уровень. Переход состояния на выходе элемента И 6 с низкого логического уровня в высокий, поступающий на сдвигающие входы регистров

3 сдвига следующих узлов 2 сдвига, и является сигналом переноса.

Таким образом, сигнатурный анализатор во втором режиме перестраивается таким образом, что его узлы

2 сдвига образуют четыре последовательно соединенных делителя на десять, т.е. сигнатурный анализатор в этом режиме может быть использован B каS

1120334 Ь руемых последовательностей или режим счета импульсов.

В первом режиме напряжение нулевого потенциала устанавливает коммутаторы 10 и 11 в состояние, соответствующее передаче информации с вторйх информационных входов на выходы.

Такое состояние коммутаторов соответствует передаче сигнала обратной связи, сформированного на выходе сумматора 1 по модулю два, через коммутатор 10 первого узла 2 сдвига на информационный вход регистра 3 сдвига, передаче информации с выходов четвертых разрядов регистров 3 сдвига первого, второго и третьего узлов

2 сдвига на информационные входы регистров 3 сдвига соответственно второго, третьего и четвертого узлов 2 сдвига через коммутаторы 10 и переда- о че сигнала синхронизации, поступающего на вход 22 сигнатурного анализатора через вторые коммутаторы 11 узлов 2 сдвига на сдвигающие входы регистров

3 сдвига. Сумматор 1 по модулю два, на входы которого поступают сигналы с третьего разряда регистра 3 сдвига второго узла 2 сдвига, с первого и четвертого разрядов регистра 3 сдвига третьего узла 2 сдвига и с четвер. того разряда регистра 3 сдвига четвер. того узла 2 сдвига, формирует сумму по модулю два этих сигналов с наложением на нее контролируемого сигнала, поступающего на информационный вход

21 сигнатурного анализатора.

Сформированная сумматором 1 по модулю,цва, сумма соответствует сумме по модулю два сигналов, взятых с седьмого, девятого, двенадцатого и шестнадцатого разряда 16-разрядногс

40 регистра сдвига, образованного последовательным соединением четырехразрядных регистров 3 сдвига узлов 2 сдвига, т.е. сигнатурный анализатор произвоцит формирование сигнатуры

45 (сжатие) контролируемой последовательности в соответствии с полиномом пбратных связей Р(х ) = х"6+ х" x + х7+

+ 1.

Во втором режиме на входы управления коммутаторов 10 и 11 узлов 12 сдвига поступает единичный сигнал, который устанавливает их в состояние, соответствующее передаче на их выходы сигналов с первых информационных входов. Такое состояние коммутаторов

10 и 11 соответствует передаче контролируемого сигнала на сдвигающий вход

1120334 честве десятичного счетчика импульсов.

Дешифратор 4 узлов 2 сдвига в обоих режимах преобразует состояние регистра 3 сдвига в цифровые сигналы семисегментного кода, обеспечивающие высвечивание цифр и букв на семисегментном цифровом индикаторе. Преобразованное на дешифраторе 4 состояние на регистре 3 сдвига отображается узлами 5 индикации в десятичном коде в режиме счета импульсов (фиг. 2), в шестнадцатиричном коде— в режиме формированчя сигнатуры (фиг. 3);

Таким образом, предлагаемый сигнатурный анализатор позволяет производить подсчет импульсов.

1120334

Составитель В. Гречнев

Редактор Н. Бобкова Техред С.Мигунова Корректор О. Билак

Эакаэ 7743/36 Тираж 698 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, R-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул, Проектная, 4