Микропрограммное устройство управления с контролем и восстановлением

 

МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ С КОНТРОЛЕМ И ВОССТАНОВЛЕНИЕМ , содержащее блок пуска-останова , два блока памяти, два регистра адреса, группу блоков элементов ИЛИ и два элемента И, причем группы информационных выходов первого и второго блоков памяти соединены соответственно с первыми и вторыми входами блоков элементов ИЛИ группы, первые группы информационных входов первого и второго регистров адреса являются первым и вторым информационными входами устройства, группы выходов первого и второго регистров адреса соединены с группами адресных входов соответственно первого и второго блоков памяти, первьй и второй выходы блока пуска-останова соединены с первыми входами соответственно первого и второго элементов И, вход пуска блока пуска-останова является управляющим входом устройства, отличающееся тем, что, с целью повьшения его устойчивости к отказам, в устройство введены регистр хранения исправной микрокоманды, два регистра состояния сегментов, элементы И, группа элементов ИЛИ, блок элементов И и один элемент ИЛИ, причем входы состояния сегментов первого и второго блоков памяти соединены с информационными входами соответственно первого и второго регистров состояния сегментов, выходы установки в О которых объединены с установочными входами регистра хранения исправной микрокоманды первого и второго регистров адреса и подключены к выходу элемента ИЛИ, подключенного также к первому входу третьего элемента И и к первому входу блока элементов И, выходы первого и второго регистров состояния сегментов соединены соответственно с первыми и вторыми входами элементов ИЛИ группы, выходы элементов ИЛИ группы подключены к входам шестого элемента И (Л выход которого подключен к вторым входам первого и второго элементов И, первый и второй выходы блока пуска-останова подключены соответственно к первым входам седьмого и восьмого элементов И, вторые входы которых подключены соответственно к выходам четвертого и пятого элеto ментов И, инверсные входы первого и второго элементов И объединены соZfd Од ответственно с третьим и четвертым входами элемента ИЛИ и подключены соответственно к выходам седьмого и восьмого элементов И,первый и второй выходы блока пуска-останова подключены соответственно к информационному и синхронизирующему входам первого и второго регистров адреса, группы выходов которых соединены с вторыми регистрами информационных входов соответственно второго и первого регистров адреса, группы выходов блоков элементов ИЛИ группы

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

09) (И) за с 0

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЭОБРЕТЕНИЙ И ОТНРЦТИЙ < --.; ..:ь;;. .ц y r, ОПИСАНИЕ ИЗОБРЕТЕНИЯ ;., " - "- 1;„,",, 7,. .

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ч члг ° "i: -:

1 (21) 3599402/24-24 (22) 03.06.83 (46) 23. 10.84. Бюл.939 (72) М.П.Ткачев, Г.Н.Тимонькин, В.С.Харченко и И.Г.Донченко (53) 68 1.325(088 ° 8) (56) 1 ° Авторское свидетельство СССР по заявке 934599 16/24, кл. С, 06 F 9/22, 1982.

2. Авторское свидетельство СССР

9646333, кл. G 06 F 9/22, 1976, (54)(57) МИКРОПРОГРАММНОЕ УСТРОЙСТВО

УПРАВЛЕНИЯ С КОНТРОЛЕМ И BOCCTAHORЛЕНИЕМ, содержащее блок пуска-останова, два блока памяти, два регистра адреса, группу блоков элементов ИЛИ и два элемента И, причем группы информационных выходов первого и второго блоков памяти соединенысоответственно с первыми и вторыми входами блоков элементов ИЛИ группы, первые группы информационных входов первого и второго регистров адреса являются первым и вторым информационными входами устройства, группы выходов первого и второго регистров адреса соединены с группами адресных входов соответственно первого и второго блоков памяти, первый и второй выходы блока пуска-останова соединены с первыми входами соответственно первого и второго элементов И, вход пуска блока пуска-останова является управляющим входом устройства, о т л ич а ю щ е е с я тем, что, с целью повышения его устойчивости к отказам, в устройство введены регистр хранения исправной микрокоманды, два регистра состояния сегментов, элементы И, группа элементов ИЛИ, блок элементов И и один элемент ИЛИ, причем входы состояния сегментов первого и второго блоков памяти соединены с информационными входами соответственно первого и второго регистров состояния сегментов, выходы установки в "0" которых объединены с установочными входами регистра хранения исправной микрокоманды первого и второго регистров адреса и подключены к выходу элемента ИЛИ, подключенного также к первому входу третьего элемента

И и к первому входу блока элементов

И, выходы первого и второго регистров состояния сегментов соединены соответственно с первыми и вторыми входами элементов ИЛИ группы, выходы элементов ИЛИ группы подключены к входам шестого элемента И; выход которого подключен к вторым входам первого и второго элементов И, первый и второй выходы блока пуска-останова подключены соответ- Я ственно к первым входам седьмого и восьмого элементов И, вторые входы которых подключены соответственно к выходам четвертого и пятого элементов И, инверсные входы первого ФФ и второго элементов И объединены соответственно с третьим и четвертым входами элемента ИЛИ и подключены соответственно к выходам седьмого и восьмого элементов И,первый и второй выходы блока пуска-останова подключены соответственно к информационному и синхронизирующему входам первого и второго регистров адреса, группы выходов которых соединены с вторыми регистрами информационных входов соответственно второго и первого регистров адреса, группы выходов блоков элементов ИЛИ группы t 120337 соединены с группой информационных входов регистра хранения исправной микрокоманды, первый выход которого соединен с вторым входом блока элементов И, группа выходов которого является группой выходов устройства, второй выход регистра хранения исправной микрокоманды подключен к второму входу третьего элемента И, выход которого подключен к входу останова блока пуска-останова, третий и четвертый выходы которого соединены с входами считывания второго и первого блоков памяти соответственно, третий выход регистра хранения исправной микрокоманды подключен к третьим группам информационных входов первого и второго регистров адреса соответственно.

Изобретение относится к вычислительной технике и может быть использовано в устройствах управления ЗВМ с г:овышенной надежностью.

Известно микропрограммное устройст- 5 во управления, содержащее два блока памяти, два регистра адреса, два коммутатора, две группы элементов

И-ИЛИ, шесть триггеров, четыре элемента И и группу элементов ИЛИ 1 ), Недостатком данного устройства является большая структурная избито:ность, требуемая для обеспечения заданного уровня устойчивости к отказам. 15

Наиболее близким к предлагаемому устройству по технической сушности и достигаемому эффекту является перестраиваемое микропрограммное устройство управления, которое со- 20 держит два блока памяти, два регист" ра адреса, два коммутатора, два триггера, два элемента И и группу блоков элементов ИЛИ, причем первый и второй входы синхронизации устройства,25 соответственно через первый и второй элементы И соединены с входами считывания соответственно первого и второго блоков памяти, группы адресных входов которых соединены с группами ЗО информационных выходов соответственно первого и второго регистра адреса, выходы поля микроопераций первого и второго блоков памяти соединены соответственно с первыми и втсрыми входами группы блоков элементов ИЛИ, выходы которых являются группой выходов устройства, выходы поля адреса первого и второго блоков памяти соединены с первыми группами 4б информационных входов соответственно второго и первого регистров адреса через первый и второй коммутаторы соответственно, выход неисправности первого и второго блоков памяти соединен с второй группой информационных входов соответственно второго и первого регистров адреса и со счетным входом соответственно первого и второго триггеров, единичные выходы которых соединены с вторыми входами соответственно второго и первого элементов И, а нулевые выходы— с управляющим входом соответственно первого и второго коммутаторов, входы синхронизации которых соединены

1 сОответственно с вторым и первым входами синхронизации устройства (2).

Недостатком известного устройства является низкая устойчивость к отказам, вызванная тем, что при отказе какой †ли микрокоманды в одном блоке памяти устройство не может продолжить выполнение микропрограммы, а должно прекратить ее реализацию и перейти к другой микропрограмме, которая записана полностью в противоположном блоке памяти и задает усеченный алгоритм выполнения операции. Неисправный блок памяти при этом отключается. Если же отказ микрокоманды произойдет и в другом блоке памяти, то этот блок также будет отключен, и устройство вообще прекратит функционирование. В то же время в устройстве может быть обеспечена возможность продолжения функционирования, причем даже не по усеченному алгоритму и без перезапуска выполнения микропрограммы. Эта воз— можность может быть реализована пу— тем использования в устройстве идентичных блоков памяти, в которых каждая микрокоманда разбита на сегмен3 11203 ты, причем каждый сегмент при выборке микрокоманды подвергается контролю на отсутствие искажений, в случае отказа одного и более сегментов микрокоманды, записанной в одном блоке па- 5 мяти, они заменяются записанной в, другом блоке памяти сегментами идентичной микрокоманды.

Пель изобретения - повышение устойчивости устройства к отказам.

Лоставленная цель достигается тем, что в микропрограммное устройство управления с контролем и восстановлением, содержащее блок пуска-останова, два блока памяти, два регистра адреса, группу блоков элементов ИЛИ и два элемента И, причем . группы информационных выходов первого и второго блоков памяти соединены соответственно с первыми и вторыми входами блоков элементов ИЛИ группы, первые группы информационных входов первого и второго регистров адреса является первыми и вторым информационными входами устройства, группы выходов первого и второго регистров адреса соединены с группами адресных входов соответственно первого и второго блоков памяти, первый и второй выходы блока пуска-останова

30 соединены с первыми входами соответственно первого и второго элементов

И, вход пуска блока пуска-останова является управляющим входом устройства, введены регистр хранения исправной микрокоманды, два регистра состояния сегментов, элементы И, группа элементов ИЛИ, блок элементов И и один элемент ИЛИ, причем входы состояния сегментов первого и второго блоков памяти соединены с информационными входами соответственно первого и второго регистров состояния сегментов, выходы установки в "О" которых объединены с установочными входами регистра хранения исправной микрокоманды первого и второго регистров адреса и подключены к выходу элемента ИЛИ, подключенного также к первому входу третьего элемента И и к первому входу блока элементов И, выходы первого и второго регистров состояния сегментов соединены соответственно с первыми и вторыми входами элементов ИЛИ группы, выходы элементов ИЛИ группы подключены к входам шестого элемента И, выход которого подключен к вторым входам первого и второго элементов

37 4

И, первый и второй выходы блока пуска-останова подключены соответственно к первым входам седьмого и восьмого элементов И, вторые входы которых подключены соответственно к выходам четвертого и пятого элементов И, инверсные входы первого и второго элементов И объединены соответственно с третьим и четвертым входами элемента ИЛИ и подключены соответственно к выходам седьмого и восьмого элементов И, первый и второй выходы блока пуска-останова подключены соответственно к информационному и синхронизирующему входам первого и второго регистров адреса, группы выходов которых соединены с вторыми регистрами информационных входов соответственно второго и первого регистров адреса, группы выходов блоков элементов ИЛИ группы соединены с группой информационных входов регистра хранения исправной микрокоманды, первый выход которого соединен с вторым входом блока элементов .И, группа выходов которого является группой выходов. устройства, второй выход регистра хранения исправной микрокоманды подключен к второму входу третьего элемента И, выход которого подключен к входу останова блока пуска-османова, третий и четвертый выходы которого соединены с входами считывания второго и первого блоков памяти соответственно, третий выход регистра хранения исправной микрокоманды подключен к третьим группам информационных входов первого и второго регистров адреса соответственно.

Сущность изобретения состоит в повьппении устойчивости к отказам и сбоям в микрокомандах за счет использования идентичных блоков памяти в которых по одинаковым адресам записаны одинаковые микрокоманды и в каждом из которых каждая микрокоманда разделена на К сегментов, причем каждый сегмент подвергается контролю. Кроме того, за счет обеспечения на этой основе восстановления работоспособности устройства при наличии искажений в какой-либо микрокоманде одного блока памяти и отсутствии искажений в аналогичной микрокоманде другого блока памяти путем реконфигурации устройства и считывания этой иикрокоманды из другого блока памяти, при наличии

1120337

20 искаженных сегментов в какой-либо микрокоманде одного блока памяти и отсутствии искажений в идентичных сегментах аналогичной микроксманды другого блока памяти, но 5 при наличии искажений в других ее сегментах путем замещения искажен ных сегментов первой микрокоманды соответствующими неискаженными сегментами другой микрокоманды и при 10 наличии искажений в идентичных сегментах аналогичных микрокоманд разных блоков памяти путем многократногс- поочередного повторного считывания этих микрокоманд из разных бло- 15 ков памяти вплоть до устранения причины этого искажения, если ею является сбой. Это позволяет существенно расширить множество неисправностей, при которых устройство сохраняет работоспособность. При этом не требуется осуществлять перезапуск микропрограммы и использовать усеченный алгоритм выполнения операции, который обеспечивает менее точные резуль- Л таты операции.

Введение следующих элементов и обусловленных ими связей предназначено: регистра формирования микрокоманды — для формирования микрокоманд путем замещения искаженных сегментов и хранения сформированных микрокоманд до выдачи их на выход устройства; первого (второго) регистра состояния сегментов — для хранения информации о состоянии сегментов; третьего элемента И вЂ” для управления передачей сигнала метки конца микропрограммы; четвертого (пятого) элемента И -для управления прохождением тактовых иммульсов через первый (вто рой) элемент И; блока элементов И— для управления выдачей операционной части микрокоманды на группу выходов ус.;ройства; группы элемента ИЛИ для формирования сигналов в состоянии одноименных сегментов аналогичных микрокоманд, записанных в первом и втором блоках памяти, шестого элемента И вЂ” для формирования сигнала: при отсутствии искажений в идентичных сегментах аналогичных микрокома.нд, седьмого (восьмого) элемента

И вЂ” для управления подачей тактовых импульсов с первого (второго) вы55 хода схемы пуска-останова на первый (второй) вход элемента ИЛИ; элемента

ИЛИ. — для формирования сигнала, управляющего выдачей микрокоманд на выход устройства, сброса третьего и четвертого регистров в нуль, а также управления приемая информации в регистры адреса.

Введение перечисленных элементов и связей позволяет осуществлять реконфигурацию устройства для считывания неискаженных сегментов из противоположного блока памяти, что позволяет предотвратить выдачу ошибочных микрокоманд на выход устройства и осуществлять выполнение микропрограммы по полному алгоритму. За счет этого повышается устойчивость устройства к отказам и сбоям микрокоманд.

Отличие предлагаемого технического решения от известных состоит в следующем: по решаемой задаче— в повышении устойчивости к отказам и сбоям ми рокоманд, по пути решения поставленной задачи — в осуществлении восстановления искаженных микрокоманд путем замещения их искаженных сегментов идентичными сегментами аналогичной микрокоманды, записанной в противоположном блоке памяти по используемым средствам для решения поставленной задачи — в использовании дополнительных трех регистров, группы элементов ИЛИ, блока элементов И, шести элементов И и одного элемента ИЛИ и обусловленных ими связей.

На фиг. I представлена функциональная схема предлагаемого устройства; на фиг.2 — функциональная схема первого (второго) блока памяти; на фиг.3 — функциональная схема пуска-останова устройства; на фиг.4 временная диаграмма сигналов на выходах схемы пуска-останова, на фиг.5временная диаграмма записи нового адреса в первый (второй) регистр адреса (по третьей группе информационных входов регистра); на фиг.б временная диаграмма перезаписи старого адреса из первого (второго) регистра во второй (первый) регистр; на фиг.7 — формат микрокоманд, на фиг.8 — функциональная схема ячейки регистра адреса.

Устройство (фиг.l) содержит регистр 1 адреса, блок ? памяти, регистр 3 состояния сегментов, четвертьп элемент И 4, элемент И 5, блок 6 пуска-останова, группу блоков элементов ИЛИ 7, регистр 8 хранения исправной микрокоманды, элемент И 9, 1120337 8 блок элементов И 10, группу элементов ИЛИ 11, элемент И 12, элементы

И 13 и 14, элемент ИЛИ 15, регистр

16 адреса, блок 17 памяти, регистр

18 состояния сегментов, элемент И 19 и элемент И 20.

На фиг,1 также обозначены: группа информационных входов 2f регистра адреса, группа выходов 22 регистра адреса1 группа выходов 23 состояния !О сегментов микрокоманды блока памяти, 1 -К-я группы информационных выходов

24> - 24 блока памяти, выход 25 элемента И, выход 26 элемента И, пусковой вход 27 блока пуска-останова, !5 являющийся управляющим входом устройства, выходы 28-31, схемы пускаостанова, группа выходов 32 адресной части микрокоманды регистра формирования микрокоманды, выход 33 20 метки конца микропрограммы в этом регистре, группа выходов 34 устройства, выход 35 элемента И, выходы 36 и 37 элементов И соответственно, выход

38 элемента ИЛИ, группа информацион- 25 ных входов 39 регистра адреса, группа выходов 40 регистра, 1-К-я группы информационных выходов 41 — 41 бло1 1с ка памяти, группа выходов 42 состояния сегментов микрокоманды блока па- щ0 мяти, выход 43 элемента И, выход 44 элемента И, остановочный вход 45, блока пуска-останова.

Символом 5 (фиг.1) обозначена разрядность одного сегмента микрокоманды, через К вЂ” количество сегментов в ее формате, через f: — разрядность операционной части микрокоманды.

Блок 2(17) памяти содержит элемент 45 задержки, запоминающее устройство 46, группу узлов 471- 47,„ контроля четности (сумматор по модулю два), группу элементов И 48 — 48> и группу блоков элементов И 49„- 49<. 45

На фиг.2 обозначены выходы 50„- 50„ разрядов контроля на четность информации в первом - К-ом сегментах микрокоманды, считываемой из запоминающего устройства 46, группы информационных 50 выходов 51 — 51 запоминающего уст1 ройства 46.

Блок пуска-останова 6 (фиг.3) содержит триггер 52 и управляемый четырехтактный генератор 53 прямоуголь- 55 ный импульсов.

Обозначения осей ординат соответствуют номерам выходов блока пуска-останова (фиг.4), номерам связей (фиг.5 и 6) введенным на фиг. f. Символом 7 обозначено время срабатыва9 ния элемента И 13 (14) и элемента

ИЛИ !5, символом „ — время срабатывания регистра адреса A; „, А ., А „„ (адрес соответственно (i-1), 1 и (i +!) и микрокоманды, реализуемой устройством).

Ячейка регистра 1(16) адреса (фиг.8) содержит элементы И 54-58, элементы ИЛИ 59 и 60,, синхронный универсальный двухступенчатый ЭК!25" триггер 6 1 и инвертор 62.

Регистр 1(16) адреса предназначен для хранения адреса микрокоманды, считываемой из блока 2(17) памяти. Запись информации в регистр может производиться через внешний вход 21(39), цепь синхронизации для которого не показана, а также через информационные выходы 32 или 40(22).

Прием информации по входу 32 происходит по положительному перепаду сигнала на синхровходе С 1 при наличии единичного разрешающего сигнала на разрешающем входе F.,1. Прием информации по входу 40(22).происходит по отрицательному перепаду сиг.нала на синхровходе С2 при нулевом сигнале на запрещающем входе F2.

Схема одного разряда (ячейки) регистра изображена на фиг.8. Процесс записи информации в регистр поясняется диаграммами (фиг.5 и 6).

Блок 2(17) памяти предназначен для хранения микрокоманд и выдачи их на группы информационных выходов при поступлении сигнала считывания на вход 30(29). Микрокоманда разбита на К вЂ сегмент (фиг.7). Каждый сегмент имеет разрядность, равную 9, причем каждый сегмент еще дополни-, тельно содержит разряд контроля на четность информации. При считывании микрокоманды каждый сегмент проверяется на четность (по модулю 2) и в случае отсутствия искажений на соответствующем выходе состояния сегментов микрокоманды группы выходов 23(42) появляются единичные импульсные сигналы, соответствующие сегментам без искажений, если единичные импульсы не появляются, то это говорит о том, что данный сегмент считан с искажениями, его выдача на соответствующую группу информационных выходов запрещается (сигналы остаются нулевы9 11203 ми)., а неискаженные сегменты появляются на соответствующей группе выходов 24(41) .

Регистр 3(18) предназначен для хранения информации о состоянии сегментов,. Исходное состояние ре— гис гра перед записью информации в него нулевое. Запись информации в него осуществляется при кратковременном появлении информационных сигналов на группе входов 23(42).

Установка регистра в исходное состояние происходит по заднему фронту импульса на его R -входе 38.

Элемент И 4(19) предназначен для управления прохождением тактовых импульсов через элемент И 5(20) .

Элемент 5(20) предназначен для управления подачей тактовых импульсов с выхода 31(28) блока пуска-останова на вход элемента ИЛИ 15.

Блок б пуска-останова (фиг.3) предназначен для осуществления четырехтактной синхронизации устройства управления. Сигналы на его входах формируют с момента подачи пускового импульса на пусковой вход 27, Группа блоков элементов ИЛИ 7„- 7„ предназначена для подачи сегментов микрокоманд на информационные входы

30 регистра 8. Регистр 8 предназначен для формирования микрокоманд путем замещения искаженных сегментов и хранения сформированных микрокоманд до их выдачи на выход устройства.

Исходное состояние регистра перед записью информации в него нулевое.

Запись информации в регистр происходит при кратковременном появлении информационных сигналов на его информационных входах. Установка регистра в исходное нулевое состояние происходит по заднему фронту сигнала на его р --входе 38.

Элемент И 9 предназначен для управления передачей сигнала конца микропрограммы. Блок элементов И 10 предназначен для управления выдачей операционной части микрокоманды на выход 34 устройства. Группа элементов ИЛИ 11 — 11

1 k предназначена для формирования сигналов о состоянии идентичных сегментов аналогичных микрокояанд, записанных в блоках 2 и 17 памяти.

Эпемент И 12 предназначен для

55 формирования сигнала об отсутствии искажений в идентичных сегментах аналогичных микрокоманд. Элемент И 13(14) 37 10 предназначен для управления подачей тактовых импульсов с выхода 28(31) олока пуска-останова на вход 39(40) элемента ИЛИ 15.

Элемент ИЛИ 15 предназначен для формирования сигнала, управляющего выдачей микрокоманд на выход 34 устройства, сбросом регистров 3 и 18 в нуль и управления приемом информации в регистры адреса, Устройство управления может работать в нормальном режиме работы, в режиме наличия искаженной микрокоманды в одном блоке памяти и в режиме искажения аналогичных микрокоманд в обоих блоках памяти.

В исходном состоянии в регистре

16(1) записан адрес начальной микрокоманды, подлежащей реализации.

На группах выходов 23 и 42 блоков

2 и 17 памяти сигналы соответствуют логическому "0". Регистры 3 и 18 находятся в нулевом состоянии. Цепи установки исходных состояний регистров 3,8 и 18 не показаны.

Б нормальном режиме работы по сигналу "Пуск" на входе 27 схема пускаостанова начинает вырабатывать четырехфазные серии импульсов, состоящих из четырех тактовых импульсов. сдвинутых во времени (фиг.4). Первый тактовый импульс первой (третьей) фазы поступает с выхода 29(30) блока

6 пуска-останова на вход 29(30) считывания блока 17(2) памяти, вследствие чего происходит считывание микрокоманды по адресу, поступающему на вход 40(22) блока 16(1) памяти.

Если микрокоманда считана без искажений, то на выходах 42(23) блока

17(2) памяти появляются импульсные сигналы логической " 1" вследствие ! чего во всех разрядах регистра записываются. единицы, которые отпирают элемент, И 19(4), сигнал логической "i" с выхода которого готовит к отпиранию элемент И 20(5). Одновременно на группы информационных выходов 41, - 41„(24„- 24 ) блока

17(2) памяти подается содержимое сегментов считанной микрокоманды.

Эти сегменты через группу К-разряднь1х блоков элементов ИЛИ 7:„ — 71, (где

К вЂ” число сегментов в микрокоманде) записываются на регистр 8. Затем на выходе 28(31) схемы пуска-останова формируется следующий тактовый импульс. Через открытйй элемент.

И 20(5) и элемент ИЛИ 15 он посту30

Если при считывании микрокоманды. например, из блока 17(2) памяти обнаружено искажение,то те ее сегменты, в которых обнаружена ошибка, на соответствующие группы информационных выходов 41(24) не высылаются, а на соответствующих этим сегментам выходах 42(23) импульсныи сигнал ло11 11203 пает на вход 38 блока элементов И 10 и разрешает выдачу операционной части неискаженной микрокоманды на вход 34 устройства. Адресная часть следующей микрокоманды с выхода 32 регистра 8 при этом записывается в регистр 1(16) .

Запись происходит следующим образом (фиг.5).

Тактовый импульс второй (четвер в tp той) фазы с выхода 28 схемы пускаостанова 6 поступает на разрешающий

Е1-вход 38(21) регистра 1(16), разрешая прием информации в регистр по входу 32. Этот же импульс, проходя через элементы И 20(5) и элемент

ИЛИ 15, поступает на синхронизирующий С1-вход 38 этого регистра и по переднему фронту (положительному перепаду) этого импульса происхо- 2О дит запись адреса следующей микрокоманды в регистр. Задним фронтом этого же импульса происходит установка регистров 3 и 18 в исходное состояние. Далее в нормальном ре- 2S жиме работы считывание очередной микрокоманды из блока 2(17) памяти и запись следующего адреса в регистр

16(1) происходит при поступлении тактовых импульсов третьей и четвертой (первой и второй) фазы на выходы 30(29) и 3 1(28) схемы пускаостанова аналогично описанному. При появлении сигнала логической "1" на выходе 33 регистра 8, который сви35 детельствует об окончании реализуемой микропрограммы. этот сигнал отпирает элемент И 9, и сигналом, поступающим с выхода элемента ИЛИ 15 на вход 38 этого элемента, происходит остановка выдачи тактовых импульсов на выходы схемы пуска-останова 6., Устройство прекращает работу.

При выявлении искажений в микрокоманде, которая считывается из любого 4> блока памяти, происходит переход к второму режиму работы устройства— к режиму наличия искаженной микрокоманды в одном из блоков памяти.

Это происходит следующим образом.

Г 7 t2 гической "1" не выдается. Эта информация о состоянии сегментов записывается в регистре 18(3). Пулевые разряды, соответствующие искаженным сегментам, с выхода регистра 18(3) запирают элемент И 19(4), вследствие чего остается заперт элемент И 20(5).

Исправные же сегменты с выходов 4 1(24) записываются в регистре 8. Затем на выходе 28(3 1) схемы пуска-останова появляется тактовый импульс второй (четвертой) фазы, по приходу этого импульса происходит перестройка устройства для считывания с логической микрокоманды из другого блока памяти. Для этого адрес этой микрокоманды из регистра 16(i) переписывается в регистр 1(16). Это происходит следующим образом.

Так как элементы И 5, 13, 14 и 12 заперты, то на выходе 38 элемента, ИЛИ 15 сигнал остается равным логическому "0", вследствие чего запрещается запись информации в регистр

1(16) по входу 32 и разрешается запись по входу 40(22) . Тогда по заднему фронту тактового импульса второй (четвертой) фазы, поступающего на синхронизирующий С2-вход

28 регистра 1(16), происходит запись адреса искаженной микрокоманды с выхода 40(22) регистра 16(1) на регистр 1(16) . Далее по приходу тактового импульса третьей (первой) фазы на вход 30(39) происхопит считывание микрокоманды из блока 2 (17) памяти по адресу, установленному на его входе 22(40). Если при считывании все сегменты микрокоманды окажутся неискаженными, то эти сегменты поступают на группы информационных выходов 24(41) блока

2(17) памяти и группу блоков элементов ИЛИ 7 — 7 и записываются в ре1 1с гистр 8. При этом на выходах 23 (42) блока 2(17) памяти формируются импульсные сигналы логической "1" ! которые записываются в регистр 3(18). и тем самым отпирают элемент И 4(19), подготавливая к отпиранию элемент

И 5(20). Затем на выходе 31(28) формируется тактовый импульс четвертой (второй) фазы. Проходя через открытый элеме нт И 5 (20) и элемент

ИЛИ 15, он разрешает выдачу операционной части микрокоманды с группы информационных выходов регистра

8 через блок элементов И 10 на вы 14 ертой (второй) фазы на выходе 31(28) хемы пуска-останова 6 этот импульс, роходя через элементы И 14(13) и лемент ИЛИ 15, поступает на вход

8 блока элементов И 10, и операционая часть микрокоманды поступает на

ыход 34 устройства. Адресная часть ледующей микрокоманды йри этом заисывается с выхода 32 регистра 8 в егистр 16(1). Это происходит аналоично тому, как происходила запись дресной части во втором режиме раоты. Задним фронтом импульса, посупающим с выхода 38 элемента ИЛИ 15, роисходит сброс регистров 7 и 18, осле чего схема оказывается возвраенной в нормальный режим работы.

Если же в третьем режиме искажения озникают в одноименных сегментах налогичных микрокоманд, то сигналы кроопераций на выход 34 устройста не выдаются из-за того, что блок лементов И 10 заперт. вследствие ого, что элементы И 5, 12, 20, 13

14 окажутся запертыми, а на выоде 38 элемента ИЛИ 15 сигнал,соотетствующий логическому "О", Однако стройство продолжает свою работу. рес искаженной микрокоманды попееменно передается из одного региста адреса в другой и обратно, и считыание ее продолжается до правильного е считывания или до прекращения поачи тактовых импульсов схемой пуска станова на выходы 28-31. В том слуае, если причиной искажения одноменных сегментов был сбой при считыании микрокоманды, зто позволяет осле нескольких циклов повторного читывания продолжить выполнение кропрограммы.

Технико-экономические преимущеста предлагаемого устройства по отноению к известному, и базовому обьеку — устройству управления процессора

ЗА системы ЕСС фирмы "Белл Систем" ожно оценить величиной d"Я, покаывающей на сколько процентов сокраается вероятность отказа устройства о сравнению с известным: сдам = 1 100(), о де (о в вероятность отказа известного устройства;

Й вЂ” вероятность отказа предла J гаемого устройства.

l.3 1120337 ход 34 устройства. Адресная часть в с выхода 32 регистра 8 записывается с в регистр 16(1). Это происходит под п действием этого же тактового импуль- э са (фиг.5) . Сначала он поступает 3 на разрешающий Е1=вход 3 1(28) рен гистра 16(1), а затем через злеменв ты И 5(20) и элемент ИЛИ 15 на синс хронизирующий С1-вход регистра (16) 1, п за счет чего по переднему фронту 1и р (положительному периоду) произвог дится запись адреса микрокоманды а в регистр. По заднему фронту этого б импульса производится сброс регист- т ров 3(18), вследствие чего устройст- 15 п во переходит в нормальный режим ра- п боты. щ

Если же при повторном считывании аналогичной микрокоманды из блока в

2(17) памяти в ней также обнаруже- gp a ны искажения, то устройство пере- ми ходит в третий режим работы. Это в происходит следующим образом. э

На выходах 23 (42) так же, как т это было при переходе во второй ре- 2 и жим работы появляются сигналы, ха- х рактеризующиеся состояние сегментов в в аналогичной микрокоманде. Эти сиг- у

:налы записываются в регистр 3(18), . Ад

Так как. при этом хотя бы один раз- 3O р ряд регистра (именно тот, который р соответствует искаженному сегменту) в нулевой, элемент И 4(19) заперт, P запирая и элемент И 5(20) ° Вследст- д вие .этого элемент И 13(14) подготов- о

35 лен к отпиранию. Неискаженные сегмен- ч ты с группы информационных выходов и

24(4 1) блока 2(17) памяти через в ,группу блоков элементов ИЛИ 7 - 7 п запишутся в регистре 8. Еслй среди 4О с искаженных сегментов аналогичных ми микрокоманд, считанных из блоков

17 и 2(2 и 17) памяти не окажется в двух одинаковых, т. е. одноименных, Ш то при этом в регистре 8 сформирует- т

45 ся полный набор неискаженных сегментов микрокоманды. Так как при этом м хотя бы на одном из входов каждого э элемента из группы элементов ИЛИ щ

11п- 11:„имеется сигнал логической п

ll

1, а значит на каждом выходе

50 группы элементов ИЛИ 11.,— 11 имеет ся сигнал логической ."1, благодаря чему элемент И 1? открыт. Тем самым г э1темент И 14(13) подготовлен к отпиранию еще по одному входу. При появлении тактового импульса чет112033 7

1120337

24 Р/4Ч)

24-1 М

Р(17) 112033 7

И (r)

22

Риг. Ю

Pmpwer wo mpenx на аыжослъ

i- лаююсмй сеь юлаУ Фоф сюд eucmu Ж х-zoxveecm8o амгтжля / Ь АтР гФ

1120337

Составитель П Волока

Редактор Н. Бобкова Техред Л.Коцюбняк г

Корректор Е. Сирохмаи

Заказ 7744/37 Тираж 698

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/

4/5

Подписное

Ъ

Фклнал ППП "Патент", r. Ужгород, ул. Проектная, 4