Дифференцирующее устройство

 

ДИФФЕРЕНЦИРУЮЩЕЕ УСТРОЙСТрО, содержащее первый и второй запоминающие элементы, выполненные каждый на операционном усилителе, между инвертирующим входом и выходом которо-. го включены интегрирующий конденсатор и цепь из последовательно соединенных первого масштабирующего резистора и первого ключа, а с общим выводом первого ключа -и первого -масгитабирующего резистора соединен первый вывод второго масштабирукяцего резистора , вторые выводы вторых масштабирующих резисторов обоих запоминающих элементов соединены с входом устройства , первый блок вычитания, соответствующие входы которого соединены с выходами операционньк усилителей запоминающих элементов, выход первого блока вычитания через второй ключ соединен с первым инвертирующим входом выходного сумматора-вычитателя, а через третий ключ - с его первым неинвертирующим входом, генератор тактовых импульсов, выход которого соединен с входами первого и второго формирователей импульсов, первые выходы которых соединены с управлякящгми входом первого ключа соответствующего запоминаюп;его элемента, а вторые выходы - с управляющими входами соответственно второго и третьего ключей, отличающеес я тем, что, с целью повышения точности .за счет устранения влияния неидентичности характеристик и дрейфа нуля операционных усилителей, оно содержит интегратор, второй блок вычитания , четвертый и пятый ключи, при этом вход вычитаемого первого блока вычитания соединен с входом уменьщаеi мого второго блока вычитания, вход меньшаемого первого блока вычита (Л ния - с входом вычитаемого второго блока вычитания, выходы первого и второго блоков вычитания coeдIiнeны соответственно с неинвертирующим и инвертирующим входами интегратора, выход которого соединен с неинвертирующим входом операционного усилителя ГчЭ первого запоминающего элемента, неинвертирующий вход операционного усио со лителя второго запоминающего элемента соединен с шиной нулевого потенциала , выход второго блока вычитания через четвертый ключ соединен с вторым неинвертирукщим входом выходного сумматора - вычитателя, а через пятый ключ - с его вторым ин вертирующим входом, управляющий вход второго ключа соединен с управляющим входом четвертого ключа, а управляющий .вход третьего кл1сгча - с управляющим входом-пятого ключа.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

С 06 С 7/18

ОПИСАНИЕ ИЗОБРЕТЕНИЯ с

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3575437/24-24 (22) 10.01.83 (46) 23.10.84. Бюл. № 39 (72) А.В.Бирюков (53) 681.3(088.8) (56) 1. Авторское свидетельство СССР № 851419, кл. G 06 G 7/18, 1979.

2. Автоматика, телемеханика и вычислительная техника. Реферативный журнал ВИНИТИ, 1978, т. 2, реферат № 2А123П (прототип) . (54) (57) ДИФФЕРЕНЦИРУКХЦЕЕ УСТРОЙСТВО, содержащее первый и второй запоминающие элементы, выполненные каждый на операционном усилителе, между инвертирующим входом и выходом которо-: го включены интегрирующий конденсатор и цепь из последовательно соединенных первого масштабирующего резис тора и первого ключа, а с общим выводом первого ключа .и первого масштабирующего резистора соединен первый вывод второго масштабирующего резистора, вторые выводы вторых масштабирующих резисторов обоих запоминающих элементов соединены с входом устройства, первый блок вычитания, соответствующие входы которого соединены с выходами операционных усилителей запоминающих элементов, выход первого блока вычитания через второй ключ соединен с первым инвертирующим входом выходного сумматора-вычитателя, а через третий ключ — с его первым неинвертирующим входом, генератор тактовых импульсов, выход которого соединен с входами первого и второго формирователей импульсов, первые выходы которых соединены с уйравляющими входом первого ключа соответствующего запоминающего элемента, а вторые выходы — с управляющими входами соответственно второго и третьего ключей, о т л и ч а ю щ е е с я тем, что, с целью повышения точности. за счет устранения влияния неидентичности характеристик и дрейфа нуля операционных усилителей, оно содержит интегратор, второй блок вычитания, четвертый и пятый ключи, при этом вход вычитаемого первого блока вычитания соединен с входом уменьшаеO мого второго блока вычитания, вход Щ

1уменьшаемого первого блока вычитания — с входом вычитаемого второго блока вычитания, выходы первого и (" второго блоков вычитания соединены соответственно с неинвертирующим и инвертирующим входами интегратора, выход которого соединен с неинвертирую- вам щим входом операционного усилителя рф, первого запоминающего элемента, не- р инвертирующий вход операционного усилителя второго запоминающего элемента соединен с шиной нулевого потенциала, выход второго блока вычитания через четвертый ключ соединен с вторым неинвертирующим входом выходного сумматора — вычитателя, а через пятый ключ — с его вторым инвертирующим входом, управляющий вход ф второго ключа соединен с управляющим входом четвертого ключа, а управляющий.вход тр.етьег.о ключа — с управляющим входом. пятого ключа. ((20361

Изобретение относится к аналогcBoH вычислительной технике и может быть

ИСПОЛЬЗОВ(1НО ДЛЯ ПОЛУЧЕНИЛ ПРОИЗБОД ((ой от а((алогового сигналя, задан(е?(о: о в непрерывной, ступенчатой или я""Г (Гч(туд(10 ? (Од)гл1(p ОBа E(Hой форме

Известно устройс во, работа котсрого ocnoBa(?a ня. Взятии разности входных значе(п1и н тактовые моменты вреиен((, содержащее два запоминаю0 цих элемента, зыполненных на операционномм усиле(теле с интегрирующим конденсатором и ключом, выходы запоми наlоп(их эл е? (Рнт QB TIOE1((JIE(F((3 ны к Олок >т

Вь -IHTaínÿ 13ыхОд котОрОГО соединен с фазовым детектором, на выходе котс-. рогс выделяется постоянное папряже-1.("3) пропорциональное производной.

Зяпо(п(нанпп(е элементы поочередно уп()авля(атся от генератора так-. QBBD

1(ЬЕПУЛЬСОВ (1J .

Недостатком устройства явняется наличие пульсаций E(a BBг(оде >Is за дрейфа нуля и неидентичности характеристик операционных усилителей.

Паиболсе близким к изобретению пс технической сущности является дифференциру(ощее устройство, содержащее (i (я 3 апоми(! а(ащих элем2 нта Входы которых подключены к входу устройст- 30 вя, я выходы — к входам блока выпита((3(я, вь(ход которого через ключи соединен с нходами выходного сумматора., генератор тактовых иьп(ульсон, с выходом которого связаны двя формирователя импульсов, выходы которых соединены с управляюцими входами ключей и запоминающих элементов f2), Недостаток известного устройстна зякл(очается н наличии пульсаций вы- щ ходного напряжения из--за дрейфа нуля и неидентичности характеристик

oIIepaIEI(o(n(E усилителей и других активных элементов схемы.

Цель изобретения — повышение точ- (5 ((ости за счет устранения влияния не-идентичности характеристик и дрейфа

1 уля операпиопн(пх усилителей.

Цель дост((гается тем, что дифференциру(ощее устройство, соцержащее пер- 0 гый и второй запоминающие элементы., BEI(Io1IíåHE(ûe каждый на операционном усилителе, между инвертиру(ащим I3zo дом и выходом которого вкпючены пнтегриру(оп(ий конденсатор и цепь из пс-55 следовательно соединенных первого масштабирующего резистора и перво1 го ключа, а с. общим выводом первого ключа и первогб масп?табиру(ощего резистора соединен первый гывод втоэ ОГО ?И с п(таоиру(о(цег О Р е зи(. торя, BT o рые выводы Вторьг мас«!Taбируюцп(х резисторов обоих зяпоьпп(ающих элементов соединены с входом устройства, первый блок вычитания соответствующие входы которого соединены с выходами операционных усилителей запоьп(наюших элементов, выход первого блока вычитания через второй ключ соединен с первым инвертирующим вхо— дом выходного сумматора-вычитателя, а через третий ключ — с его первым неинвертирующим входом, генератор тактоных имг(ульсов, выход которого соединен с входами первого и второГО фОpь1иpОнят(Елей имп".льсое3 пеDные выходы которых соединены с управляюп„.(?? l входом первого клю (а соответст— вуощего запомина(ощего элемента, а вторые выходы — с упра Вля:спп3ми вх одами соответственно второго и третьего кл(ачей, содержит также интегратор., второй блок Вычитания, четверГЫИ И ЕЯТЬП1 КЛ ОЧИ > 1()И ЭТОМ ВХОД ВЫ (итя емого первого блока вычитания соединен с входом уменьшаемого 13торого блока вычитания, вхоц уменьmaeмого первого блока вь(ч итания — с входом нычитаемого второго блока ны(итяния, вьеходы первого и второго блоков вь(читания соединены соответстВенно с неинвертируюппим и инвертирующим входами интегратора, выход которого соединен с неиннертирующим входом операционного усилителя первого запоминающего элемента, неинвер-.ирующий вход операционного усилителя второго зяпо(п(1 ающего элемента соединен с ши и О и н ул е В о 1- О II o T (a н a л а В ых О д второго блока вычитания через четвертый ключ соединен с вторым неинвертирующим е(ходо?л выходного сумматоравычитателя, я через пятый ключ — с его вторым инвертиру(ощим входом, управляющий вход второго кл(оча соединен с управляющим входом четвертого ключа, а упранляиций вход третьего клю-(а — с управляющим входом пятого ключа

Иа чертеже представлена схема г редлагаемого устройства.

Устройство содержит генератор 1 тактовых импульсов, формирователи

2 и 3 импульсов, запоминающие элементы (1 и 5, выходной сумматор-Вычита— телт. б, блоки 7 и 8 вычитания, инте112036 1 гратор 9, операционные усилители 1015, ключи 16-21, масштабирующие резисторы 22-4 1, интегрирующие конденсаторы 42-45.

Устройство работает следующим образом.

Генератор 1 тактовых импульсов вырабатывает управляющее напряжение тактовой частоты, которое поступает на входы двух формирователей 2 и 3 10 импульсов, каждый из которых осуществляет преобразование последовательности тактовых импульсов в две последовательности управляющих импульсов, поступающих на управляющие входы!5 соответствующих ключей. С первых выходов формирователей на управляющие входы ключей 16 и 17 поступают импульсы малой длительности для обновления запоминаемого входного на- 20 пряжения. Эти импульсы сдвинуты во времени один относительно другого на половину интервала, с вторых выходов формирователей 2 и 3 импульсов на управляющие входы ключей 18, 20 и 25

19, 21 поступают импульсы, передние фронты которых совпадают во времени с передними фронтами импульсов,. идущих с первых выходов, а длительность равна половине периода следования. щ

В результате ключи 18 и 19, а также

20 и 21 поочередно открыты. На выходах блоков 7 и 8 вычитания формируются при этом два противофазных переменных напряжения прямоугольной формы с амплитудой, пропорциональной величине производной входного сигнала. На выходе выходного сумматоравычитателя 6, образуется постоянное напряжение, знак и величина которого соответствуют производной входного сигнала.

При разомкнутом контуре, содержа-. щем интегратор, и наличии дрейфа нуля операционных усилителей на выходе появляется пульсация, амплитуда которой пропорциональна величине дрейфа.

При замкнутом контуре интегратора выходное напряжение блоков 7 и 8 вычитания, поступающее на дифференциальный вход интегратора, после интегрирования и подачи на вход операционного усилителя 10, вызывает ком" пенсацию дрейфа нуля усилителей и устраняет пульсацию выходного напряжения .

Таким образом, в предложенном устройстве уменьшены пульсации, вызван ные дрейфом нуля и неточностью балансировки операционных усилителей.

1120361

Составитель Г.Осипов

Редактор О.Юрковецкая Техред Т.Маточка Корректор В.Гирняк

Заказ 7745/38 Тираж б98 Подписное

BHHHIIH Государственного комитета СССР по делам изобретений и открьггий

113035, Москва, Н(-35, Раушская наб ., д . 4/5

Филиал ППП"Патент", г. Ужгород, ул . Проектная, 4