Параллельный сумматор с контролем по четности

 

ПАРАЛЛЕЛЬНЫЙ СУММАТОР С КОНТРОЛЕМ ПО ЧЕТНОСТИ, содержащий блок формирования функций генерации . и передачи переноса, входы которого являются входами слагаемых сумматора, блок формирования параллельных переносов , блок младших разрядных сумматоров , выходы которого являются выходами суммы младших разрядов суммато- . ра, блок формирования старшего разряда суммы, выход которого является выходом суммы старшего разряда сумматора , блок формирования четности результата , блок предсказания четности результата, первый и второй блоки сравнения, выходы которых являются соответственно выходами Сбой 1 и Сбой 2 сумматора, причем первый вход первого блока сравнения подключен к выходу блока предсказания четности результата, первый вход второго блока сравнения подключен к выходу блока формирования четности результата , вторые входы первого и второго блоков сра-внения объединены между собой, первые и вторые входы блока младших разрядных сумматоров и блока формирования четности результата соответственно объединены и подключены соответственно, к первому и второму выходам блока формирования параллельных переносов, третий вход блока формирования четности результата и первый вход блока формирования старшего разряда суммы объединены и подключены к третьему выходу блока формирования параллельных переносов, четвертый выход которого подключен к второму входу блока формирования старшего разряда суммы, вход входного переноса блока формирования четности результата объединен с входом входного переноса блока формирования параллельных переносов и входом входного переноса блока предсказания четности результата и является входом входного переноса сумматора, а вхо (Л ды четности слагаемых блока формирования четности результата являются входами четности слагаемых сумматора, отличающий с я тем, что, с целью повьш1ения быстродействия, сумматор содержит блок формирования инверсных функций генерации и передачи переноса, входы которого подключены соответственно к входам блока формирования функций генерации и передачи переноса, выходы которого подключены к соответствующим входам блока формирования параллельных переносов, первьш , второй и третий входы функций генерации переноса блока млапших раз рядных сумматсэров и блока предсказания четности результата соответственно объединены и подключены к соответствующим выходам блока формирования функций генерации и передачи переноса, первый, второй и третий входы инверсных функций генерации переноса блока младших разрядных сумматоров и блока

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТЮЕСИИХ

РЕСПУБЛИН

09) (И) зж) G 06 F 11/10

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

OllHCAHHE ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ (21) 3401649/18-24 (22) 22,02.82 (46) 30.10.84. Бюл. к- 40 (72) А.В.Яковлев (53) 681. 3 (088. 8) (56) 1. Авторское свидетельство СССР

В 643871, кл. С 06 F 7/50, 1976.

2. Авторское свидетельство СССР

Р 739835, кл. G 06 F 11/10, 1977 (прототип). (54)(57) ПАРАЛЛЕЛЬНЫЙ СУММАТОР С

КОНТРОЛЕМ ПО ЧЕТНОСТИ, содержащий блок формирования функций генерации и передачи переноса, входы которого являются входами слагаемых сумматора, блок формирования параллельных переносов, блок младших разрядных сумматоров, выходы которого являются выходами суммы младших разрядов суммато- . ра, блок формирования старшего разряда суммы, выход которого является выходом суммы старшего разряда сумматора, блок формирования четности результата, блок предсказания четности результата, первый и второй блоки сравнения, выходы которых являются соответственно выходами "Сбой 1" и

"Сбой 2" сумматора, причем первый вход первого блока сравнения подключен к выходу блока предсказания четности результата, первый вход второ. го блока сравнения подключен к выходу блока формирования четности результата, вторые входы первого и второго блоков сравнения объединены между собой, первые и вторые входы блока младших разрядных сумматоров и блока формирования четности результата соответственно .объединены и подключены соответственно к первому и второму выходам блока формирования параллельных переносов, третий вход блока формирования четности результата и первый вход блока формирования старшего разряда суммы объединены и подключены к третьему выходу блока формирования параллельных переносов, четвертый выход которого подключен к второму входу блока формирования старшего разряда суммы, вход входного переноса блока формирования четности результата объединен с входом входного переноса блока формирования параллельных переносов и входом входного переноса блока предсказания четности результата и является входом Е входного переноса сумматора, а входы четности слагаемых блока формиро- %УФ вания четности результата являются входами четности слагаемых сумматора, Ъ отличающийся тем, что, с целью повышения быстродействия, сумматор содержит блок формирования инверсных функций генерации и передачи переноса, входы которого подключены соответственно к входам блока формирования функций генерации и передачи переноса, выходы которого подключены к соответствующим входам блока формирования параллельных переносов, первый второй и третий входы функций енерации переноса блока младших раз рядных сумматоров и блока предсказания четности результата соответствен- )ф но объединены и подключены к соответствующим выходам блока формирования функций генерации и передачи переноса, первый, второй и третий входы инверсных функций генерации переноса блока младших разрядных сумматоров и блока

1121674 предсказания четности результата соответственно объединены и попключены к соответствующим выходам блока формирования инверсных функций генерации и передачи переноса, первые входы функций передачи переноса и функций инверсной передачи переноса блока младших разрядных сумматоров подключены к соответствующим выходам блока формирования функций генерации и передачи переноса и блока формирования инверсных функций генерации и передачи пеI реноса, первый и третий входы функции

4 передачи переноса и инверсных функций передачи переноса блока предсказания четности результата объединены соответственно с вторым и третьим входами функ ций передачи переноса и инверсных функций передачи переноса блока младших разрядных сумматоров и подключены соответственно к второму и третьему выходам функций передачи переноса блока формирования функций генерации и передачи переноса и блока формирования инверсных функций генерации и пеИзобретение относится к вычисли. тельной технике и может быть использовано для построения арифметических устройств, в которых контроль организован по четности, а используеяые сумматоры формируют разрядные пере.носы параллельным способом.

Известен параллельный сумматор с функциональной зависимостью суммы от переносов, содержащий в каждом раз- 10 ряде .блок формирования параллельного переноса, блок формирования разрядной суммы с функциональной зависимостью от переносов, блок формирования дублирующего переноса и блок сравнения, 15 первый вход которого соединен с выходом блока формирования дублирующего переноса, вход которого соединен с выходом блока формирования параллельного переноса предыдущего разряда и щ с вторым входом блока формирования разрядной суммы с функциональной зависимостью от переносов, первый вход которого соединен с выходом блоредачи переноса, четвертые выходы функций генерации переноса, функций передачи переноса, инверсных функций генерации переноса и инверсных функций передачи переноса подключены соответственно к третьему, четвертому, пятому и шестому входам блока формирования старшего разряда суммы, выход которого подключен к второму входу первого блока сравнения, третий, четвертый и пятый входы которого соответственно объединены с соответствующими входами второго блока сравнения и подключены соответственно кпервому, второму и третьему выходам блока младших разрядных сумматоров, вход входного переноса которого объединен с входом входного переноса блока формирования четности результата и подключен к входу входного переноса сумматора, входы четности входных слагаемых которого подключены соответственно к входам чет1 ности входных слагаемых блока предсказания четности результата. ка формирования параллельного переноса данного разряда и с вторым входом блока сравнения. выход которого соединен с входом внешнего приемника сигнала "Ошибка" (1) .

Недостатком такого сумматора является большой временный цикл работы вследствие необходимости формирования дублирующих переносов сквозным методом.

Наиболее близким к изобретению является параллельный сумматор с контролем по четности, содержащий первый блок сравнения, блок предсказания четности, блок формирования четности суммы, а каждый разряд сумматора, кроме старшего, содержит блок формирования параллельного переноса, элемент И, элемент ИЛИ, блок формирования поразрядной суммы, старший разряд сумматора содержит блок формирования параллельного переноса, элемент

И и элемент ИЛИ, причем первые выходы блоков формирования поразрядной з 1121 суммы всех разрядов, кроме старшего, соединены соответственно с первым. вторым и третьим входами блока предсказания четности, четвертый и пятый входы блока предсказания четности являются соответственно первым и вторым входами сумматора, вторые выходы блоков формирования поразрядной суммы всех разрядов, кроме старшего, соединены соответственно с первым, вторым и третьим входами блока формирования четности суммы, выход которого соединен с первым входом первого блока сравнения, первый выход блока пред сказания четности соединен с вторым входом первого блока сравнения, выход которого является первым выходом сумматора, выходы элементов И и ИЛИ каждого разряда соединены соответственно с первым и вторым входами блока формирования параллельного переноса соответствующего разряда, выход блока формирования параллельного переноса старшего разряда является вторым выходом сумматора, выходы эле. 25 ментов И и ИЛИ каждого разряда сумматора, кроме старшего, соединены соответственно с первым и вторым входами блока формирования поразрядной суммы соответствующего разряда, выход блока ЗО формирования параллельного переноса каждого разряда, кроме двух старших, соединен с третьим входом блока формирования поразрядной суммы последующего разряда, третий вход блока формирования поразрядной суммы первого разряда соединен с третьим входом сумматора и с шестым входом блока предсказания четности . Кроме того, в сумматор введены второй блок срав-40 нения, блок формирования четности результата, старший разряд сумматора содержит блок формирования поразрядной суммы с функциональной з;гвисимостью от переносов, причем выход 45 блока формирования параллельного переноса старшего разряда соединен с первым входом блока формирования поразрядной суммы с функциональной зависимостью от переносов, выход кото" 59 рого соединен с четвертым входом блока формирования четности суммы, выход элемента ИЛИ старшего разряда соединен с вторым входом блока формиРования поразрядной суммы с функцио- 55 нальной зависимостью от переносов, треТий вход которого соединен с выходом блока формирования параллельного

674 4 переноса предыдущего разряда, выход блока формирования параллельного переноса всех разрядов, кроме старшего, соединен соответственно с первым, вторым и третьим входами блока формирования четности результата, четвер-. тый и пятый входы которого соединены соответственно с третьим входом сумматора и с вторым выходом блока предсказания четности, выход блока формирования четности результата соединен с первым входом второго блока сравнения, выход которого является третьим .выходом сумматора, выход блока формирования четности суммы соединен с вторым входом второго блока сравнения 12) .

Недостатком данного сумматора является низкое быстродействие, связанное с необходимостью формирования поразрядных полусумм в блоке предсказания четности.

Цель изобретения — повышение быстродействия.

Поставленная цель достигается тем, что параллельный сумматор с контролем по четносги, содержащий блок формирования функций генерации и передачи переноса, входы которого являются входами слагаемых сумматора, блок формирования параллельных переносов, блок младших разрядных сумматоров, выходы которого являются выходами суммы младших разрядов сумматора, блок гооомиоования старшего разряда суммы, выход которого является выходом суммы старшего разряда сумматора, блок формирования четности результата, блок предсказания четности результата, первый и второй блоки сравнения, выходы которых являются соответственно выходами "Сбой

1" и "Сбой 2" сумматора, причем первый вход первого блока сравнения подключен к выходу блока предсказания четности результата, первый вход второго блока сравнения подключен к выходу блока формирования четности результата, вторые входы первого и второго блоков сравнения объединены между собой, первые и вторые входы блока младших разрядных сумматоров и блока формирования четности результата соответственно объединены и подключены соответственно к первому и второму выходам блока формирования параллельных переносов, третий вход блока формирования четности резуль1121674 тата и первый вход блока формирования старшего разряда суммы объединены и подключены к третьему выходу блока формирования параллельных переносов, четвертый выход которого подключен к. 5 второму входу блока формирования старшего разряда. суммы, вход входного переноса блока формирования четности результата объединен с входом входного переноса блока формирования 10 параллельных переносов и входом входного переноса блока предсказания четности результата и является входом входного переноса сумматора, а входы четности слагаемых блбка формирова- 15 ния четности результата являются входами четности слагаемых сумматора, включает в себя блок формирования инверсных функций генерации и передачи переноса, входы которого подключены 20 соответственно к входам блока формирования функций генерации и передачи переноса, выходы которого подключены к соответствующим входам блока формирования параллельных переносов, пер- 25 вый, второй и третий входы функций генерации переноса блока младших разрядных сумматоров и блока предсказания четности результата соответственно объединены и подключены к со- 30 ответствующим выходам блока формирования функций генерации и передачи переноса, первый, второй и третий входы инверсных функций генерации переноса блока младших разрядных сумматоров и блока предсказания четности результата соответственно объединены и подключены к соответствующим выходам блока формирования инверсных функций генерации и передачи переноса, первые входы функций передачи переноса и функций инверсной передачи переноса блока младших разрядных сумматоров подключены к соответствующим выходам. блока 45 формирования функций генерации и передачи переноса и блока формирования инверсных функций генерации и передачи переноса, первый и третий входы функций передачи переноса и инверсных 50 функций передачи переноса блока предсказания четности результата объединены соответственно с вторым и третьим входами функций передачи переноса и инверсных функций передачи пере- 55 носа блока младших разрядных сумматоров и подключены соответственно к второму и третьему выходам функций передачи переноса блока. формирования функций генерации и передачи переноса и блока формирования инверсных функций генерации и передачи переноса, четвертые выходы функций генерации переноса, функций передачи переноса инверсных функций генерации переноса и инверсных функций передачи переноса подключены соответственно к третьему, четвертому, пятому и шестому входам блока формирования старшего разряда суммы, выхоп которого подключен к второму входу первого .блока сравнения, третий, четвертый

1 и пятый входы которого соответственно объединены с соответствующими входами второго блока сравнения и подключены соответственно к первому, второму и третьему выходам блока младших разрядных сумматоров, вход входного переноса которого объеди- нен с входом входного переноса блока формирования четности результата и подключен к входу входного переноса сумматора, входы четности входных слагаемых которого подключены соответственно к входам четности входных слагаемых блока предсказания четности результата.

Все блоки сумматора рассматриваются на.примере четырехразрядного сумматора.

На чертеже представлена структурная схема предлагаемого параллельного сумматора с контролем по четности, Сумматор содержит блок 1 формирования функций генерации и передачи переноса, блок 2 формирования инверсных функций генерации и передачи переноса, блок 3 формирования параллельных переносов, блок 4 младших разрядных сумматоров, блок

5 формирования старшего разряда суммы, блок 6 формирования четности

1 результата, блок 7 предсказания четности результата, первый 8 и второй 9 блоки сравнения, вход первого

10 и второго 11 слагаемых, вход 12 входного переноса, входы 13 и 14 четности первого и второго слагаемых, выходы 15 и 16 "Сбой 1" и "Сбой 2" сумматора.

Блок .1 формирования функций генерации и передачи переноса содержит четыре элемента И, выходы которых обозначены соответственно G@,G 1,С2,G5 и четыре элемента ИЛИ, выходы кото11216 рых обозначены соответственно т,тл, Tg, Т, причем G =A; 8В;, Т„=А; /В (i

Блок 2 формирования инверсных функций генерации и передачи переноса содержит четыре элемента И-НЕ, выходы которых обозначены соответственно Go,Gt С2,03, и четыре элемента HJIH-HE, выходы которых обозначе,— ны соответственно Та, Т„,Т»Т>, причем С„=А;8В;, Т; =А;/В;.

Блок 3 формирования параллельных переносов предназначен для формирования параллельных переносов сумматора в соответствии с выражением

1S

Б„ =с.ет вс„

35 где S — значение суммы i-ro.ðàç1 ряда, С;, — значение переноса из (i-1)-ro разряда, номер разряда (i=o 1,2), 40

® — сложение по модулю два.

Блок 5 формирования старшего разряда суммы содержит два элемента НЕ, четыре элемента И и один элемент ИЛИ, выход которого обозначен Б; и пред- 45 назначен для формирования суммы в старшем разряде параллельного сумматора в соответствии с выражением: $ =.А38В ВС 8С /С 8С28С3/Т 8С28СЗ /Т 8С 8С 50 где С С вЂ” инверсные значения переЯ 1 носов соответственно из третьего и четвертого разрядов параллельного сумматора. 5S

Блок 6 формирования четности результата представляет собой шестивходовой сумматор по модулю два и

Со Сб/то 8СВ с„=с, /т, 8с, /Т„8Т, 8С в

С =G2/Т28С /TZ STt 8Са/Т28Т, ST„SC q 20

2 2

С =G 3Т48С2/Т3 STz 8С, /Q 8тг 8Т „8Со где С вЂ” перенос, входящий в параллельный сумматор (12);

С,С,С и C> " переносы соответ Э ственно из первого, второго, третьего и четвертого разрядов параллельного сумматора.

Блок 4 младших разрядных сумматоров предназначен для формирования поразрядных сумм параллельного сумматора в соответствии с выражением

74 8, предназначен для формирования четности результата в соответствии с выражением

Р =С,„ВС,QC,@C,ÅP,ОР» где P u P - значения четности соа е ответственно первого и второго слагаемых (13, 14), P" - четность результата.

Блок 7 йредсказания четности результата предназначен для ускоренного формирования четности суммы в соответствии с выражением

Р =РОР,ОР,ОК, г где P — предварительно формируемая

6 четность суммы

Рд и Р8 — четность первого и вто рого слагаемых, I

P — предсказываемая четность с переносов сумматора при С, =О, К вЂ” значение коррекции четности переносов сумматора по входному переносу С „, О+ — сложение по модулю два. . Предсказываемая четкость перено1 сов сумматора Рс формируется в соответствии с выражением

I с =GqO (G) /Т, 8Со)Oi(GZПг 8С /Т28T48Сф)

I ,=Со8 (Сл/Тл8Со)8(Св/Т 8Сл/Т 8Т 8С )/

I /(Сл/т 8Са) 8(Gz/Г 8Сл /TzSTq SG> ) /

/G 8 (G л /T„8G y) 8 (Gz/Т 8С /TzST„SG g) /

/ (С„ /Т, 8С a ) 8 (Gz /Т 8Сл /Tz ST< 8С,)

=Gg8GySGo8Tq /Сг 8Сл8С „8Т /С 8С л8Сг /

/Gj. 8G y8T /С 8С л8С /С» 8С ST /Gy STz 8тл °

Значение коррекции четности переносов сумматора по входному переносу

Сз„ определяется согласно выражению

К=СвХ 8(Hб/"»8Иа) де Н вЂ” инверсное значение полусумб мы первого разряда, равное

ТООСог

Н1 — значение полусуммы второго разряда, равное Т18С4, Н вЂ” инверсное значение полусум2 мы третьего разряда, равное

T28Gz.

Подставляя значения полусумм, выраженные через функции генерации переноса и передачи переноса, и ис9 1 I пользуя правила Де Моргана, получим

К =С 8(Тб80д/TiSG< 8Т 8С2) =Тд8С » /

/С, 8СВк /T28T) SG1 SC /С 8С 8Т,, ЗС вх °

Первый блок 8 сравнения представляет собой сумматор по модулю два и предназначен для сравнения четности суммы и предварительно формируемой четности суммы и выработки сигнала

"Сбой" в соответствии с выражением

Ф„=S ЕЯ,ЕЯ,О8 ®Р" где ф - сигнал "Сбой 1".

Второй блок 9 сравнения представляет собой сумматор по модулю два и предназначен для сравнения четностисуммы и формируемой четности результата и выработки сигнапа "Сбой" в соответствии с выражением

4 1 2 3

2,. о где ф " сигнал "Сбой "

Параллельный сумматор с контролем по четности работает следующим образом.

Предположим, что произошла ошибка в блоке 3. Эта ошибка вызывает ошибку в блоке-. 4 и 5, что приводит к нечетному числу ошибок в разрядах суммы и переноса. Следовательно, эта ошибка обнаруживается контролем по четности в блоке 8 сравнения путем

Z1674

10 сравнения четности суммы и предварительно формируемой четности суммы.

Предположим, что возникла одиночная ошибка в i-м разряде блока 1 фор5 мирования функций генерации и передачи переноса или блока 2 формирования инверсных функций генерации и передачи переноса. Эта ошибка вызывает ошибку либо только на выходе блока

4 в i-м разряде, либо ошибку на выходе блока 3 из i-го разряда и ошибку на выходе блока 4 в данном и последующем разрядах сумматора. Распространение ошибки вдоль разрядов параллельного сумматора приводит к нечетному числу ошибок в разрядах суммы и переноса, что обнаруживается в блоке

9 сравнения.

Ошибка в формировании переноса

?О из старшего разряда параллельного сумматора также обнаруживается контролем по четности в блоке 9 сравнения, так как эта ошибка вызывает ошибку в формировании суммы старше25 ro разряда пара ельного суатора.

Таким образом, введение в состав сумматора блока формирования инверсных функций генерации и передачи переноса и соответствующих связей поз30 воляет за счет более, быстрого формирования четности результата повысить быстродействие в среднем в 1,5 раза.

1121674

Составитель В.Евстигнеев

Редактор Л.Алексеенко Техред- З.Палий

Корректор О.Луговая

Подписное

Филиал ППП "Патент", г.ужгород, ул.Проектная, 4

Заказ 7983/38 Тираж б98

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Ж-35, .Раушская наб., д.4/5

Параллельный сумматор с контролем по четности Параллельный сумматор с контролем по четности Параллельный сумматор с контролем по четности Параллельный сумматор с контролем по четности Параллельный сумматор с контролем по четности Параллельный сумматор с контролем по четности Параллельный сумматор с контролем по четности 

 

Похожие патенты:

Изобретение относится к области передачи информации и предназначено для измерения значения отношения сигнал-шум на входе декодера

Изобретение относится к области кодирования и декодирования данных, в частности к способу и устройству декодирования кода порождающей матрицы с низкой плотностью

Изобретение относится к вычислительной технике, в частности к обнаружению и исправлению ошибок при передаче информации по каналам связи или записи/чтения информации на устройствах памяти, например системах магнитной, магнитооптической, оптической памяти

Изобретение относится к вычислительной технике и может быть использовано для организации контроля работоспособности сдвигателей двоичных кодов высокопроизводительных цифровых вычислительных машин и систем

Изобретение относится к вычислительной технике и может быть использовано при создании высоконадежных вычислительных систем
Наверх