Ячейка матричного коммутатора

 

1. ЯЧЕЙКА МАТРИЧНОГО КОММУТАТОРА , содержащая блок управления, к трем входам которого подключены соответственно входная информационная пмна ,шина настройки ивыходная информационная шина, выход блока управления соединен с единичным входом триггера, отличающаяся тем, что, с целью упрощения, нулевой. вход триггера соединен с шиной сброса , инверсный выход триггера соединен с первым входом введенного элемента И, второй и инверсный входы которого соединены соответственно с входной информационной шиной и шиной настройки, а выход элемента И сое . динен с выходной информационнойши ной ячейки.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„SU„„1121778

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНЯТИЙ (21) 3622499/24-21 (22) 14.g?.83 (46) 30.10.84. Бюл. Ф, 40 .(72) В.И.Корнейчук, С.А.Логинов, B.П.Тарасенко и Е.N.Øâåö (71) Киевский ордена Ленина политехнический институт им. 50-летия Великой Октябрьской социалистической революции (53) 681.32(088.8) (56) 1. Авторское свидетельство СССР

М 928340; кл. G 06 F ?/00, 1980.

2. Жила В.В. Многопроцессорные вычислительные структуры. Таганрогский радиотехнический институт, 1980, с. 33-35 (прототип). зш Н 03 К 17/00, G 06 F 7/00 (54) (57) 1. ЯЧЕ11КА МАТРИЧНОГО КОММУТАТОРА, содержащая блок управления, к трем входам которого подключены соответственно входная информационная шина, шина настройки и выходная инфор- мационная шина, выход блока управления соединен с единичным входом триггера, отличающаяся тем, что, с целью упрощения, нулевой. вход триггера соединен с шиной сброса, инверсный выход триггера соединен с первым входом введенного элемента И, второй и инверсный входы которого соединены соответственно с входной информационной шиной и шиной настройки, а выход элемента И сое- O . динен с выходной информационной шиной ячейки.

1121778

2. Ячейка по п.1, о т л и ч а ющ а я с я тем, что блок управления содержит элемент эквивалентности и элемент И, первый вход элемента эквивалентности соединен с первым входом блока управления, подключенным к входной информационной шине, второй вход элемента эквивалентности подсоединен к третьему входу блока управ1

Изобретение относится к вычисли тельной технике и может быть использовано в качестве базового элемента при построении коммутационных систем многопроцессорных вычислительных структур.

Известна ячейка коммутатора, содержащая ячейки памяти, соединенные с блоком коммутации и управляющим регистром, блок анализа функции распространения, дешифратор и блок формирования выходных функций формирования 1 ).

Недостаток устройства — его сложность

Известна также ячейка матричного. коммутатора, содержащая блок управления, входы которого соединены с информационной шиной, шиной настройки и выходной информационной шиной, а выход блока управления соединен с единичным входом триггера (2 3.

Недостатком известной ячейки является значительное число элементов, что особенно существенно при построении матричных коммутаторов большой размерности.

Цель изобретения — упрощение ячейки.

Поставленная цель достигается

t тем, что в ячейке матричного коммутатора, содержащей блок управления, . к трем входам которого подключены соответственно входная информационная шина, шина настройки и выходная информационная шина, выход блока управления соединен с единичным входом триггера, нулевой вход триггера соединен с шиной сброса, инверсный выход триггера соединен с первым входом введенного элемента И, второй и инверсный входы которого соединены ления, подключенному к выходной информационной шине, выход элемента эквивалентности соединен с первым входом элемента И, второй вход элемента И соединен. со вторым входом блока управления, подключенным к шине настройки, а выход элемента И соединен с выходом блока управления.

2 соответственно с выходной информационной шиной и шиной настройки, а выход элемента И соединен с выходной информационной шиной ячейки.

Кроме того, блок управления содержит элемент эквивалентности и элемент И, первый вход элемента эквивалентности соединен с первым входом блока управления, подключенным к входной информационной шине, второй вход элемента эквивалентности подсоединен к третьему входу блока управления, подключенному к выходной информационной шине, выход элемента эквивалентности соединен с первым входом элемента И, второй вход элемента И соединен с вторым входом блока управления, подключенным к шине настройки, а выход элемента И сое20 динен с выходом блока управления.

На чертеже представлено устройство.

Ячейка матричного коммутатора содержит блок 1 управления, входную информационную шину 2, шину 3 настройки, выходную информационную шину 4, триггер 5, шину 6 сброса, элемент И

7, элемент 8 эквивалентности, элемент И 9. Блок 1 управления состоит ,из элемента 8 эквивалентности и эле30; мента И 9. К входам элемента 8 эквивалентности подключены входная информационная шина 2 и выходная информационная шина 4, а к входам элемента И 9 подведены шина 3 настройЗ5 ки и выход элемента 8 эквивалентности. Выход элемента И 9 является выходом блока 1 управления и соединен с. единичным входом триггера 5, к нулевому входу которого подведена ши40 на сброса, а его инверсный выход соединен с первым входом элемента И 7, 112 1.778

Составитель А.Чаховский

Техред С.Мигунова

Редактор И.Ковальчук

Корректор В.Гирняк

Заказ 7996/43 Тираж 861 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 к второму входу которого подключена входная информационная шина 2. К инверсному входу элемента И 7 подведена шина 3 настройки, а выход его связан с выходной информационной

5 шиной 4 ячейки.

Ячейка матричного коммутатора работает следующим образом.

Сигнал, подаваемый по шине 6 сбро- 10 са, устанавливает триггер 5 в нулевое состояние, при этом с его инверсного выхода единичный потенциал поступает на вход элемента И 7, разрешая передачу сигналов с входной информационной шины 2 в выходную информационную шину 4 при нулевом потенциале на шине 3 настройки. Во время настройки каналов связи в матричном коммутатбре по шине 3 настройки поступает единичный сигнал, который действует на протяжении всего времени настройки и подается на инверсный вход элемента И 7, запрещая передачу сигналов с входной информационной шины 2 в выходную информационную шину 4 и на элемент И 9 блока управления, подготавливая его к работе. Коды, поступающие по входной и выходной информационным шинам и несущие информацию о символических именах коммутируемых каналов связи, поразрядно подаются на элемент

8 эквивалентности в блоке 1 управления. При неравенстве разрядов в символических именах единичный потенциал, формируемый на выходе элемента 8 эквивалентности, .проходит через элемент И 9 и поступает на единичный вход триггера 5, устанавливая

его в единичное состояние. По окончанию настройки с шины настройки снимается единичный сигнал.

Если эа время настройки на триггер 5 подан сигнал неравенства, то с его инверсного выхода нулевой уровень поступает на вход элемета И 7, запрещая передачу информации через него. Если на триггер 5 за время настройки не подан сигнал неравенства, то он остается в исходном состоянии и единичный потенциал с его инверсного выхода разрешает передачу информации через элемент И 9.

Технический эффект от использования представленной ячейки матричного коммутатора заключается в снижении общего времени настройки и упрощении коммутационных систем многопроцессорных вычислительных структур.