Система управления многопозиционной индукционной нагревательной установкой

 

СИСТЕМА УПРАВЛЕНИЯ МНОГОПОЗШЩОННОЙ ИНДУКЦИОННОЙ НАГРЕВАТЕЛЬНОЙ УСТАНОВКОЙ, содержащая снабженный формирователем импульсов инвер .тор, к выходу которого подключены по меньшей мере две нагрузки в виде колебательных контуров, настроенных на различные резонансные частоты, блоки задания режимов нагрева и датчиков контроля технологических и электрических параметров нагрузок, выходы которых через коммутатор связаны с формирователем импульсов инвертора, о т л ич а юща яся тем, что, с целью расширения функциональных, возможностей, система снабжена процессором, ина BJBoдa которого через введенные первый ключ и аналого-цифровой преобразователь связана с выходом ко№ утатора, а шина адреса связана через введенный дешифратор адреса ввода с управляющим входом коммутатора непосредственно и через введенный первый блок задержки - с управляющим входом первого ключа, а через дешифратор адреса вывода и второй введенный ключ - с а дресным входом введенного буферного запоминающего устройства, выходные шины которого подключены к входам предустановки двух введенных двоичных реверсивных счетчиков, вход вычитания первого реверсивного счетчика соединен с выходом введенного генератора тактовых импульсов, а выход - с управляющим входом формирователя импульсов инвертора, с входом вычитания второго § реверсивного счетчика, с управляющим входом второго ключа и входом управления режимами запись-считывание буферного запоминающего устройства через введенный дополнительный формирователь импульсов и инвертор и через введенный второй блок задержки - с входом синхронизации предустановки первого реверсивного счетчика 1С и S-входом введенного RS-триггера, выход которого подключен к входу хронизации предустановки второго ре00 версивного счетчика, связанного выхосо дом с R-входом триггера непосредственно , а с адресным входом буферного запоминающег 1уустройства - через введенный двоичный счетчик и третий ключ, управляющий вход которого подключен к выходу дополнительного формирователя импульсов.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

g g Н. 05 В 6/06

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPbfTHA (21) 3627385/24-07 (22) 26.07.83 (46) 30. 10.84. Бюл. У 40 (72) А.В.Иванов, M.Ì.Мульменко и В.С.Рыськов (71) Уфимский ордена Ленина авиационный институт им.Серго Орджоникидзе (5® 621.365.052(088.8) (56) 1. Патент США У 371807, кл. 321-27, 1973.

2. Авторское свидетельство СССР

И 657571, кл. Н 02 М 7/515, 1977. (54) (57) СИСТЕМА УПРАВЛЕНИЯ МНОГОПОЗИЦИОННОЙ ИНДУКЦИОННОЙ НАГРЕВАТЕЛЬНОЙ УСТАНОВКОЙ, содержащая снабженный формирователем импульсов инвер.тор, к выходу которого подключены по меньшей мере две нагрузки в виде колебательных контуров, настроенных на различные резонансные частоты, блоки задания режимов нагрева и датчиков контроля технологических и электрических параметров нагрузок, выходы которых через коммутатор связаны с формирователем импульсов инвертора, отличающаяся тем, что, с целью расширения функциональных. возможностей, система снабжена процессором, ина ввода которого через введенные первый ключ и аналого-цифровой преобразователь связана с выходом коммутатора, а шина адреса связана через введенный дешифратор адреса ввода с управляющим входом коммута.Ы) 1121789 А тора непосредственно и через введенный первый блок задержки — с управляющим входом первого ключа, а через дешифратор адреса вывода и второй введенный ключ — с адресным входом введенного буферного запоминающего устройства, выходные шины которого подключены к входам предустановки двух введенных двоичных реверсивных счетчиков, вход вычитания первого реверсивного счетчика соединен с выходом введенного генератора тактовых импульсов, а выход — с управляю-. щим входом формирователя импульсов инвертора, с входом вычитания второго реверсивного счетчика, с управляю" I щим входом второго ключа и входом управления режимами запись-считывание буферного запоминающего устройства через введенный дополнительный фор- %«« мирователь импульсов и инвертор и через введенный второй блок задержки — с входом синхронизации предустновки первого реверсивного счетчика Э « и S-входом введенного RS-триггера, Ь 1 выход которого подключен к входу син- 3« хронизации предустановки второго ре- « Д версивного счетчика, связанного выхо- (, © дом с R-входом триггера непосредст- (© венно, а с адресным входом буферного

Г запоминающего. устройства — через введенный двоичный счетчик и третий ключ, управляющий вход которого подключен к выходу дополнительного фор- «р мирователя импульсов.

1 1121

Изобретение относится к преобразонательной технике и может найти применение в автоматизированных электротермических установках с несколькими зонами управляемого индукционного

5 нагрева при питании от тиристорного преобразователя частоты.

Известны системы управления электротермических установок, содержащие источники питания и ряд других наг" 10 руэок„ попключаемых с помощью силовых ключевых элементов, управляемых от специальной схемы синхронизации Г11, Недостатками этих систем являются узость функциональных возможностей, высокая сложность реализации и низкая надежность регулирования, связанная с необходимостью иметь большое коли-. чество единиц силового оборудования и регулирующих устройств. Наличие дополнительной схемы синхронизации ведет к дополнительному усложнению системы управления. Алгоритм работы этих систем .задан их схемой, поэтому функциональные возможности их ограни- 5 чены.

Наиболее близкой но технической сущности является система управления многопозиционной индукционной нагревательной установкой, содержащая

30 снабженный формирователем импульсов инвертор, к выходу которого подключены по меньшей мере две нагрузки в виде колебательных контуров, настроенных на различные резонансные частоты, блоки задания режимов нагрева и датчиков контроля технологических и электрических параметров нагрузок, выходы которых через коммутатор связаны с формирователем импульсов инвертора..Работа системы заключается в поочередной подстройке частоты выходного тока инвертора под собственные частоты нагрузок, в этом случае мощность инвертора.поочередно и периодически выделяется в каждой нагрузке — в.течение настроенного состояния инвертора и нагрузки. С этой целью пересчетная схема периодически и поочередно подключает соответствующие определенным нагрузкам датчики контроля собственнь|х частот к управляющему задающему генератору, обеспечивая подстройку его частоты под собственные частоты нагрузок (2) °

Недостатком известной системы 55 являются ограниченные функциональные возможности, так как вариации регулирования осуществляются только изме789 1 нением закона переключения пересчетной схемы, осуществление которого сложно и не позволяет использовать другие типы регулирования.

Цель изобретения — расширение функциональных возможностей системы управления электротермической установкой.

Поставленная цель достигается тем, что система управления многопозиционной индукционной нагревательной установкой, содержащая снабженный формирователем импульсов инвертор, к выходу которого подключены по меньшей мере две нагрузки. в виде колебательных контуров, настроенных на различные резонансные частоты, блоки задания режимов нагрева и датчиков. контроля технологических и электрических параметров нагрузок, выходы которых через коммутатор связаны с формирователем импульсов инвертора, снабжена процессором, шина ввода которого через введенные первый ключ и аналого-цифровой преобразователь связана с выходом коммутатора, а шина. адреса связана через введенный дешифратор адреса ввода с управляющим входом коммутатора непосредственно и через введенный первый блок задержки — с управляющим входом первого ключа, а через дешифратор адреса вывода и второй введенный ключ — с адресным входом введенного буферного запоминающего устройства, выходные шины которого подключены к входам предустановки двух введенных двоичных реверсивных счетчиков, вход вычитания первого реверсивного счетчика соединен с выходом введенного генератора тактовых импульсов, а выход — с управляющим входом формирователя импульсов инвертора, с входом вычитания второго реверсивного счетчика, с управляющим входом второго ключа и входом управления режимами запись-считывание буферного запоминающего устройства через введенный дополнительный формирователь импульсов и инвертор и через введенный второй блок задержки— с входом синхронизации предустановки первого реверсивного счетчика и

S-входом введенного RS-триггера, выход которого подключен к входу синхронизации предустановки второго реверсивного счетчика, связанного выходом с R-входом триггера непосредственно, а с адресным входом буферного запоминающего устройства - через

1121789 введенный двоичный счетчик и третий ключ, управляющий вход котороГ подключен к выходу дополнительного формирователя импульсов.

На фиг. 1 приведена струк,;-"ая 5 схема системы управления: на фиг. 2 временные пиаграммы циклов обмена информацией в системе; на фиг. 3 временные диаграммы формирования импульсов управления инвертором, на фиг. 4 — временные диаграммы, поясняг ющие процессы записи и считывания информации буферного запоминающего устройства; на фиг, 5 — временные диаграммы частотного регулирования 15 системы при квазиплавном изменении частоты по резонансным частотам нагрузок; на фиг. 6 — временные диаграммы частотного регулирования системы npH ступенчатом изменении часто- 20 ты.

Обозначения на временных диаграммах (фиг. 2-6) использованы в соответствии с позиционными обозначениями элементов фиг. 1. 25

,истема управления установки содержит инвертор 1, подключенный к нагрузкам 2-4, выходы которых через датчики 5-7 подключены к коммутатору 8; одновременно к нему же подключен: 30 блок 9 задания режимов, выход коммутатора сигналов через аналого-цифровой преобразователь (АЦП) 10 и первый ключ 11 подключен к шине ввода процессора 12, к шине адреса последнего подключены дешифратор 13 адреса ввода и дешифратор 14 адреса вывода, к выходу дешифратора 13 адреса ввода подсоединены блок 15 задержки и адресный вход коммутатора 8, к выходу 40 дешифратора 14 адреса вывода через .второй ключ 16 подключен адресный вход буферного запоминающего устройства 17, к выходным шинам которого, разделенным на две группы, подсоеди- 45 иены входы предустановки двоичных реверсивных счетчиков 18 и 19. К входу вычитания двоичного реверсивного счетчика 18 подключен генератор

20 тактовых импульсов, а к его выходу50 подсоединены входы двоичного реверсивного счетчика 1.9, блок 21 задержки, формирователя 22 импульсов инвертора и дополнительного формирователя 23, к выходу двоичного реверсивного счет-5 чика 19 подключены R-вход RS-триггера 24 и через двоичный счетчик 25 и третий ключ 26 — адресный вход буферного запоминающего устройства 17.

Выход блока 21 задержки подсоединен к входу синхронизации предустановки двоичного реверсивного счетчика 18 и к 8 †вхо RS-триггера 24, выход которого подключен к входу синхронизации предустановки двоичного реверсивного счетчика 19, вьжод формирователя 22 импульсов соединен с входом управления ключа 26 и через инвертор

27 с управляющим входом ключа 16 и входом управления режимами записьсчитывание буферного запоминающего устройства 17, выход формирователя 23 подключен к входу инвертора 1.

На основании информации, полученной от датчиков технологических и электрических параметров 5-7 и зада-. ния от блока 9 задания режимов, система управления вырабатывает импульсы управления с частотой, изменяющейся по необходимому для раепределения мощности закону. Распределение мощности основано на настройке резонансных контуров нагрузок на отличающиеся частоты и дифференцированной подаче мощности за счет подстройки частоты инвертора под указанные частоты при использовании различных законов подстройки, которые реализуются в системе.

Работа системы управления (фиг. 1) производится в режиме приема и пере-. дачи информации.

В режиме приема процессор 12 устанавливает на шине адреса адрес нужного датчика контроля технологического или электрического параметра (элементы 5-7) или сигнала соответствующего канала блока 9 задания режима, при этом адрес преобразуется дешифратором 13 в сигналы, открываю- щие определенный канал коммутатора 8, одновременно с этим указанные сигналы поступают на вход схемы 15 задержки Сигнал от коммутатора 8,. обозначенный U (фиг. 2), поступает на АЦП 10 который преобразует аналоговый сигнал- в цифровую форму, представляемую в виде двоичного числа с п разрядами, где n — количество разрядов. С выхода АЦП сигнал U (фиг. 2) по шине из и линий поступает на вход ключа 11 ° открывание которого и.. соответственно подключение к шине ввода процессора производится сигналом с выхода блока 15 задержки, который необходим для выдачи информации в процессоф только после пол5 11217 ного окончания преобразования ЛЦП.

Плительность задержки выбирается не менее времени преобразования АЦП 10 (Б „ и Б„, фиг. 2).

Передача информации из процессора начинается установкой адресов приемных устройств, дешифруемых дешифра.тором 14 адреса вывода. Появление на выходе дешифратора 14 адреса вывода сигнала U + (фиг. 2) означает, что процессор готов к передаче информации в буферное запоминающее устройство 17, при этом запись информации в последнее будет возможна при наличии разрешающего сигнала с инвер- 15 тора 27, открывающего ключ 16 и переводящего буферное запоминающее устройство в режим записи информации (временные диаграммы П т U«, фиг. 2) .

Работа управляемого задающего генератора (фиг. 1), выполненного на генераторе 20 тактовых импульсов, реверсивном двоичном счетчике 18 и формирователе 22 импульсов,происходится следующим образом.

Информация с выхода буферного запоминающего устройства в двоичной форме подается на входы предустановки реверсивного двоичного счетчика 18, при появленйи импульса на его входе синхронизации предустановки указанная информация переписывается в счетчик

18 — устанавливает триггеры, входящие в состав указанного счетчика.

Импульсы тактового генератора, пос35 тупающие на вход вычитания реверсивного двоичного счетчика 18, вычитаются из двоичного числа, записанного в указанном счетчике и обнуление счету 40 чика, т.е. установка всех его триггеров в ноль, происходит после поступления количества импульсов, численно равного двоичному числу, записанному в счетчик. При обнулении счетчика на

его выходе появляется импульс, который после прохождения через формирователь 22 импульсов используется как импульс управления инвертором, т.е. является выходным импульсом управляемого задающего генератора. Одновременно импульс с выхода реверсивного двоичного счетчика 18 подается на вход вычитания реверсивного двоичного счетчика 19. При этом выходной импульс на выходе реверсивного двоичного счетчика 19 появляется после прохода импульсов управления, количество которых равно двоичному числу, 89 б предварительно записанному в данный счетчик с выхода буферного запоминающего устройства 17. В моменты обнуления реверсивных двоичных счетчиков

18 и 19 производится повторная их предустановка двоичной информацией с выхода буферного запоминающего устройства 17. Первоначально в реверсивные двоичные счетчики записываются соответственно числа и„ и К,.

После поступления на вход счетчика 18 п„ импульсов (сигнал U ) íà его выходе появляется выходной импульс (сигнал Б„в ), после этого в счетчик 18 записывается следующее число и и после прохода импульсов. с количеством п> формируется Второи Выходнои импульс (сигналы U U процессы протекают аналогйчно описанному. Аналогично происходит работа счетчика l9, на который поступают выходные импульсы счетчика 18, при этом после прохода К„ импульсов (сигнал U ) формируется выходной импульс (сигнал U ) и далее импуль1э сы формируются после К импульсов, К импульсов.и т.д.

Каждый выходной импульс счетчика

18 (сигнал U„ } после формирователя

22 импульсов формирует импульс управления (сигнал Б ), в соответствии

12 с которым на выходе инвертора 1 появляется импульс выходного тока (напряжения) U„(Э„) .

Процессы записи информации в буферное запоминающее устройство 17 и перезаписи в реверсивные двоичные счетчики 18 и 19 происходят следующим образом.

В исходном состоянии при отсутствии выходных импульсов счетчиков

18 и 19 на выходе формирователя 23 импульсов сигнал отсутствует (логический ноль), вследствие чего ключ 26 отключает выход двоичного счетчика 25 от адресного входа буферного запоминающего устройства 17, одновременно инвертированный сигнал формирователя

23 импульсов после инвертирующего элемента 27 открывает ключ 16, подключая выход дешифратора 14 адреса вывода к адресному входу буферного запоминающего устройства 17, при этом этот же сигнал переводит буферное Запоминающее устройство в режим запись информации. В этом состоянии процессор, устанавливая адреса ячеек памяти. буферного запоминающего устройства 17, производит запись ин9 Я ключа 16 дешифратор 14 адреса ввода от адресной шины буферного запоминающего устройства 17 и переводит последнее в режим считывания информации из ячейки с адресом, задаваемым двоичным счетчиком 25.

Пусть в счетчики 18 и 19 предварительно записаны числа r,, и К„.

После поступления от тактового генератора 20 на вход счетчика 18 количества импульсов, величина которого записана в процессе предыдущей предустановки (n„), на его выходе появляется выходной импульс — сигнал который вызывает. появление на

18 выходе формирователя импульсов 22 импульса с длительностью t„, который открывает ключ 26 (сигнал П ), и через инвертор 27 закрывает ключ 16 (сигнал U- ), одновременно переводя э буферное запоминающее устройство 17 в режим считывания информации. На выходе буферного запоминающего устройства 17 с задержкой по времени, равной t (длительность задержки в

1 общем случае определяется техническими данными примененного элемента . памяти), прявляется информация, записанная в ячейке памяти с адресом, определяемым выходным сигналом двоичного счетчика 25. В момент времени на входе синхронизации предуста2 новки счетчика 18 появляется задержанный блоком 21 задержки выходной импульс счетчика- 18, и в счетчик 18 переписывается информация из буферного запоминающего устройства 17 (старшая группа из q бит). После того, как на вход счетчика 19 поступило К импульсов с.выхода счетчика

18, на его выходе появляется выходной импульс (сигнал Uz ), который переключает RS-триггер 24 в нулевое состояние (сигнал U ) и увеличивает двоичную информацию двоичного счетчика 25 на единицу. Таким образом, на адресный вход буферного запоминающего устройства поступает новый код и на выходе его появляется информация, записанная в следующей ячейке памяти. При поступлении в момент времени t задержанного

2 импульса с блока 21 RS-триггер переключается в единичное состояние (сигнал U ), при этом производится

24 перезапись информации из буферного запоминающего устройства 17 в счетчик 19 (переписывается младшая группн из г бит). Описанные процессы далее

7 112178 формации в последнее. Записываемое информационное слово условно - бито на группы старших и младших бит, т.е. слово, состоящее из P бит, содержит

q бит старшей группы и r у- мг...;иней:

P=q+r

Старшая группа из q бит переписывается в счетчик 18 и кодирует количество импульсов тактового генератора 20, после прохода которых формируется выходной импульс счетчика

18, т.е. выходные импульсы уйравляемого задающего генератора, которые определяют частоту тока инвертора.

МлаДшая группа из r бит переписывается в. счетчик 19 и кодирует количество выходных импульсов счетчика 18, после прихода которых формируется выходной импульс счетчика 19.

Перезапись информации в счетчики

18 и 19 происходит после поступления импульса на их входы синхронизации предустановки. Указанные импульсы для счетчика 18 формируются из его выходных импульсов путем временной задержки с помощью блока 21 задержки.

Для счетчика 19 импульсы формируются

RS-триггером 24, при этом после поступления на его R-вход выходного импульса счетчика 19 триггер переходит в нулевое состояние, и после прихода задержанного импульса с блока задержки 21 RS-триггер 24 переходит в единичное состояние, положительный перепад которого синхронизирует предустановку счетчика 19. Задержка им35 пульсов предустановки необходима для того, чтобы на выходе буферного запоминающего устройства 17 успела. установиться необходимая для перезапи40 си информация.

Выходные импульсы счетчика 19 считываются двоичным счетчиком 25, который устанавливает двоичные адреса ячеек памяти буферного запоминающего

45 устройства 17. Количество состояний и их двоичная кодировка у двоичного счетчика 25 соответствуют количеству и кодировке ячеек памяти буферного запоминающего устройства 17. Каждый раз при появлении выходного импульса

50 счетчика 18 формирователь 23 импульсов выдает импульс, в течение которого информация с выхода двоичного счетчика 25 через открытый ключ 26 подается на адресный вход буферного запоминающего устройства 17, одновременно через инвертор 27 указанный импульс отключает с помощью

9 11 протекают аналогично, двоичный код на выходе счетчика 25 каждый раз увеличивается на единицу, при этом поочередно опрашиваются все ячейки памяти. Максимальное двоичное число на выходе двоичного счетчика 25 со" ответствует количеству ячеек памяти в буферном запоминающем устройст- . ве 17. После набора максимального кода счетчик переходит в нулевое состояние и далее процессы повторяются.

Реализация некоторых способов частотного регулирования системы пояснена на фиг. 5 и 6. Поступление импульсов со счетчика 19 (сигнал 0 ) управляет. переходом с одной частоты инвертора f> например, с начальной на резонансные частоты контуров

21789 10

fp<> fp . Записывая от процес2 З сора в буферное запоминающее устройство определенные соотношения необходимой частоты инвертора н времени работы на данной частоте, можно осуществить или кваэиплавное регулирование по резонансным частотам нагрузки (фиг. 5) или ступенчатое (фиг. 6).

Использование изобретения позволяет расширить функциональные возможности системы, поскольку в зависимости от конкретных требований технологии имеется возможность выработки и реализации оптимального закона управления частотой инчертора и, следовательно, мощностью и температурой в индукторах. иг. / е — цикла8 приема

1121789 щ — суачлаР передами

Мсье. 2 фи8. 3