Параллельный сумматор с контролем по четности

 

ПАРАЛЛЕЛЬНЫЙ СУММАТОР С КОНТРОДЕМ ПО ЧЕТНОСТИ, содержаний блок формирования функций переноса, блок формирования параллельных переносов , блок формирования разрядных полусумм, блок формирования разрядных сумм, блок формирования дублирующего выходного переноса и сумматор по модулю Два контроля выходного переноса, причем входы первого и второго слагаемых блока формирования функций переноса являются соответственно входами первого и второго слагаемых сумматора, выход блока формирования функций переноса соединен с входом блока формирования разрядных полусумм и первыми входами блока формирования параллельных переносов и блока формирования дублирующего выходного переноса, выход которого соединен с первым входом сумматора по модулю два контроля выходного переноса, выход которого явля ,ется выходом ошибки выходного переноса сумматора, вторые входы блока формирования параллельных переносов, блока формирования дублируницего выходного переноса и первый вход блока формирования разрядных сумм объединены и являются входом переноса сумматора , выход переноса старшего разряда блока формирования параллельных переносов соединен с вторым входом сумматора по модулю два контроля выЬсодного переноса и является выходом переноса сзмматора, второй и третий входы блока формирования разрядных сумм соединены соответственно с выходом переносов младших разрядов блока формирования параллельных переН носов и выходом блока формирования рязрядных полусумм, выход блока формирования разрядных сумм является выходом результата сумматора, о т личающийся тем, что, с цельно (Л повышения быстродействия и полноты С контроля, в него введены блок срабнения , сумматор по модулю два четности слагаемых, сумматор по модулю два контроля результата, блок формирования инверсных функций переноса, содержащий группу элементов И-НЕ и группу элементов ИЛИ-НЕ, и блок ; формирования четности переносов, содержащий группу элементов И и два элемента ИПИ, причем выходы элементов И с первого по седьмой группы соединены с входами первого элемента ШШ, выходы элементов И с восьмого по одиннадцатый группы соединены с входами второго элемента ШШ, первые входы одноименных элементов И-НЕ группы и элементов ШШ-НЕ группы объединены и соединены с входами соответствующих разрядов первого слагаемого сумматора, вторые входы одноименных элементов И-НЕ группы и элементов ИЛИ-НЕ группы объединены и соединены с входами соответствующих

,„SU„„1124283

СВОЗ СОВЕТСНИХ

РЕСПУБЛИН

gag G 06 F 7/385 G 06 Р 11/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPGKOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) .3621190/24-24 (22) 13.07.83 (46) 15.11.84. Бюл. М 42 (72) Б.Г.Лысиков и А.В.Яковлев (53) 681.3(088.8) (56) 1. Авторское свидетельство СССР

Ф 643871, кл. G 06 F 7/385, G 06 F 11/00, 1977.

2. Селлерс Ф. Методы обнаружения ошибок в работе ЗЦВМ. M., Мир, 1972, с. 130-136, фиг. 7.10 (прототнп). (54)(57) ПАРАЛЛЕЛЬНЫЙ СУММАТОР С .КОНТРОЛЕМ ПО ЧЕТНОСТИ, содержащий блок формирования функций переноса, блок формирования параллельных переносов, блок формирования разрядных палусумм, блок формирования разрядных сумм, блок формирования дублирующего выходного переноса и сумматор по модулю два контроля выходного переноса, причем входы первого и второго слагаемых блока формирования функций переноса являются соответственно входами первого и второго слагаемых сумматора, выход блока формирования функций переноса соединен с входом блока формирования разрядных полусумм и первыми входами блока формирования параллельных переносов и блока формирования дублирующего выходного переноса, выход которого соединен с первым входом сумматора по модулю два контроля выходного переноса, выход которого являI .ется выходом ошибки выходного переноса сумматора, вторые входы блока формирования парйллельных переносов, блока формирования дублирующего выходного переноса и первый вход блока формирования разрядных сумм объединены и являются входом переноса сум. матора, выход переноса старшего раз ряда блока формирования параллельных переносов соединен с вторым входом сумматора по модулю два контроля вы ходного переноса и является выходом переноса сумматора, второй и третий входы блока формирования разрядных сумм соединены соответственно с выходом переносов младших разрядов блока формирования параллельных пере, носов и выходом блока формирования рязрядных полусумм, выход блока формирования разрядных сумм является

О выходом результата сумматора, о т — 9 л и ч а ю шийся тем, что, с цель|о уф

1яовышения быстродействия и полноты - МУ контроля, в него введены блок сравнения, сумматор по модулю два четнос ти слагаемых, сумматор по модулю два Я контроля результата, ьлок формирования инверсных функций переноса, содержащий группу элементов И-НЕ и группу элементов ИЛИ-НЕ, и блок ; Ю формирования четности переносов, 4Ь содержащий группу элементов И и два ф элемента ИЛИ, причем выходы элемен- QQ тов И с первого по седьмой группы CQ соединены с входами первого элемента ИЛИ, выходы элементов И с восьмого по одиннадцатый группы соединены с входами второго элемента HJIH, пер-вые входы одноименных элементов И-НЕ, группы и элементов ИЛИ-НЕ группы объ единены и соединены с входами соответствунш1их разрядов первого слагаемого сумматора, вторые входы одноименных элементов -HE группы и элементов ИЛИ-НЕ группы объединены и соединены с входам соответствующих

1124283 разрядов второго слагаемого сумматора, выходы элементов И-НЕ группы и элементов ИЛИ-НЕ группы, выход блока формирования функций переноса и вход переноса сумматора соединены с соответствующими входами соответствующих элементов И группы, выходы первого и второго элементов ИЛИ, выход сумматора по модулю два четности слагаемых и выход блока формирования разрядных сумм соединены с соответствующими входами сумматора по модулю два контроля результата, выход которого . является выходом ошибки разрядных сумм сумматора, первый и второй входы сумматора по модулю два четности слагаемых являются соответственно входами контрольных разрядов первого и второго слагаемых, выход блока формирования функций переноса соедиI нен с первой группой входов блока сравнения, выход .которого является выходом ошибки функций переноса сумматора, выходы элементов И-НЕ группы и элементов ИЛИ-НЕ группы соединены с второй группой входов блока сравнения, выходы элементов ИЛИ-НЕ группы соединены с группой входов блока формирования разрядных полусумм.

Недостатком данного сумматора является низкое быстродействие вследствие необходимости формирования дублирующих переносов сквозным методом.

Наиболее близким техническим решением к предлагаемому является па30

Изобретение относится к вычислительной технике и может быть использовано для построения арифметических устройств, в которых контроль организован по четности, а используе- 5 мые сумматоры формируют разрядные

; п ер е нос ы п араллел ьным сп ос об ом.

Известен параллельный сумматор, содержащий в каждом разряде блок форье рования параллельного переноса, блок формирования разрядной суммы с функциональной зависимостью от переносов, блок формирования дублирующего переноса и блок:сравнения, первый вход которого соединен с выходом бло- 15 ка формирования дублирующего переноса, вход которого соединен с выходом блока формирования параллельного переноса предыдущего разряда и с вторым входом блока формирования раз- 20 рядной суммы с функциональной зависимостью от переносов, первый вход которого соединен с выходом блока формирования параллельного переноса данного разряда и со вторым входом блока сравнения, выход которого соединен со входом внешнего приемника сигнала "Ошибка" (1 ). раллельный сумматор, содержащий блок

;формирования функций генерации и передачи переноса, блок формирования параллельных переносов, блок формирования разрядных полусумм, блок формирования разрядных сумм, блок формирова ния дублирующего выходного переноса, блок ускоренного формирования четности разрядных сумм, блок формирования четности результата, первый второй и третий сумматоры по модулю два и элемент ИЛИ, выход которого соединен с выходом ошибки сумматора, а первый, второй и третий входы которого соединены с выходами соответст" вующих сумматоров по модулю два, первый и второй входы первого сумматора по модулю два соединены соответственно со вторым выходом блока формирования параллельных переносов и с выходом блока формирования дублирующего выходного переноса, первый вход второго сумматора по модулю два соединен с выходом блока формирования разрядных полусумм, а второй и третий входы второго сумматора по модулю два соединены соответственно с первым входом блока ускоренного формирования четности разрядных сумм, выходом внешнего источника четности первого слагаемого и с вторым входом блока ускоренного формирования четности разрядных сумм и выходом внешне. го источника четности второго слагаемого, первый и второй входы третьего сумматорапо модулю два соеди3 1 3242 иены соответственно с выходом блока формирования четности результата и с выходом блока ускоренного формирования четности разрядных сумм, третц3 вход которого соединен с вторым входом блока формирования дублирующего выходного переноса, с выходом блока формирования функций генерации и передачи переноса и с первым входом блока формирования параллельных пере-1О носов, а четвертый .вход которого соединен с выходом блока формирования разрядных полусумм, пятый вход блока ускоренного формирования четности разрядных сумм соединен со. вторым входом блока формирования параллельных переносов, со вторым входом блока формирования разрядных сумм, с первым входом блока формирования дублирующего выходного переноса и с выходом внешнего источника входного переноса, первый и второй входы блока формирования функций генерации и передачи переноса соединены соответственно с первым и вторым входами блока формирования разрядных полусумм, с третьим и четвертым входами блока формирования разрядных сумм и с входом первого слагаемого сумматора и с входом второго слагаемого сумматора, выход блока формирования разрядных сумм соединен со входом блока формирования четности результата и с выходом результата сумматора (2 1.

Недостатками данного сумматора являются низкое быстродействие блока ускоренного формирования четности разрядных сумм вследствие необходимости формирования разрядных полусумм4О ,1 большой временной цикл работы вследствие более позднего формирования четности разрядных сумм по сравнению с формированием самих разрядных сумм, недостаточная полнота контро- 45 ля из-за невозможности обнаружения всех типов ошибок, возникающих в блоке формирования функций генерации и передачи переноса.

Цель изобретения — повышение быст-50 .. роиействия и полноты контроля.

Поставленная цель достигается тем, что в параллельный сумматор с контролем по четности, содержащий блок формирования функций переноса, блок 55 формирования параллельных переносов, блок формирования разрядных полусумм, блок формирования разрядных сумм .

) 83 блок формирования дублирующего выход ного переноса и сумматор по модулю . два контроля выходного переноса, причем входы первого и второго слагаемых блока формирования функций переноса являются соответственно входами первого и второго слагаемых сумматора, выход блока формирования функций переноса соединен со входом блока формирования разрядных полусумм и первьпж входами блока формирования па" раллельных переносов и блока формирования дублирующего выходного переноса, выход которого соединен с первым входом сумматора по модулю два контроля выходного переноса, выход которого является выходом ошибки выходного переноса сумматора, вторые входы блока формирования параллельных переносов, блока форми-. рования дублирукщего выходного переноса и первый вход блока формирования разрядных сумм объединены и являются входом переноса сумматора, выход переноса старшего разряда блока формирования параллельных переносов соединен со вторым входом сумматора по модулю два контроля выходного переноса и является выходом переноса сум матора, второй и третий входы блока формирования разрядных сумм соединены соответственно с выходом переносов младших разрядов блока формирова-. ния параллельных переносов и выходом блока формирования разрядных полусумм, выход блока формирования разрядных сумм является выходом результата сумматора, введены блок сравнения, сумматор по модулю два четности слагаемых, сумматор по модулю два контроля результата блок формирования инверсных функцйй переноса, содержащий группу элементов И-НЕ и группу элементов ИЛИ-НЕ, и блок фор мирования четности переносов, содер" жащий группу элементов И и два элемента ИЛИ,причем выходы элементов

И с первого по седьмой группы соединены со входами. первого элемента

ИЛИ, выходы элементов И с восьмого по одиннадцатый группы соединены со входами второго элемента ИЛИ, первые входы одноименных элементов

И-НЕ группы и элементов ИЛИ-HE груп пы объединены и соединены со входами соответствующих разрядов первого слагаемого сумматора, вторые входы одноименных элементов И-НЕ группы и элементов ИЛИ-НЕ группы

5 1124283 ь

Параллельный сумматор с контролем по четности (фиг. 1) содержит блок

1 формирования функций переноса, блок 2 формирования параллельных . переносов, блок 3 формирования разрядных полусумм, блок 4 формирования разрядных сумм, блок 5 формирования дублирующего выходного переноса, сумматор 6 по модулю два контроля выходного переноса, блок 7 формирования инверсных функций переноса, сумматор 8 по модулю два четности объединены и соединены со входами

1соответствующих разрядов второго слагаемого сумматора, выходы элемен тов И-HE группы и элементов ИЛИ-НЕ

1руппы, выход блока формирования 5

1рункций переноса и вход переноса сум", 1чатора соединены с соответствующими

Входами соответствующих элементов

И группы, выходы первого и второго

Ьлементов ИЛИ, выход сумматора по

1 модулю два четности слагаемых и выход блока формирования разрядных сумм соединены с соответствующими входами сумматора по модулю два контроля результата, выход которого является выходом ошибки разрядных

):умматора, первый и второй входы су Й матора по модулю два четности слагаемых являются соответственно входами контрольных разрядов первого и вто-20 рого слагаемых, выход блока формирования функций переноса соединен с первой группой входов блока сравнения, выход которого является выходом ошибки функций переноса сумматора, 25 выход элементов И-НЕ группы и элементов ИЛИ-НЕ группы соединены со второй группой входов блока сравнения, выходы элементов ИЛИ-HE группы соединены с группой входов блока фор-3р мирования разрядных полусумм.

На фиг. 1 приведена функциональная схема параллельного сумматора с контролем по четности; на фиг. 2 — то же, блока формирования функций переноса, на фиг. 3, — то же, третьего разряда блока формирования параллельных переносов; на фиг. 4 - то же, блока формирования разрядных полусумм; на . фиг. 5 — то же, блока формирования . разрядных сумм; на фиг. 6 — то же, блока формирования дублирующего выходного переноса; на фиг. 7 — то же, блока формирования инверсных функций переноса; на фиг. 8 — то же, блока формирования четности переносов. слагаемых, блок 9 формирования четности переносов, сумматор 10 по модулю два контроля результата, блок

11 сравнения, входы 12 и 13 первого

I и второго слагаемых сумматора, входы 14, 15 контрольных разрядов первого и второго слагаемых сумматора, вход 16 переноса сумматора, выход

17 ошибки разрядных сумм сумматора, выход 18 результата. сумматора, выход

19 ошибки выходного переноса сумматора, выход 20 переноса сумматора, выход 21 ошибки функций переноса сумматора.

Блок 1 формирования функций переноса (фиг. 2) содержит элементы И

22-25, выходы которых обозначены соответственно 50 -53, и элементы ИЛИ

26-29, выходы которых обозначены соответственно TO-ТЗ .

Блок 2 формирования параллельных переносов (фиг. 3) содержит в каждо>1 разряде узел формирования перенаса, которые аналогичны между собой, и указан на примере узла формирования переноса из третьего разряда, который содержит элементы И 30-32 и элемент ИЛИ 33, выход которого обозна,чен С>, Блок 3 формирования разрядных полусумм (фиг. 4) содержит элементы И

34-37, выходы которых обозначены соответственно НО-НЗ.

Блок 4 формирования разрядных сумм (фиг, 5) содержит двухвходовые сумматоры 38-4 1 по модулю два, выходы которых обозначены соответственно

50-53.

Блок 5 формирования дублирующего выходного переноса, (фиг. 6) содержит элементы И 42-45 и элемент

ИЛИ 46, выход которого обозначен

С вых. с1 .

Блок 7 формирования .инверсных функций переноса (фиг. 7) содержит группу элементов И-НЕ 47-50, выходы которых обозначены соответственно

60-G3 и группу элементов ИЛИ-НЕ

51-54, выходы которых обозначены соответственно ТО-ТЭ.

Блок 9 формирования четности переносов (фиг. 8) содержит группу элементов И 55-65 и элементы ИЛИ 66, 67, выходы которых обозначены соот ветственно P© и К.

Выход сумматора 6 по модулю два контроля выходного переноса соединен с выходом 19 ошибки выходного

1124283

10 го переноса, выход переноса млад- 35 ших разрядов которого соединен с вторым входом блока 4 формирования разрядных сумм, выход сумматора 10 по модулю два контроля результата является выходом 17 ошибки разрядных Ю сумм сумматора, а первый вход сумматора 10 по модулю два контроля результата соединен с выходом блока 9 формирования четности переносов, второй вход сумматора 10 по модулю два конт- 5 роля результата соединен с выходом сумматора 8 по модулю два четности слагаемых, первый и второй входы которого являются соответственно входами 14, 15 контрольных разрядов 50 первого и второго слагаемых сумматора, выход блока 3 формирования разрядных полусумм соединен с третьим входом блока 4 формирования разрядных сумм, выход которого является выходом ре- SS зультата сумматора и соединен с третьим входом сумматора 10 .контроля по модулю два результата, а выход переноса сумматора, а первый вход сумматора 6 по модулю два контроля выходного переноса соединен с выходом блока 5 формирования дублирующего выходного переноса, второй вход кото- 5 рого соединен со входом 16 переноса сумматора, с первым входом блока 4 формирования разрядных сумм, со вторым входом блока 2 формирования параллельных переносов и с третьим входом блока 9 формирования четности переносов, второй вход которого соединен с вторым входом блока 3 формирования разрядных полусумм, с вторым входом блока 11 сравнения, с выходом блока 7 формирования инверсных функций нереноса, входы первого и второго слагаемых которого соединены соответственно с входами 12, 13 первого и второго слагаемых сумматора и с соответствунщими входами первого и второго слагаемых блока 1 формирования функций переноса, выход которого соединен с первыми входами блока 11 сравнения, блока 3 формирования разрядных полусумм, блока 9 формирования четности переносов, блока 5 формирования дублирующего выходного переноса и блока 2 формирования параллельных переносов, выход пе-ЗО еноса старшего разряда которого яв» ляется выходом 20 переноса сумматора и соединен со вторым входом сумматора 6 по модулю два контроля выходноблока 11 сравнения является выходом

17 ошибки функций переноса сумматора.

Параллельный сумматор с контролем по. четности работает следующим образом.

На входы первого и втового слагае мых блока 1 формирования функций переноса и входы элементов И-НЕ и HJIH-НЕ групп блока 7 формирования инверсных функций переноса поступают первое и второе слагаемые, на первый и второй входы сумматора 8 по модулю два четности слагаемых поступают соответ ственно контрольные разряды первого и второго слагаемых. В указанных вы1 ше блоках формируются соответственно функции генерации и передачи переноса, которые поступают на соответствующие входы блока 11 сравнения, блока 2 формирования параллельных переносов, блока 3 формирования разряд ных полусумм, блока 5 формирования дублирующего выходного переноса и блока 9 формирования четности переносов, инверсные функции генерации и передачи переноса, которые поступают на соответствующие входы блока 11 сравнения, блока 3 формирования разрядных полусумм и блока 9 формирования разрядных полусумм и блока 9 формирования четности переносов, и суммарная четность слагаеьых, которая поступает на соответствующие входы сумматора 10 по модулю два контроля езультата. С приходом переноса со ода 16 переноса сумматора на соот" ветствующие входы блока 2 формирования параллельных переносов, блока 5 формирования дублирующего выходного переноса и блока 9 формирования четности переносов в указанных блоках формируются соответственно выходной перенос, поступающий на второй в вход сумматора 6 по модулю два контроля выходного переноса и на выход

20 переноса сумматора, и параллельные переносы, которые поступают на соответствующий вход блока 4 формирования разрядных сумм, дублирующий выходной перенос, поступакщий на первый вход сумматора 6 по модулю два контроля выходного переноса, и четность переносов с коррекцией четности переносов, поступающие на соответствукицие входы сумматора 10 по модулю два контроля результата. Параллельно с этим в блоке 3 форьярова" ния разрядных полусумм формируются

10 разрядных полусумм. Тогда эта ошибка вызовет ошибку в 1 -м разряде блока 4 формирования разрядных сумм, что приведет к нечетному числу ошибок в разрядах суммы. В этом случае указанная ошибка будет обнаружена контролем по четности в сумматоре 10, коЬ рый сформирует сигнал на выходе ошибки разрядных сумм сумматора.

В случае возникновения ошибки в

"1-м разряде непосредственно самого блока 4 формирования разрядных сумм . данная ошибка будет обнаружена в сумматоре 10 аналогично.

Предположим, что произошла ошибка в блоке 1 формирования функций переноса. Тогда эта ошибка будет обнаружена контролем по четности в блоке

11 сравнения, который сформирует сигнал на выходе 21 ошибки функций генерации и передачи переноса сумматора.

9 112428 разрядные полусуммы, которые поступают на соответствующий вход блока формиРования разрядных сумм. При поступлении разрядных палусумм, входного переноса и параллельных пере- 5 носов на соответствующие входы блока

4 формирования разрядных сумм в последнем формируются. разрядные суммы, которые поступают на выход 18 результата сумматора и на соответствующий вход сумматора 10 по модулю два контроля результата.

Предположим, что произошла ошибка в 1 -разряде блока 2 формирования параллельных переносов. Тогда 15 эта ошибка вызовет ошибку в (1+1)-м разряде блока 4 формирования разряд ных сумм, что приведет к нечетному числу ошибок в разрядах суммы.

Тогда эта ошибка будет обнаружена 0 контролем по четности в сумматоре

10 по модулю два контроля результата и появится сигнал на выходе 17 ошибки разрядных сумм сумматора.

Предположим, что возникла ошибка в формировании переноса старшего разряда (выходного переноса) в блоке 2 формирования параллельных переносов.

Тогда эта ошибка будет обнаружена контролем по четности в сумматоре 6 зб по модулю два контроля выходного переноса, который формирует сигнал на выходе 19 ошибки выходного переноса сумматора.

Предположим, что возникла ошибка

В 1-м разряде блока 3 формирования

В предложенном сумматоре удалось увеличить быстродействие параллельного сумматора.

Полнота контроля в предложенном сумматоре обеспечивается за счет того, что все основные блоки параллельного сумматора (блок формирования функций переноса, блок формирования параллельных переносов, блок формирования разрядных полусумм и блок формирования разрядных сумм) охвачены контролем по четности.

1124283 фиг. t

1124283

1124283

1124283

/Ю

)124283

Юю Юдоли/ Рп д лона 7

Фиг d

ЗНЯШВ Заказ 8280/37 àà 698 - Подиисное

Oaman ШШ "Па иаи", г. Ужгород, ул.Проектная,4