Аналого-цифровое множительное устройство
АНАЛОГО-ЦИФРОВОЕ МНОЖИТЕЛЬНОЕ УСТРОЙСТВО, содержащее блок управления , первый интегратор, вход которого через первый ключ соединен с первым входом устройства и через второй ключ - с выходом источника эталонного напряжения, -а выход - с первым входом первого компаратора, второй вход которого соединен с шиной нулевого потенциала, a выход - с первым входом блока управления, третий ключ, информационный вход которого соединен с вторьтм входом устройС1за , генератор импульсов, выход которого через четвертый ключ соединен с входом счетчика, первый выход блока.управления соединен с управляющим входом первого ключа, второй выход блока управления с-оединен с управляющим входом второго ключа, третий выход блока управления соединен с. управляющим входом четвертого ключа , отличающееся тем, ЧТО, с целью повышения быстродействия и точности, устройство содержит второй интегратор, второй компаратор, сумматор, накапливающий сумматор, квадратор, пятый и шестой ключи, a блок управления содержит тактовый генератор, инвертор, два дифференцирующих элемента, два элемента ИЛИ, два Л-К-триггера, элемент И и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, при этом выход источника эталонного напряжения через ПЯТЫЙ ключ соединен с входом второго интегратора, соединенным с выходом третьего ключа, выход второго интегратора соединен с первым входом второго компаратора, второй вход которого соединен с шиной нулевого потенциала, a выход - с входом первого дифференцирующего элемента блока управления, являющимся вторым входом блока управления, выход счетчика соединен с входом квадратора, выход генератора импульсов через шестой ключ соединен с входом разрешения суммирования накапливающего сумматора, ) ход счетчика соединен с информационным входом накапливающего сумматора, выходы квадратора и накапливающего сумматора соединены с соответствующими входами сумматора, управляющие входы третьего и пятого ключей соединены соответственно с первым и вторым выходами блока управления, а выход элемента ИСКПЮЧАЩЕЕ ИЛИ блока управления, являющийся его четвертым выходом, соединен с управляющим входом шестого ключа, выход тактового генератора, являю1цийся первым выхо:дом блока управления, соединен с вхотдом инвертора и с первыми входами первого и второго элементов ШШ, вход второго дифференцирующего элемента является первым входом блока управления , выходы первого и второго дифференцирующих элементов соединены с вторыми входами первого и второго элементов ИЛИ, выход каждого из которых через соотБетствуюи1 1й 3 -К-триггер соединен с входами элемента И и
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИН
„„SU„„24346
G 06 J 1/00; G 06 G 7/16
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К ABTOPCHOMY СВИДЕЧ ЕЛЬСТВЪ
ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTMA (21) 3630865/24-24 (22) 29.07.83 (46) 15.11.84. Бюл. 9- 42 (72) П.М.Евграфов (53) 681.3(088 ° 8) (56) 1. "Автометрия", 1977, Р 1, с. 84-87.
2. Авторское свидетельство СССР
Ф 533944, кл. G 06 J 1/00, 1975 (прототип). (54) (57) АНАЛОГО-ЦИФРОВОЕ МНОЖИТЕЛЬНОЕ УСТРОЙСТВО, содержащее блок управления, первый интегратор, вход которого через первый ключ соединен с первым входом устройства и через второй ключ — с выходом источника эталонного напряжения, .а выход — с первым входом первого компаратора, второй вход которого соединен с шиной нулевого потенциала, а выход — с первым входом блока управления, третий ключ, информационный вход которого соединен с вторым входом устройс: за, генератор импульсов, выход которого через четвертый ключ соединен с входом счетчика, первый выход блока, управления соединен с управляющим входом первого ключа, второй выход блока управления соединен с управляющим входом второго ключа, третий выход блока управления соединен с. управляющим входом четвертого ключа, отличающееся тем, :что, с целью повышения быстродействия и точности, устройство содержит вто-. рой интегратор, второй компаратор, сумматор, накапливающий сумматор, квадратор, пятый и шестой ключи, а блок управления содержит тактовый генератор, инвертор, два дифференцирующих элемента, два элемента ИЛИ, два З-К-триггера, элемент И и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, при этом выход источника эталонного напряжения через -пятый ключ соединен с входом второго интегратора, соединенным с выходом третьего ключа, выход второго интегратора соединен с первым входом второго компаратора, второй вход которого соединен с шиной нулевого потенциала, а выход — с входом первого дифференцирующего элемента блока управления, являющимся вторым входом блока управления, выход счетчика соединен с входом квадратора, выход генератора импульсов через шестой ключ соединен с входом разрешения суммирования накапливающего сумматора, выход счетчика соединен с информационным входом накапливающего сумматора, выходы квадратора и накапливающего сумматора соединены с соответствующими входами сумматора, управляющие входы тре ьего и пятого ключей соединены соответственно с первым и вторым выходами блока управления, а выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ блока управления, являющийся его четвертым выходом, соединен с управляющим входом шестого ключа, выход тактового генератора, являющийся первым выхо дом блока управления, соединен с вхо-. дом инвертора и с первыми входами первого и второго элементов ИЛИ, вход второго дифференцирующего элемента является первым входом блока управления, выходы первого и второго дифференцирующих элементов соединены с вторыми входами первого и второго элементов ИЛИ, выход каждого из которых через соответствуюцрш Д -К-триггер соединен с входами элемента И и
3124346 элемента ИСКПЮЧАЯ%1ЕЕ ИЛИ, выход инвертора является вторым выходом бло1
Изобретение относится к вычислительнЬй технике и может быть использовано для получения информации о произведении двух аналогичных величин, а также в качестве внешнего 5 устройства в системах автоматического управления.
Известно аналого-цифровое вычислительное устройство, которое позволяет получить произведение двух ана- 0 логовых величин с представлением результата в цифровой форме. Получение произведения в этом устройстве состоит в том, что один из сомножителей преобразуется в цифровую форму посред 15 ством аналого-цифрового преобразова теля, затем этот цифровой эквивалент первого сомножителя подается на вход цифроаналогового преобразователя, с помощью которого производит- 20 ся перемножение на другой сомножитель а затем полученная аналоговая величина, пропорциональная произведению, преобразуется в цифровую форму с помощью аналого-цифрового преобразова- 25 теля 13.
Однако данное устройство обладает довольно низкой точностью, так как аналого-цифровой и цифроаналоговый преобразователи имеют свои собствен- 50 ные погрешности преобразования, а все устройство реализует преобразование аналог-код -аналог-код, т.е. в общую погрешность умножения будут вносить свой вклад аналого-цифровой преобразователь - два раза, цифроана логовый преобразователь — один раз.
Наиболее близким к предлагаемому является аналого-цифровое множитель ное устройство, содержащее ключи, 40 сигнальные входы первого и второго которых подключены к входам устройства, а сигнальный вход третьего ключа подключен к выходу источника эталонного напряжения, выход первого 45 ключа подключен к входу интегратора, соединенного выходом с входом компаратора, выход которого подключен к первому входу блока управления, ка управления, а выход элемента И— третьим выходом блока управления.
2 счетчика импульсов, подключенного счетным входом к выходу ключа, информационный вход которого соединен с выходом генератора импульсов, управляющие входы ключей соединены с выходом блока управления. Множительное устройство работает в два такта. Во втором такте производится измерение второго сомножителя с одновременным умножением в счетчике. В первом такте производится измерение методом двойного интегрирования и результат измерения заносится в .счетчик. К началу второго такта код счетчика меняется на обратный. Начиная со второго такта, на вход интегратора подается вторая величина и производится про цесс прямого интегрирования. Время прямого интегрирования при этом пропорционально величине первого сомножителя и в общем случае меньше времени прямого интегрирования в первом такте, а величина напряжения на ин" теграторе в момент заполнения счетчик ка пропорциональна произведению подаваемых на вход множительного устройства величин. По заполнении счетчика он обнуляется и начинается обратное интегрирование, во время которого в счетчике накапливается цифровой эквивалент произведения $2 ), В данном устройстве в общую погрешность аналого-цифрового умножения аналого-цифровое преобразование вносит погрешность два раза, т.е. данный способ умножения позволяет полу- . чить точность большую, чем в первом описанном устройстве. К недостаткам данного устройства относится низкое быстродействие и точность. Если рассмотреть погрешности аналого-цифрового преобразования, возникающие в каждом такте в отдельности, то становится ясным, что погрешность преобразования при прочих равных условиях в первом такте меньше, чем во втором.
Так как из всех помех наиболее сущест. венный вклад s погрешность измерения вносит составляющая частотой питания
11243 (50 Гц), то, как правило, время прямого интегрирования выбирается равным либо кратным периоду промышленной частоты электропитания. Поэтому всякое уменьшение времени прямого интег- 5 рирования влечет за собой увеличение погрешности преобразования, что и имеет место во втором такте работы данного устройства, время прямого интегрирования которого прямо прогорционально первому сомножителю.
К недостаткам известного устройства относится также то, что выделяется специальный второй такт на измерение второго сомножителя и получе- ние произведения, что приводит к
1 уменьшению быстродействия устроиства и увеличению динамической погрешности измерения.
Цель изобретения - повышение быст-, родействия и точности.
Указанная цель достигается тем, что аналого-цифровое множительное устройство, содержащее блок управления, первый интегратор, вход которого через первый ключ соединен с первым входом устройства и через второй ключ — с выходом источника эталонного напряжения, а выход — с первым входом первого компаратора, второй
30 вход которого соединен с шиной нулевого потенциала, а выход — с первым входом блока управления, третий ключ, информационный вход которого соединен с вторым входом устройства, генера,тор импульсов, .выход которого через четвертый ключ соединен с входом счет. чика, первый выход блока управления соединен с.управляющим входом первого ключа, второй выход блока управле-4О ния соединен с управляющим входом второго ключа, третий выход блока управления соединен с управляющим входом четвертого ключа, содержит второй интегратор, второй компаратор.41 сумматор, накапливающий сумматор, квадратор, пятый и шестой ключи, а блок управления содержит тактовый генератор, инвертор, два дифференцирующих элемента, два элемента ИЛИ, два 3-К-триггера, элемент И и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, при этом выход источника эталонного напряжения через пятый ключ соединен с входом второго интегратора, соединенным с 55 выходом третьего ключа, выход второго интегратора соединен с первым входом второго компаратора, второй
46 4 вход которого соединен с шиной нулевого потенциала, а выход — с входом первого дифференцирующего элемента блока управления, являющимся вторым входом блока управления, вход счетчика соединен с входом квадратора, выход генератора импульсов через mecтой ключ соединен с входом разрешения суммирования накапливающего сумматора, выход счетчика соединен с информационным входом накапливающего сумматора, выходы квадратора и накапливающего сумматора соединены с соответствующими входами сумматора, управляющие входы третьего и пятого ключей соединены соответственно с первым и вторым выходами блока управления, а выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ блока чппавления, являющийся его четвертым выходом, соединен с управляющим входом шестого ключа, выход тактового генератора, являющийся первым выходом блока управления, соединен с входом инвертора и с первыми входами первого и второго элементов ИЛИ, вход второго дифференцирующего элемента является первым входом блока управления, выходы первого и второго дифференцирующих элементов соединены с вторыми входами первого и второго элементов ИЛИ, выход каждого из которйх через соответствующий 3-К-триггер соединен с входами элемента И и элемента ИСКЛЮЧАЮЩЕЕ.ИЛИ, выход инвертора является вторым выходом блока управления, а выход элемента И вЂ” третьим выходом блока управления.
На фиг.1 представлена структурная схема предлагаемого устройства; на
@иг.2 — временные диаграммы работы; на фиг.3 — схема блока управления.
Устройство содержит ключи 1-4, источники 5 эталонного напряжения, интеграторы 6 и 7, компараторы 8 и 9, блок управления 10, генератор 11 импульсов, ключи 12 и 13, счетчик 14, квадратор 15, накапливающий сумматор
16, сумматоры 17.
Блок управления 10 содержит тактовый генератор 18,3-К-триггеры 19 и
20, элементы ИЛИ 21 и 22, дифференцирующие элементы 23 и 24, элементы И
25 и 26, инвертор 27.
Устройство работает следующим образом.
Перед каждым циклом измерения блоки устройства. устанавливаются. в состояние, при котором их выходные сигналы равны нулю. В момент времени
1124346 блок управления 10, вырабатывает сигнал, открывающий ключи 1 и 2, тем са мым на входы интеграторов 6 и 7 подаются аналоговые величины х и у, представленные в виде напряжений. 5
Ключи 3 и 4 разомкнуты. Начинается процесс пряж го интегрирования, который заканчивается через время, кратное периоду сетевой частоты, например, через 20 мс, в момент „. Выбор времени прямого интегрирования кратным 20 мс гарантирует помехоустойчивость обоих каналов преобразования от помехи сетевой частоты. В момент размыкаются ключи 1 и 2 и замыкаются ключи 3 и 4, подключая ко входам интеграторов источник 5 эталонного напряжения, тем самым начинается процесс обратйого интегрирования.
Одновременно с этим через ключ 13 начинают проходить импульсы от генератора 11 импульсов на вход счетчика
14 и на вход квадратора 15. В момент напряжение на выходе интегратора (или 7),на вход которого при пря- 25 мом интегрировании подавался наимень ший из сомножителей, т.е. х, становится равным 0 =О, В это время компаратор этого же канала (8 или 9) . вырабатывает сигнал "Окончание изме- 30 рения х", который поступает на блок управления 10. В этот момент блок управления 10 запрещает прохождение импульсов через ключ 13 и разрешает прохождение импульсов через ключ 12 и З5 на вход "Разрешение суммирования" накапливающего сумматора 16. В момент
1 заканчивается возведение к квадрат квадратором 15 и подсчет импульсов счетчиком 14 импульсов.
Длительность временного отрезка
3 t „= Ф - „пропорциональна величине х. В момент 4 0 =О и компаратор канала преобразования у вырабатывает сигнал "Окончание измерения у", кото-45 рый подается на соогветствующий вход блока управления. В этот момент блок управления 10 запрещает прохождение импульсов через ключ 12 на вход "Разрешение суммирования" накапливающего 50 сумматора 16. Длительность временного отрезка Ич = 4 з 4 пропорциональ на величине у. Временные отрезки й1» и dt > q заполняются импульсами. При этом число импульсов, укладывающихся на этих отрезках, пропорционально соответственно х и у-х. Соответственно на выходе квадратора образуется.число, пропорциональное х, а на выходе накапливающего сумматора — число, пропорциональное х(у-х). Таким образом, на выходе сумматора 17 к моменту окончания измерения наибольшей из величин образуется число, пропорциональное х +х(у-х)=ху.
Предлагаемое устройство имеет большее быстродействие в сравнении с известным за счет параллельного измерения обоих сомножителей н одновременного с этим умножения. В предлагаемом устройстве времена прямого интегрирования постоянны, разны между собой и кратны част те питания, что обеспечивает большую точность в сравении с прототипом за счет повышения омехоустойчивости.
Таким образом, предлагаемое устойство обчадает большей точностью быстродействием в сравнении с прототипом.
Блок управления работает следующим образом.
Тактовый генератор 18 вырабатывает сигнал, отпирающий ключи 1 и 2, длительностью 20 мс, и запирающийся ключи 3 и 4. Перед началом первого такта 3-К-триггеры 19 и 20 находятся в состоянии "ноль . По окончании первого такта сигнал от тактового генератора 18 через элемент KIN 21 устанавливает триггер 19 в состояние
"единица" и через элемент ИЛИ 22 устанавливает триггер 20 в состояние
"единица". По приходу сигнала "Окончание измерения х", поступающего с выхода компаратора 8 через первую дифференцирующую цепочку 23 и через элемент ИЛИ 2 1, триггер 19 устанавливается в положение "ноль". С приходом сигнала "Окончание измерения у", поступающего с выхода компаратора 9 через вторую дифференцирующую цепочку 24 и через элемент ИЛИ 22, триггер 20 устанавливается в положение ноль
Повышение быстродействия и точности определяет технико-зкономический эффект.от использования изобретения..112434б
Уу
Рие. Я
1124346 юг
Я В
К13
KjZ
ОтУ
pent. 3
Заказ 8284/40 Тираж 698 Подписное
ВНИИПИ Государственного. комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д;4/5.Филиал ППП "Патент", r.ужгород, ул.Проектная, 4
Составитель Г.Осипов
Редактор С.Тимохина Техред M.Êóýüìà Корректор С.Черни
