Многовходовый многозначный логический элемент максимум

 

МНОГОВХОДОВЬЙ МНОГОЗНАЧНЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ МАКСИМУМ, содержащий две группы комплементарных Пар МОП-транзисторов, затворы i-той комплементарной пары МОП-транзисторов каждой группы подключены к i-му входу элемента, МОП-транзисторы с каналом р-типа каждой группы включены последовательно, подложки и свободный исток мод-транзисторов с каналом р-типа первой группы подключены к положительной шине питания, свободный исток и подложки МОП-транзисторов с каналом р-типа второй группы подключены к первому выводу первого резистора , истоки и подложки МОП-транзисторов с каналом п-типа первой группы подключены к отрицательной шине питания , а их стоки объединены, подложки и истоки МОП-транзисторов с каналом п-типа второй группы подключены к первому выводу второго резистора, а их стоки объединены, отличающийся тем что, с целью расширения функциональных возможностей, в него введен третий резистор, включенный мезкду стоками МОП-транзисто (Л ров с каналом п-типа первой группы и первым выводом второго резистора, второй вывод которого подключен к первому вьшоду первого резистора, а стоки МОП-транзисторовс каналом п-типа второй группы подключены к выходу элемента и свободному стоку МОПтранзистора с каналом р-типа второй ю группы, а свободный сток МОП-транзис& тора с каналом р-типа первой группы . подключен к второму вьшоду первого to резистора.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТ ИЧЕСНИХ

РЕСПУБЛИН

I><)4 Н 03 К 19 094

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

1 (1

РййййтИА

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3539391/18-21 (22) 12.01.83 (46) 23 ° 04.88. Бюл. Р 15 (72) Г.-З.Басалаев, А.Б.Кметь, В.И.Медведев и Д.С.Сержанович (53) 621.375.083 (088.8) (56) Front I.G., Givone D.D. Multiple.—

:valued Logic Gates using MESFFT s

Proceedings of the 9-th International

Symposium of Multiple-valued I.ogic, Bath. 1979, РЧ, р. 175-181 °

Huertas I.L.,Carmona I.M. Lowpower Ternaly С-MOS. Circuits. Proceedings of. the 9-th International Symposium of. Multiple-valued Logic, Bath, 1979, N V, р.114, fig. 13. (54) (57) МНОГОВХОДОВЫЙ МНОГОЗНАЧНЫЙ

ЛОГИЧЕСКИЙ ЭЛЕМЕНТ МАКСИМУМ, содержащий две группы комплементарных Пар

МОП-транзисторов, затворы i-той комплементарной пары MOII-транзисторов каждой группы подключены к i-му входу элемента, МОП-транзисторы с каналом р-типа каждой группы включены последовательно, подложки и свободный исток MOII-транзисторов с каналом р-типа первой группы подключены к поÄÄSUÄÄ 1126172 А ложительной шине питания, свободный исток и подложки МОП-транзисторов с каналом р-типа второй группы подключены к первому выводу первого резистора, истоки и подложки MOII-транзисторов с каналом и-типа первой группы подключены к отрицательной шине питания, а их стоки объединены, подложки и истоки MOII-транзисторов с каналом и-типа второй группы подключены к первому выводу второго резистора, а их стоки объединены, о т л и ч а юшийся тем, что, с целью расширения функциональных возможностей, в него введен третий резистор, включенный между стоками MOII-транзисторов с каналом п-типа первой группы и первым выводом второго резистора, второй вывод которого подключен к первому выводу первого резистора, а стоки МОП-транзисторов с каналом и-типа второй группы подключены к выходу элемента и свободному стоку МОПтранзистора с каналом р-типа второй группы, а свободный сток МОП-транзистора с каналом р-типа первой группы подключен к второму выводу первого резистора.

1126172

Изобретение относится к импульсной технике, а именно к многозначным элементам на МОП-транзисторах, и может быть использовано для построения цифровых логических устройств.

Известны двухвходовые многозначные логические элементы, содержащие переключатели тока на полевых транзисторах и выходной каскад. 1G

Недостатком известных устройств является их. сложность.

Наиболее близким по технической сущности к изобретению является двухвходовой трехзначный элемент ИЛИ, 15 реализующий функцию максимум, содер.жащий две группы комплементарных пар МОП-транзисторов, затворы i-ой комплементарной пары МОП-транзисторов каждой группы подключены к -му вхо- 2О ду элемента, МОП-транзисторы с каналом р-типа каждой группы включены последовательно, подложки и свободный исток МОП-транзисторов с каналом р-типа первой группы подключены к 25 положительной шине питания, свободный исток и подложки МОП-транзисторов с йаналом р-типа подключены к первому выводу первого резистора, второй вывод которого подключен к по- 3О ложительной шине питания, истоки и подложки МОП-транзисторов с каналом и-типа первой группы подключены к отрицательной шине питания, а их стоки объединены, подложки и истоки

МОП-транзисторов с каналом п-типа второй группы подключены к первому выводу второго резистора, второй вывод которого подключен к положительной шине питания, свободные стоки 4О

МОП-транзисторов с каналом р †ти первой и второй групп подключены соответственно к стокам МОП-транзисторов с каналом и-типа второй и первой групп. 45

Недостатком известного элемента являются узкие функциональные возможности, то есть малое количество входов и малая значность элемента.

Цель изобретения — расширение

50 функциональных возможностей элемента.

Для достижения поставленной цели в элемент, содержащий две группы комплементарных пар МОЛ-транзисторов, затворы 1.-ой комглементарной пары транзисторов каждой группы r,îäêëþ÷åны к i-му входу элемента, МОП-транзисторы с каналом р-типа каждой группы включены последовательно, подложки и свободный исток МОП-транзисторов с каналом р-типа первой группы подключены к положительной шине питания, свободный исток и подложки МОПтранзисторов с каналом р-типа второй группы подключены к первому выводу первого резистора, истоки и подложки

МОП-транзисторов с каналом и-типа первой группы подключены к отрицательной шине питания, а их стоки объединены, подложки и истоки МОП-транзисторов с каналом и-типа второй группы подключены к первому выводу второго резистора, а их стоки объединены, введен третий резистор, вкюпоченный между стоками МОП-транзисторов с каналом и-типа первой группы и первым выводом второго резистора, второй вывод которого подключен к первому выводу первого резистора, а стоки

МОП-транзисторов с каналом и-типа второй группы подключены к выходу элемента и свободному стоку NOII-транзистора с каналом р-типа второй группы, а свободный сток MOII-транзистора с каналом р-типа первой группы подключен к второму выводу первого резистора.

На чертеже представлена принципиальная схема многовходового многозначного логического элемента максимум, Элемент содержит две группы комплементарных пар MOII-транзисторов

1 1, ° ° .,1 и, ? 1, ° ° °,2 п, 3 1, ° ° °,3 и

41,...,4-п. Затворы i-ой комплементарной пары МОП-транзисторов 1-i

2-i, 3-i 4-i подключены к i-му входу 5-i элемента, МОП-транзисторы

1-1,...,1-п, 3-1,...,3-п с каналом р-типа каждой группы включены последовательно, подложки и свободный исток МОП-транзисторов 11-1,. ° ., 1-и первой группы подключены к положительной шине питания 6, свободный исток и подложки МОП-транзисторов

3-1,...,3-п с каналом р-типа второй группы подключены к первому выводу первого резистора 7. Истоки и подложки МОП-транзистоРов 2-1,...,2-п с каналом и-типа первой группы подключены к отрицательной шине питания 8, а их стоки объединены, подпожки и истоки МОП-транзисторов 4-1,...,4-п с каналом и-типа второй группы подключены к первому выводу второго резистора 9. Третий резистор 10 включен между стоками MOII-транзисторов

1126172

50

4-1,...,4-п с каналом и-типа первой группы с первым выводом второго резистора 9, второй вывод которого подключен к первому выводу первого ре5 зистора 7, а стоки транзисторов

4-1,...,4-п с каналом и-типа второй группы подключены к выходу 11 элемента и свободному стоку МОП-транзистора 3-и с каналом р-типа второй группы, а свободный сток MOII-транзистора

1-п с каналом р-типа первой группы подключен к второму выводу первого резистора 7.

Многовходовый многозначный логи- 15 ческий элемент максимум работает следующим образом. На входы 5-1,...,5-п элемента поступают сигналы в виде напряжения постоянного тока в диапазоне от нуля вольт до напряжения источника питания Е„, что в логическом смысле соответствует алфавиту F z = 10, 1,2, 3 ).

Пусть величины входных сигналов и-входового четырехзначного логичес- 25 кого элемента равны О, т.е. напряжения Пвх1> где 1 = 1,2,....,п, находятся в пределах 0 < И в„, сБ„ где U д о — пороговое напряжение MOIIтранзисторов. В этом случае все

MOII-транзисторы 2-1,...,2-п,4-1,..., 4-п с каналом и-типа закрыты, пос,кольку напряжение на их затворах не превьппаег Бдоо, а все МОП-транзисторы 1-1,..., 1-п,3-1,...,3-п с каналом . р-типа открыты,так как напряжение на их затворах по отношению к потенциалу истоков меньше на величину, превьппающую U

"З . Если в наборе. входных сигналов хотя бы один равен "1", а все остальные меньше "1, т.е. если U > i 6 "вх1 <1/ÇE д + Unop y Ubxi здор 45 где i,j @(1 2,...,п), Н5, то все

МОП-транзисторы 1-1,...,1-и 3-1,..., 3-и с каналом р-типа вследствие того, что напряжение на затворах указанных МОП-транзисторов по отношению к потенциалам их истоков по прежнему меньше на величину, большую

Бд,, открыты. Открыт также MOII-транзистор 2-1, поскольку напряжение на его затворе вьдде, Б„о, а МОП-транзис- 5> торы 4-1,...,4-п закрыты, ибо напряжение на их затворах не превышает на величину U„o потенциала истоков, определяемого падением напряжения на резисторе 10 делителя, образованного резисторами 7, 9, 10, номиналы которых равны. В результате падение напряжения на резисторах 10 и 9 делителя, равное.2/3 Е„ (что соответствует логическому значению "2") приложено к выходу 11 логического элемента. Допустим теперь, что в наборе входных сигналов хотя бы один равен, "2", а остальные меньше "2", т.е. если

1/ЗЕ „+ U pop 4П в„, 4 2/3E n + 0 пор

U 5x i 1/ЗЕд + П дор о i 5 е 1 «2»...n), i 4 j. MOII-транзисторы 1-1,...,1-п открыты, открыт по крайней мере один

MOII-транзистор 2-i. МОП-транзистор

3п меняет свое состояние по сравнению с предыдущим случаем на противоположное, т.е. станет непроводящим, так как напряжение на его затворе не меньше на величину здор потенциала истока, равного 2/ЗЕд. МОП-транзистор 4-и находится в проводящем состоянии, поскольку напряжение на его затворе превьппает потенциал истока, равный 1/ЗЕд, на величину, большую U доо . Следовательно, на выходе 11 элемента появляется сигнал, величина которого равна падению напряжения на резисторе 10 делителя, т.е. 1/ЗЕд, что соответствует алфавитному значению "1". Пусть наконец, хотя бы на одном входе элемента сигнал равен "3", т.е. напряжение Пв„,, где i е 1.1,2,...nj, находится s пределах 2/ÇF.Ä + U„« gU z„,(E„, В этом случае выход 11 элемента находится под потенциалом отрицательного полюса

8 источника питания, что соответствует алфавитному значению "0". Следовательно, работа элемента, как вытекает из вышенаписанного, соответствует таблице истинности функции

МАХ(х<,х,... х,). Технико-экономический эффект в предложенном элементе заключаетСя в расширении его функциональных возможностей, что позволяет упростить устройства, построенные на его основе.

112б172

Техред А.Кравчук Корректор И.Эрдейи

Редактор Н.Сильнягина

Заказ 3375

Тираж 928 Подписное

3НИИПИ Государственного комитета СССР по делам изобретений и открытий

ll3035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Многовходовый многозначный логический элемент максимум Многовходовый многозначный логический элемент максимум Многовходовый многозначный логический элемент максимум Многовходовый многозначный логический элемент максимум 

 

Похожие патенты:

Изобретение относится к электронике и предназначено для использования в логических устройствах на комплементарных МДП транзисторах, его задачей является упрощение логического элемента, решаемой за счет изменения связей истоков первого n-МДП и второго p-МДП транзисторов 3 и 2, позволившего использовать общие p-канальный и n-канальный МДП ключи 5 и 6 для формирования логических состояний функции F по обоим выходам 10 ДИЗЪЮНКЦИЯ F с t (F+t) и 12 ЗАПРЕТ F по t (F)

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Изобретение относится к устройству включения более высоких напряжений на полупроводниковой интегральной схеме с первой последовательной схемой из первого p-канального и первого n-канального транзистора, которая включена между выводом для первого высокого и выводом для первого низкого потенциала, с второй последовательной схемой из второго p-канального и второго n-канального транзистора, которая включена между выводом для первого высокого потенциала и первым входным выводом, причем точка соединения обоих транзисторов первой последовательной схемы соединена с выводом затвора второго p-канального транзистора и образует вывод для выходного сигнала, причем точка соединения транзисторов второй последовательной схемы соединена с выводом затвора первого p-канального транзистора, и причем вывод затвора второго n-канального транзистора образует второй входной вывод

Изобретение относится к области вычислительной техники и может быть использовано в сверхбольших интегральных схемах в качестве элементной базы устройств каскадной логики и конвейерной обработки данных, в частности при реализации арифметических и логических устройств

Изобретение относится к цифровой вычислительной технике и может быть использовано в МДП интегральных схемах в качестве устройства логической обработки многоразрядных двоичных данных

Изобретение относится к вычислительной технике и может быть использовано в МДП интегральных схемах при реализации арифметических и логических каскадных устройств

Изобретение относится к цифровой вычислительной технике и может быть использовано в КМДП интегральных схемах в качестве устройства логической обработки многоразрядных двоичных данных

Изобретение относится к области аналого-цифровой микроэлектроники и может быть использовано в прецизионных измерительных устройствах СВЧ диапазона

Изобретение относится к вычислительной технике
Наверх