Шифратор

 

ШИФРАТОР, содержащий в каждом разряде два элемента И-НЕ, входы первого элемента И-НЕ первого разряда подключены к первой, третьей , пятой и седьмой шинам, входы второго элемента И-НЕ первого разряда подключены к второй, четвертой, шестой и восьмой шинам, входы первого элемента И-НЕ второго разряда подключены к первой, второй, пятой и шестой шинам, входы второго элемента И-НЕ второго подключены к третьей, четвертой, седьмой и восьмой шинам, входы первого элемента И-НЕ третьего разряда подключены к первой, второй, третьей и четвертой шинам, а входы второго элемента И-НЕ третьего разряда подключены к пятой, шестой, седьмой и восьмой шинам, отличающийс я тем, что, с целью Повышения помехоустойчивости шифратора, в него введены первый и второй дополнильные элементы И-НЕ, в каждом из входных каналов установлен входной элемент И-НЕ, а в каждый разряд шифратора введен триггер, входы которого соединены с выходами первого и второго элементов И-НЕ соответствующего разряда, а выходь подключены к выходам шифратора, входы шифратора подключены к первым входам соответствующих входных элементов И-НЕ, выход каждого из которых подключен к соответствующей шине и к второму входу соседнего входного элемента И-НЕ, при этом выход последнего входного элемента И- НЕ подключен к второму ду первого входного элемента И-НЕ, единичные выходы триггеров первого и второго разрядов подключены к вхо§ дам первого дополнительного элемента И-НЕ, выход которого подключен к третьим входам третьего и седьмого .входных элементов И-НЕ, единичный ю выход триггера первого разряда и нулевой выход триггера второго разряда :р подключены к входам второго дополниэо эо тельного элемента И-НЕ, выход которого подключен к третьим входам первого и пятого входных элементов И-НЕ, единичный выход триггера второго разряда подключен к третьим входам четвертого и восьмого входных элементов И-НЕ, а нулевой выход триггера второго разряда подключен к третьим входам второго и шестого входных элементов И-НЕ.

СООЭ СОВЕТСКИХ

_#_IWRNII

РЕСПУБЛИК

69) (11) I

З1Я) Н 03 К 13/24

ОПИСАНИЕ ИЗОБРЕТЕНИ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАЮ ИЗОбРЕТЕНИЙ И ОТНРЫТИЙ (21) 3619338/24-24 (22) 13.07.83 (46) 30. 11.84. Бюл. У 44 .(72) С.Н.Низовой (71) Московский ордена Трудового

Красного Знамени инженерно-физический институт (53) 681.325.83(088.8) (56) 1. Авторское свидетельство СССР . В 8б4557, кл. Н 03 К 13/24, 1979.

2 ° Шифратор восьми каналов в три типа 155ИВ1.

3. Авторское свидетельство СССР

Р 797067, кл. Н 03 К 13/24, 1978 (прототип). (54)(57) ШИФРАТОР, содержащий в каждом разряде два элемента И-НЕ, входы первого элемента И-НЕ первого разряда подключены к первой, третьей, пятой и седьмой шинам, входы второго элемента И-НЕ первого разряда подключены к второй, четвертой, шестой и восьмой шинам, входы первого элемента И-НЕ второго разряда подключены к первой, второй, пятой и шестой шинам, входы второго элемента И-НЕ второго разряда подключены х третьей, четвертой, седьмой и восьмой шинам, входы первого элемента И.-НЕ третьего разряда подключены к первой, второй, третьей и четвертой шинам, а входы второго элемента И-НЕ третьего разряда подключены к пятой, шестой, седьмой и восьмой шинам, о т л и ч а ю щ и йс я тем, что, с целью повышения помехоустойчивости шифратора, в него введены первый и второй дополнильные элементы И-НЕ, в каждом из вход ных каналов установлен входной элемент И-НЕ, а в каждый разряд шифратора введен триггер, входы которого соединены с выходами первого и второго элементов И-НЕ соответствующего разряда, а выходЫ подключены к выходам шифратора, входы шифратора подключены к первым входам соответствующих входных элементов И-НЕ, выход каждого из которых подключен к соответствующей шине и к второму входу соседнего входного элемента И-НЕ

Э при этом выход последнего входйого Е элемента И-НЕ подключен к второму входу первого входного элемента И-НЕ, единичные выходы триггеров первого и второго разрядов подключены к входам первого дополнительного элеменС та И-НЕ, выход которого подключен к третьим входам третьего и седьмого входных элементов И-НЕ, единичный выход триггера первого разряда и нулевой выход триггера второго разряда подключены к входам второго дополнительного элемента И-НЕ, выход которого подключен к третьим входам первого и пятого входных элементов И-НЕ, единичный выход триггера второго раз.ряда подключен к третьим входам четвертого и восьмого входных элементов И-НЕ, а нулевой выход триггера, фюю второго разряда подключен к третьим входам второго и шестого входных элементов И-НЕ.

1127088

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в преобразователях перемещений в код.

Известен шифратор, предназначенный для преобразования восьмиричного кода в бинарный двоичный, содержащий семь транзисторов, базы которых подключены к входным шинам, коллекторы подключены к трем выходным шинам, а через резисторы - к шине питания и .

Недостатком известного шифратора является низкая помехоустойчивость, поскольку пропадание информации на 15 входе приводит к искажению выходной информации. (Известен шифратор, содержащий элементы И-НЕ, инверторы, элемены И-ИЛИ-НЕ (Z).

Недостатком известного шифратора является его низкая помехоустойчивость, приводящая к искажению выходной информации.

Наиболее близким по техническому решению к предлагаемому является шифратор, содержащий в каждом разряде два элемента И-НЕ, входы первого элемента И-HE первого разряда подключе" ны к первой, третьей, пятой и седь- 30 мой шинам, входы второго элемента И-НЕ первого разряда подключены к второй, четвертой, шестой и восьмой шинам, входы первого элемента И-НЕ второго разряда подключены к первой, второй, пятой и шестой шинам, входы второго элемента И-НЕ второго. разряда подключены к третьей, четвертой, седьмой и восьмой шинам, входы первого элемента И-НЕ третьего 40 разряда подключены к первой, второй, третьей и четвертой шинам, а входы второго лемента И-НЕ третьего разряда подключены к пятой, шестой, седьМОЙ В ВОСЬМОЙ МВВВМ (3) .4В

Недостатком известного шифратора является его низкая помехоустойчивость

Цель изобретения - повышение помехоустойчивости шифратора. 50

Поставленная цель достигается тем, что в шифратор, содержащий в каждом разряде два элемента И-НЕ, входы первого элемента И-НЕ первого разряда подключены к первой, третьей, 55 пятой и седьмой шинам, входы второго элемента И-HE первого разряда подключены к второй, четвертой, шестой и восьмой шинам, входы первого элемента И-НЕ второго разряда подключены к первой, второй, пятой и шестой шинам, входы второго элемента И-НЕ второго разряда подключены к третьей, четвертой, седьмой и восьмой шинам, входы первого элемента И-НЕ третьего разряда подключены к первой, второй, третьей и четвертой шинам, а входы второго элемента И-НЕ третьего разряда подключены к пятой, шестой, седьмой и восьмой шинам, введены первый и второй дополнительные элементы И-НЕ, в каждом из входных каналов установлен входной элемент И-НЕ, а в каждый разряд шифратора введен триггер, входы которого соединены с выходами первого и второго элементов И-НЕ соответствующего разряда, а выходы подключены к выходам шифратора, входы шйфратора подключены к первым входам соответствующих входных элементов И-НЕ, выход каждого из которых подключен к соответствующей шине и к второму входу соседнего входного элемента И-НЕ, при этом выход последнего входного элемента И-НЕ подключен к второму входу первого входного элемента И-НЕ, единичные выходы триггеров первого и второго разрядов подключены к входам первого дополнительного элемента И-НЕ, выход которого подключен к третьим входам третьего и седьмого входных элементов И-НЕ, единичный выход триггера первого разряда и нулевой выход триггера второго разряда подключены к входам второго дополнительного элемента И-НЕ, выход которого подключен к третьим входам первого и пятого входных элементов И-НЕ, единичный выход триггера второго разряда подключен к третьим входам четвертого и восьмого входных элементов И-НЕ, а нулевой выход триггера второго разряда подключен к третьим входам второго и шестого входных элементов И-НЕ.

На фиг. 1 представлена структурная схема шифратора восьми каналов в три; на фиг. 2 — временная диаграм ма его работы.

Шифратор содержит входные элементы И-HE 1 — 8, выходы которых подключены к входам элементов И-НЕ 9—

14, выходы элементов 9 — 14 попарно в каждом разряде подключены к уста1127088

3 новочным входам триггеров 15 — 17, единичные выходы триггеров 15 и 16 подключены к элементу И-НЕ 18, единичный выход триггера 15 и нулевой выход триггера 16 подключены к эле менту И-HE 19, входы шифратора подключены к первым входам соответствующих элементов 1 — 8, выход каждого из которых подключен к второму входу следующего входного элемен- 10 та 1 - 8, а выход элемента 8 подключен к второму входу элемента 1, выход элемента 18 подключен к третьим входам элементов 3 и 7, выход элемента 19 подключен к третьим входам элементов 1 и 5, прямой выход триггера 16 подключен к третьим входам элементов 4 и 8, а инверсный выход триггера 16 подключен к третьим входам элементов 2 и 6. 20

На фиг. 2 приняты следующие обозначения:

20 — 27 — входные сигналы шифратора, 28, 29 и 30 — сигналы на прямых выходах триггеров 15, 16 и 17 соот- 25 ветственно, 31 и 32 — сигналы на выкодах элементов 19 и 18 соответственно.

Шифратор работает следующим образом. ЭО

Пусть на первый вход элемента 1 поступает потенциал "1", на остальных входах шифратора при этом "0".

На выходе элемента 1 при этом формируется сигнал "0", а на выходах элементов 7 и 8 — сигнал 1, на выхоtt II

35 дах элементов 9, 11 и 13 формируется сигнал "0", на выходах элементов 10, 12 и 14 — сигнал "1". Триггеры 1517 устанавливаются в нулевое состоя- 40 ние.

При возникновении импульсных помех, приводящих к пропаданию входно" го сигнала на первом входе элемента 1, на выходах элементов. 9 — 14 образуется нулевой сигнал, однако на выходе шифратора сохраняется ин- . формация, запомненная в триггерах 15;

16 и 17.

Входные сигналы шифратора поступают с перекрытием при переходе между соседними положениями. Поэтому при поступлении уровня логической единицы на второй вход шифратора на выходе элемента 2 сохраняется уровень логической единицы, так как на. второй вход этого элемента поступает уровень логйческого нуля с выхода элемента 1. При перепаде потенциала на первом входе шифратора до уровня .логического нуля на выходе элемента 1 возникает уровень логическойеДиницы, который деблокирует по второму входу элемент 2. Поскольку на втором входе шифратора сохраняется уровень логической единицы, то на выходе элемента 2 появляется уровень логического нуля. Код на выходе элементов 9 — 14 устанавливает триггеры 15, 16-и 17 в состояние 100.

При переключении триггеров в состояние 100 на обоих входах логического элемента 19 появляются уровни логической единицы, а на его выходеуровень логического нуля, который блокирует по третьему входу элемент 1, предотвращая обратное переключение шифратора в предыдущее сос- . тояние после прохождения помехи, если срабатывание произошло от тако- вой.

Аналогичным образом гроисходит переключение шифратора в остальные состояния, при этом элемент 2 блокируется по третьему входу потенциалом с инверсногс выхода триггера 16, элемент 3 блокируется аналогично по третьему входу потенциалом с выхода элемента 18, а элемент 4 — потенциалом с прямого выхода триггера 16, элемент 5 блокируется потенциалом с выхода элемента 19, элемент 6 — потенциалом с инверсного выхода триггера 16, элемент 7 — потенциалом с выхода элемента 18, элемент 8 блокируется по третьему входу потенциалом с прямого выхода триггера 16. Потенциал с выхода элемента 19 блокирует также элемент 1 при переходе сигнала с восьмого входа на первый.

В результате описанного процесса на прямых выходах триггеров 15, 16 и 17 формируется двоичный код (соответственно, первый, второй и третий разряды) состояния шифратора, причем переключение шифратора из предыдущего состояния в последующее происходит оцнократно за время перекрытия входных сигналов.

В предлагаемом шифраторе не проис ходит искажения выходной информации при возможной помехе на его входе.

1127088

1127088

22

27

28

Фга, 2

Составитель А.Смирнов

Редактор Л.Веселовская Техред Т.Маточка Корректор О.Билак

Заказ 8755/44 Тираж 861 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва,, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г.ужгород, ул.Проектная, 4