Осциллограф с матричным экраном

 

ОСЦИЛЛОГРАФ С МАТРИЧНЫМ ЭКРАНОМ, содержащий усилитель, исследуемого сигнала, вход которого соединен с шиной исследуемого сигнала , а выход - с первым входом аналого-цифрового преобразователя, второй вход которого сеепинен.с . первым выходом блока синхронизации , а выходы - с информационными входами запоминающего блока, адресными входа1 и соединенного с первыми выхрдами блока адресации, тактовый вход которого соединен с вторым выходом блока синхронизации, а вторые выходы блока адресации -с первыми входами формирователя сигнала маркера, вторые входы которого соединены с шиной кода местонахождения маркера, а управляющий вход - с третьим выходом блока синхронизации, генератор тактовых импульсов и блок развертки, первые выходы которого соединены со столбцами матричного экрана, тактовый вход - с четвертым выходом блока синхронизации, а второй выход - с первым входом блока синхронизации, отличающийся тем, что, с целью повышения точности измере . / SSi:./-.,,., ,.,I ний и достоверности отображения формы исследуемого сигнала, он снабжен двумя реверсивными счетчиками импульсов, двумя мультиплексорами , компаратором кодов, блоком синтезации знаков, двумя коммутаторами , логическим блоком, регистрами , буферным запоминающим блоком и блоком пересчета, тактовый вход которого соединен с выходом генератора тактовых импульсов и входом логического блока, а выходы - с входами блока синхронизации и первыми входами второго мультиплексора , вторые входы которого соединены с выходами первого реверсивного счетчика импульсов и первыми входами первого мультиплексора, а выхода - с адреснымивходами буферного запоминакицего блока, выходами соединенного с первыми входами второго коммутатора, вторые входы которого соединены с выходами блока синтезации знаков , а выходы - синформационными входами регистров, выхода которых соединены со строками матричного экрана, причем вторые входы блока синтезации знаков соединены с первыми выходами блока адресации, третий вход - с выходом формирователя сигнала маркера, а первые входы - с выходами запоминакяцего блока, первыми входами первого крммутатора и вторыми входами компаратора кодов, первые входы которого соединены с выходами первого мультиплексора, первый выход - с входами сложение - вычитание первого и второго реверсивных счетчиков импульсов, а второй выход - с

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

09) (И) 3(51) С О1 R 13/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3633090/24-21 . (2g) 02.08.83 (46) 15.12.84. Бюл. И 46 (72) А.Н. Штурман, А.П. Малецкий и В.П. Костюков (53) 621.317.75(088.8) (56) 1. Information Display.Nov/Dec.

;Япония, 1972, р. 14-16.

2. Авторское свидетельство СССР

Ф 508743, кл. G 01 R 13/10, 1974 (прототип). (54) (57) ОСЦИЛЛОГРАФ С МАТРИЧНЫМ

ЭКРАНОМ, содержащий усилитель исследуемого сигнала, вход которого соединен с шиной исследуемого сигнала, а выход — с первым входом аналого-цифрового преобразователя, второй вход которого соединен".с . первым выходом блока синхронизации, а выходы - с информационными входами запоминающего блока, адрес ными входами соединенного с первыми выхрдами блока адресации, тактовый вход которого соединен с вторым выходом блока синхронизации, а вторые выходы блока адресации «с первыми входами формирователя сигнала маркера, вторые входы которого соединены с шиной кода местонахождения маркера, а управляющий вход - с третьим выходом блока синхронизации, генератор тактовых импульсов и блок развертки, первые выходы которого соединены со столб. цами матричного экрана, тактовый вход - с четвертым выходом блока синхронизации, а второй выход — с первым входом блока синхронизации, отличающийся тем, что, с целью повышения точности измере. ний и достоверности отображения формы исследуемого сигнала, он снабжен двумя реверсивными счетчиками импульсов, двумя мультиплексорами, компаратором кодов, блоком синтезации знаков, двумя коммутаторами, логическим блоком, регистрами, буферным запоминающим блоком и блоком пересчета, тактовый вход которого соединен с выходом генератора тактовых импульсов и входом логического блока, а выходы - с входами блока синхронизации и первыми входами второго мультиплексора, вторые входы которого соединены с.выходами первого реверсивного счетчика импульсов и первыми входами первого мультиплексора, а выходы — с адресными. входами буферного запоминающего блока, выходами соединенного с первыми входами второго коммутатора, вторые входы которого соединены с выходами блока синтеэапии знаков, а выходы - с-.информационными входами регистров, выходы которых. соединены со строками матричного экрана, причем вторые входы блока синтезации знаков соединены с первыми выходами. блока адресации, третий вход - с выходом формиро вателя сигнала маркера, а первЫе входы — с выходами запоминающего блока, первыми входами первого крммутатора и вторкми входами компаратора кодов, первые входы которого соединены с выходами первого мультиплексора, первый выход — с входами сложение — вычитание перaorn и второго реверсивных счетчиков импульсов, а второй выход — с

129529

1 первым управляющим входом логического блока, первый выход которого соединен с счетным входом первого реверсивного счетчика импульсов, а второй выход - с счетным входом второго реверсивного счетчика импульсов, выходы которого сое динены с вторыми входами первого мультиплексора, а информационные входы — с информационными входами первого реверсивного счет чика импульсов и выходами первого коммутатора, второй управляющий вход логического блока и входы синхронизации первого и второго реверсивных счетчиков импульсов, первого и второго мультиплексоров, первого и второго коммутаторов и регистров соединены с пятьп и последующими выходами блока синхронизации, причем разрядность первого реверсивного счетчика на один разряд вьппе, чем второго.

Изобретение относится к электроизмерительной технике и может быть использовано в составе измерительных, комплексов.

Известен осциллограф с матрич5 ным экраном, содержащий усилитель исследуемого, сигнала, вход которого соединен с шиной исследуемого сигнала, а выход — через аналого-цифровой преобразователь, блок адре- 1д сации и записи, буферный запоминающий блок и усилитель считывания — с строками матричного экрана, столбцы которого соединены с первыми выходами коммутатора адресных столбцов, вторые выходы которых соединены с вторыми входами буферного запоминающего устройства, а тактовый вход — с первым выходом блока синхронизации и развертки, второй и третий выходы которого соединены с вторыми входами аналого-цифрового преобразователя и блока адресации и записи, а вход . с выходом коммутатора адресных столб-25 цов, причем блок синхронизации и развертки соединен с декадным и плавным переключателями длительности развертки 1 ).

Недостатками этого устройства яв. З, ляются малая оперативность измерения длительности участков исследуемого сигнала, низкие точность измерений и достоверность отображения формы исследуемого сигнала.

Наиболее близким к изобретению является осциллограф с матричным экраном, содержащий усилитель исследуемого сигнала, вход которого соединен с шиной исследуемого сигнала., а выход — с первым входом аналого-цифрового преобразователя, второй вход которого соединен с первым выходом блока синхронизапии, а выходы — с информационными входами запоминающего блока, адресными входами соединенного с первыми выходами блока адресации, тактовый вход которого соединен с вторым выходом блока синхронизации, а вторые выходы — с первыми входами формирователя сигнала маркера, вторые входы которого соединены с шиной кода местонахождения маркера, а управляющий вход — с третьим выходом блока синхронизации, генератор тактовых импульсов и блок развертки, первые выходы которого соединены с столбцами матричного экрана, тактовый вход — с четвертым выходом блока синхронизации, а второй выход — с первым входом блока синхронизации„ причем движки переключателей циклов счета, десятичных запятых и букв табло механически связаны с движком декадного переключателя длительности . развертки, а неподвижные ламели переключателей соединены с буквами и десятичными запятыми табло, цифровая часть которого соединена с выходами блока памяти и управления табло, а общий электрод — с первым полюсом источника возбуждающего напряжения, вторым полюсом соединенного с движками переключателей десятичных запятых и букв табло и первым входом блока памяти и уп11295

1О

25

35

45

55

3 равления табло, кодовые входы которого соединены с выходами счетчика импульсов сигнала маркера, а второй вход — с первым выходом счетчика циклов счета, второй выход которого соединен с первым входом счетчика импульсов сигнала маркера, а входы — с ламелями переключателя циклов счета, движок которого механически связан с движком плавного переключателя длительности развертки и соединен с выходом блока развертки и первым входом формирователя сигнала маркера, выход которого соединен с тактовым входом счетчика импульсов сигнала маркера и строкой матричного экрана, причем строки матричного экрана соединены через усилители считывания с выходами запоминающего блока, а выход генератора тактовых импульсов — с входом блока синхронизации f23.

Недостатками этого устройства являются низкие точность измерений и достоверность отображения формы исследуемого сигнала.

Цель изобретения — повышение точности измерений и достоверности отображения формы исследуемого сиг-нала., Цель достигается тем, что осциллограф с матричным экраном, содержащий усилитель исследуемого сигнала, вход которого соединен с шиной исследуемого сигнала, а выход — с первым входом аналого-цифрового преобразователя, второй вход которого соединен с первья выходом блока синхронизации, а выходы — с информационными входами запоминающего блока, адресными входами соединенного с первыми выходами блока адресации, тактовый вход которого соединен с вторым выходом блока синхронизации, а вторые выходы блока адресации — с первыми входами формирователя сигнала маркера, вторые входы которого соединены с шиной кода местонахождения маркера, а управляющий вход — с третьим выходом блока синхронизации, генератор тактовых импульсов и блок развертки, первые выходы которого соединены со столбцами матричного экрана, тактовый вход— с четвертым выходом блока синхронизации, а второй выход — с первым входом блока синхронизации, снаб29

4 жен двумя реверсивньпии счетчиками импульсов, двумя мультиплексорами, компаратором кодов, блоком синтезации знаков, двумя коммутаторами, логическим блоком, регистрами, буферным запоминающим блоком и блоком пересчета, тактовый вход которого соединен с выходом генератора тактовых импульсов и. входом логического блока, а выходы— с входами блока синхронизации и первыми входами второго мультиплексора, вторые входы которого соединены с выходами первого реверсивного счетчика импульсов и первыми входами первого мультиплексора, а выходы — с адресными входами буферного запоминающего блока, выходами соединенного с первыми входами второго коммутатора, вторые входы которого соединены с выходами блока синтезации знаков, а выходы — с информационными входами регистров, выходы которых соединены со строками матричного экрана, причем вторые входы блока синтезации знаков соединены с первыми выходами блока адресации, тре-тий вход — с выходом формирователя сигнала маркера, а первые входы — с выходами запоминающего блок первыми входами первого коммутатора и вторыми входами компаратора кодов, первые входы которого

I соединены с выходами первого мультинлексора, первый выход - с входами сложение-вычитание первого и второго реверсивных счетчиков им-. пульсов, а второй выход — с первым управляющим входом логического блока, первый выход которого соеди нен с счетным входом первого реверсивного счетчика импульсов, а второй выход — с счетным входом второго реверсивного счетчика импульсов, выходы которого соединены с вторыми входами первого муЛ ь типлексора, а информационные входы — с информационными входами первого реверсивного счетчика импульсов и выходами первого коммутатора, второй управляюший вход логического блока.и входы синхро» низации первого и второго реверсивных счетчиков импульсов, первого и второго мультиплексоров, первого и второго коммутаторов и регистров соединены с пятым и по» следующими выходами блока синхро» низации, причем разрядность первого реверсивного счетчика на один разряд выше, чем второго.

На фиг. 1 представлена структурная электрическая схема устройства; на фиг. 2 — алгоритм работы.

Устройство состоит из генератора 1 тактовых импульсов, усилителя 2 исследуемого сигнала, аналого-цифрового преобразователя (АЦП) 3, запоминающего. блока 4, блока 5 адресации, формирователя

6 сигнала маркера, блока 7 развертки, матричного экрана 8, блока 9 синхронизации, первого и второго реверсивных счетчиков 10 и 11 импульсов, первого мультиплексора

12, компаратора 13 кодов, блока 14 синтезации знаков, первого коммутатора 15, логического блока 16, регистров 17 ° второго коммутатора

18, буферного запоминающего блока

19, блока 20 пересчета и второго мультиплексора 21 ° Вход усилителя

2 исследуемого сигнала соединен с шиной исследуемого сигнала, а выход — с первым входом АЦП 3, второй вход которого соединен с первым выходом блока 9 синхронизации, а выходы — с информационными входами запоминающего блока 4, адресными входами соединенного с первыми выходами блока 5 адресации, тактовый вход которого соединен с вторым выходом блока 9 синхрониза, ции, а вторые выходы — с первыми входами формирователя б сигнала маркера, вторые входы которого соединены с шиной кода местонахождения маркера,а управляющий вход — с

"третьим выходом блока 9 синхронизации, генератор 1 тактовых импульсов и блок 7 развертки, первые выходы которого, соединены с столб цамй матричного экрана 8, тактовый вход — с четвертым выходом блока 9 синхронизации, а второй выход — с первым входом блока 9 синхронизации.

Тактовый вход блока 20 пересчета соединен с выходом генератора 1 тактовых импульсов с первым входом логического блока 16, а выходы — с входами блока 9 синхронизации и пер. выми входами второго мультиплексора 21, вторые входы которого соединены с выходами первого реверсивного счетчика 10 импульсов и пер1129529 выми входами первого мультиплексора 12, а выходы — с адресными входами буферного запоминающего блока 19, выходами соединенного с пер5 выми входами второго коммутатора

18, вторые входы которого соединены с выходами блока 14 синтезации знаков, а выходы — с информационными входами регистров 17, выходы

10 которых соединены с строками матричного экрана 8, причем вторые входы блока 14 синтезации знаков соединены с первыми выходами блока 5 адресации, третий вход — с г5 выходом формирователя 6 сигнала маркера, а кривые входы — с выходами запоминающего блока 4, первыми входами первого коммутатора

15 и вторыми входами компаратора

211 13 кодов, первые входы которого соединены с выходами первого мультиплексора 12, первый вьг од — с входами сложение — вычитание первого и второго реверсивных счетчи25 ков 10 11 импульсов, а второй выход — с управляющим входом логического блока 16, первый выл од которого соединен с тактовым входом первого реверсивного счетчика 10 импульсов, а второй выход — с тактовым входом второго реверсивного счетчика 11 импульсов, выходы которого соединены с вторыми входами первого мультиплексора 12, а ин35 формационные входы — с информационными входами первого реверсивного счетчика 10 импульсов и выходами первого коммутатора 15, второй управляющий вход логического блока

16 и входы синхронизации первого и второго реверсивных счетчиков 10 и 11 импульсов, первого и второго мультиплексоров 12 и 21, первого и второго коммутаторов 15, 18 и регистров 17 соединены с пятым и последующими выходами блоке 9 синхронизации, причем разрядность первого реверсивного счетчика импульсов на один разряд вьппе, чем второго. Фор,мирователь 6 сигнала маркера выпол50 нен в виде блока совпадения кодов.

Блок 9 синхронизации выпслнен в виде постоянного запоминающего блока, адреса которого образуют входы, а информационные выходы — выходы бло5 ка 9 синхронизации, Логический блок 16 выполнен в виде совокупности логических элементов и выполняет функции

ro счетчика 11 при помощи первого мультиплексора 12 к первым входам компаратора 13 кодов, на вторые входы которого поступает код с запоминающего блока 4. В зависимости от поступивших кодов компаратор 13 формирует сигналы, которые переводят счетчики 10 и 11 для счета на сложение, или вычитание, или запрета счета.

Импульсы тактовой частоты, поступаюшие через логический блок 16 на счетные входы счетчиков 10 и 11 устанавливают их в состояние, при котором выходной код счетчика 11 равен выходному коду запоминающего блока 4, исключая младший разряд.

При этом количество тактовых импульсов просчитанных счетчиками 10 и 11, равно половине разности между выходными кодами запоминающего бло- ка 4 и счетчика 10 в момент начала уравновешивания счетчика 11. Так как выходы счетчика 10 через второй мультиплексор 21 связаны с адресами буферного запоминающего блока

19, то при уравновешивании счетчика 11 по адресам, пересчитываемым счетчиком 10, в буферный запоминающий блок 19 запишется логическая

30 единица.

После уравновешивания выходного кода счетчика 11 с выходным кодом запоминающего блока 4 посредством логического блока 16 запрещается подача тактовых импульсов на счет- . ные входы счетчиков 10 и 11, а к адресам буферного запоминающего блока 19 при помощи мультиплексора

21 подключаются выходы блока 20 пересчета.

В результате этого информация, записанная в буферный запоминающий блок 19, считывается с последующей записью в регистры 17 и стира-. ется.

После записи информации в регистры 17 блок 9 синхронизации выполняет следующие операции: переводит блок 7 развертки в следующее состояние, посредством логического блока 16 подключает счетный вход счетчика 10 к генератору тактовых импульсов, а выходы через мультиплексор 12 — к компаратору 13. Одновременно с этим блок 9 синхрони- . зации дает разрешение на индикацию записанной в регистры 17 информации.

7 1129529 8 уу 2 3 у1 где у — второй выход, подключенный к счетному входу второго реверсивного счетчика 1.1 импульсов; у — первый выход, подключенг ный к счетному входу пер- вого реверсивного счетчика 10 импульсов; х — первый управляющий вход, подключенный к второму выходу компаратора 13 кодов; х2 — второй управляющий вход, подключенный к выходу блока синхронизации; 15 хз †.вход, подключенный к выходу генератора тактовых импульсов.

Ълок 20 пересчета выполнен в виде двоичного счетчика.

Устройство работает следующим образом.

После записи преобразованного

АЦП 3 исследуемого сигналя в запоминающий блок 4 блок 9 синхрониза25 ции переводит устройство в состояние отображения записанного сигнала на матричном экране 8 по алгоритму, приведенному на фиг. 2, где А,А,А „ — уравновешивание -1 счетчика 10 с кодам запоминающего блока 4, соответствующим "2", "3", "и-1" столбцу соответственно;

В,В„,В„,Bz — уравновешивание счетчика 11 с кодом запоминаюшего 35 блока 4, соответствующим "3", "4", "2", столбцу соответственно; и1в 2и

Р Э ричного экрана 8; 40

E — - запись в счетчики 10 и 11 содержимого запоминающего блока 4, соответствующего "1" столбцу;

Q — - установка блока 5 адресации в состояние, соответствующее адре- 45 су "1" столбца;

9 — перезапись содержимого буферного запоминающего блока 19 в регистр 17;

М., М,, М„, М вЂ” перевод блока 15 50 адресаций в состояние, соответствующее адресу "3", "4", "n", "2" столбца соответственно;

2, 3,D,1 — перевод блока 7 развертки для индикации "2", "3", "n", 55

"1" столбца соответственно.

В соответствии с этим блок 9 сийхронизации подключает выходы второ11295

Так как каждой строке матричного экрана 8 соответствует определенный адрес буферного запоминающего блока 19, то на строки, в ячейки па. мяти которых быпа записана логическая единица, будет подан управляющий сигнал.

Импульсы тактовой частоты, поступающие на счетный вход счетчика

10, начинают уравновешивать его вы- 10 ходной код с выходным кодом запоминающего блока 4. Число тактовых импульсов, отсчитываемое счетчиком 10Ä равно второй половине разности кодов, оставшейся после уравновешива- 15 ния счетчика 11. При этом в буферный запоминакнций блок 19 записывается логическая единица по адресам, пересчитываемым счетчиком 10. По окончании уравновешивания выходно- 20

ro кода счетчика 10 с выходным кодом запоминающего блока 4 блок 9 синхронизации переводит блок 5 адресации в следующее состояние, а через первый мультиплексор 12 под- 25 ключает к компаратору 13 выходы счетчика 11.

Для формирования изображения формы исследуемого сигнала на матричном экране 8 описанные выше процессы, З0 а именно уравновешивание счетчиков

10 и 11, записи в буферный запоминающий блок 19 и,перезаписи в регистры 17 циклически повторяются.

Вследствие этога на каждом столбце матричного экрана 8 индицируется столбик из совокупности точек, величина которого определяется скоростью нарастания (убывания) амплитуды исследуемого сигнала, 40

Для того, чтобы исключить на первом столбце матричного экрана 8 индикацию той части светящихся точек, которая соответствует состоянию до уравновешивания кода последнего 45 столбца в момент перехода, блока 7" развертки с последнего столбца на первый, на первый коммутатор 15 подается сигнал, который подключает к информационным входам счетчиков 10 50 и 11 выходы запоминающего блока 4, адрес которого в данный момент со29 1О ответствует первому столбцу матричного экрана 8, а на вход предварительной записи счетчиков 10 и 11 подается сигнал записи. В результате этого на первом столбце матричного экрана отображение исследуемого сигнала начинается с точки, соответствующей коду запоминающего блока А по адресу первого столбца.

Таким образом, отображение исследуемого сигнала на матричном экране 8 происходит без разрывов графика в момент перехода с одного амплитудного значении к другому.

Для увеличения точности отсчета измеряемой величины используется маркер. На вторые входы формирователя б сигнала маркера поступает код местонахождения маркера на экране, а на первые входы — выходной код блока 5 адресации. При равенстве кодов вырабатывается сигнал, .который запускает блок 14 синтезации знаков. Блок 14 преобразует код адреса и код выхода запоминающего блока 4 в сигналы начертания знаков, которые поступают через второй коммутатор 18 и регистры 17 на матричный экран 8. В результате этого на матричном экране 8 индицируются маркер в виде вертикальной черты и знаки, указывающие амплитудное значение и порядковый номер такта квантования исследуемого сигнала в точке пересечения графика с маркером.

Устройство позволяет увеличить точность измерений и достоверность отображения формы исследуемого сйгнала вследствие. того, что устройство интерполирует крупные фронты исследуемого сигнала, благодаря чему при индикации исследуемого сигнала в местах резкого возрастания или уменьшения амплитуды исследуемого сигнала нет разрывов в графике. Точность измерения амплитуды исследуCkoro сигнала не связана с разрешающей способностью матричного экрана и характеризуется лишь погрешностью аналого-цифрового преобразователя. °

1129529 ï-1

8З и А Р Ап1 оп > Е В Ю

УЗ Ии

ВНИИПИ Закаэ 9444/35 Тираж 710 Подписное

Филиал ППП "Патент", r.Óèrîðîä, ул.Проектыав, 4.