Преобразователь частота-код

 

ПРЕОБРАЗОВАТЕЛЬ ЧАСТОТА КОД , содержащий первый и второй счетчики , первый и второй вентили, выходы -которых соединены соответственно со счетными входами первого и второго счетчиков, генератор опорной частоты , выход которого соединен с первым входом второго вентиля, блок управления и процессор, о т л и чающийся тем, что, с целью повышения быстродействия в широком диапазоне частот, в него введены рмеситель, коммутатор, формирователь и двоичный делитель, первый вход которого подключен к выходу генератора опорной частоты, вторые входы к йервому выходу блока управления, а вькод двоичного делителя подключен к первому входу смесителя, второй вход которого соединен с первым входом коммутатора и является входом устройства, выход смесителя соединен с вторым входом коммутатора, третий вход которого подключен к второму выходу блока управления, а выход коммутатора подключен к входу форми .рователя,выход которого соединен с первым входом первого вентиля и первым входом блока управления, второй выход которого подключен к вторым входам первого счетчика, § третий выход блока управления подключен к третьему входу первого счетчика и к второму входу второго счетчика, а четвертый выход подключен к вторым входам первого и второго вентилей, первый вход блока управления подключен к выходам второго счетчика, второй его вход подключен к выходу переноса первого счетчика, 1С ;а входы-выходы шины адреса данных. и управления процессора соединены СО ел с соответствующими входами-выходами блока управления. оо

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„SU„„1129543 A

3GD G 01 R 23 10

ОПИСАНИЕ ИЗОБРЕТЕНИЯ вЂ” 4

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО-ДУПЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3596243/24- 1 (22) 26.05.83 (46) 15.12.84. Бюл. У 46 (72) С.Г.Жулай, Л.А.Коледов, В.Л.Пасынков и В.А.Шитулин (71) Московский институт электронной техники (53) 621.317(088.8) (56) 1. Ермолов P .С. Цифровые часто- томеры. M., "Энергия", 1973 °

2. Заявка Франции Ð 2476848, кл. G 01 R 23/10 (прототип). .(54)(57) ПРЕОБРАЗОВАТЕЛЬ ЧАСТОТА—

КОД, содержащий первый и второй счет чики, первый и второй вентили, выходы-которых соединены соответственно со счетными входами первого и второго счетчиков, генератор опорной час- . тоты, выход которого соединен с первым входом второго вентиля, блок управления и процессор, о т л и— ч а ю шийся тем, что, с целью повышения быстродействия в широком диапазоне частот, в него введены

Ф смеситель, коммутатор, формирователь и двоичный делитель, первый вход которого подключен к выходу генератора опорной частоты, вторые входы— к первому вьмоду блока управления, а выход двоичного делителя подключен к первому входу смесителя, второй вход которого соединен с первым входом коммутатора и является входом устройства, выход смесителя соединен с вторым входом коммутатора, третий вход которого подключен к второму выходу блока управления, а вьмод коммутатора подключен к входу формирователя,выход которого соединен с первым входом первого вентиля и первым входом блока управления, второй выход которого подключен к вторым входам первого счетчика, третий выход блока управления подключен к третьему входу первого счетчика и к второму входу второго счетчика, а четвертый выход подключен к вторым входам первого и второго вентилей, первый вход блока управ. ления подключен к выходам второго счетчика, второй его вход подключен к выходу переноса первого счетчика, а входы-выходы шины адреса данньы. и управления процессора соединены с соответствующими входами-.выходами блока управления. щий первый и второй счетчики, первый и второй вентили, выходы которых соединены соответственно со счетными входами первого и второго счетчиков, генератор опорной частоты, выход которого соединен с первым входом второго вентиля, блок управления н процессор, введены смеситель, коммутатор, формирователь и двоичный делитель, причем первый вход последнего подключен к выходу генератора опорной чаСтоты, вторые входы— выход двоичного делителя подключен к первому входу смесителя, второй вход которого соединен с первым входом коммутатора и является входом устройства, выход смесителя соединен с вторым входом коммутатора, третий вход которого подключен к второму выходу блока управления, выход коми блока управления, второй выход которого подключен к вторым входам первого счетчика, третий выход блока ход подключен к вторым входам первого и второго вентилей, первый вход блока управления подключен к выходам второго счетчика, второй его вход подключен к выходу переноса первого ./ счетчйка, а входы-выходы шины данных, адреса и управления процессора соединены с соответствующими входамивыходами блока управления.

На фиг. 1 представлена функциональная схема преобразователя частота - код; на фиг. 2 — функциональная схема блока управления.

Преобразователь частота — код (фиг. 1). содержит смеситель 1, коммутатор 2, формирователь 3, двоичный чика, выходы 13 второго счетчика, первые выходы 14 (установки) двоичного делителя, входы-выходы шины 15 адреса, данных и управления процессора, сигнальные линии: 16 — управления коммутатором, 17 — выхода переноса первого счетчика, 18 — установки первого счетчика и сброса второ1 1 I 29543 а

Изобретение относится к измерительной технике и может быть использовано для автоматической обработки сигналов частотных первичных преобра зователей, а также для измерения

5 частоты электрических сигналов.

Известны устройства, работа которых основана на измерении частоты по нескольким периодам исследуемого сигнала (1 g.

Однако эти устройства сложно перестраиваемы по необходимой точности и времени измерения, а поэтому мало -------к первому выходу блока управления, а эффективны для систем автоматического сбора и обработки информации от частотных первичных преобразователей.

Наиболее близким по технической сущности к предлагаемому является устройство, содержащее первый и второй счетчики, первый и второй вентили, выходы которых соединены соответственно со счетными входами первого мутатора подключен к входу формирои второго счетчиков, генератор опор- вателя, выход которого соединен ной частоты, выход которого соединен с первыми входами первого вентиля с первым входом второго вентиля, 25 блок управления и процессор, причем первый выход последнего подключен к первому входу блока управления, первая выходная шина — к установочным входам второго счетчика, первая входная шина — к выходам второго счетчика, а вторая входная шина сое.динена с выходами первого счетчика, второй вход блока управления соединен с сигнальной лини6й, соответствующей старшему разряду первой входной шины процессора, третий вход объединен с первым входом первого вентиля и является входом устройства, а первый выход блока управления подключен к вторым входам первого и второго вентилей (2).

Недостатком известного устройства является низкое.,быстродействие в широком диапазоне частот в связи с использованием метода измерения частоты по периоду с равномерным делитель 4, генератор опорной частоусреднением, характеризующимся па- ты 5, первый и второй вентили 6 и 7, дением быс" родействия с ростом иэ- первый и второй счетчики 8 и 9, блок меряемой частоты при заданной абсо- управления 10, процессор 11, вторые лютной погрешности измерения, а так- 5О выходы 12 (установки) первого счетже критичностью к шумам входного сигнала.

Цель изобретения — повышение быстродействия преобразователя частота — код в широком диапазоне частот.

Поставленная цель достигается тем, что в преобразователь, содержа1129

Преобразователь может работать с процессором любого типа. Различия 40 при этом заключаются лишь в .структуре блока управленйя 10. Для иллюстрации возможности построения блока управления 10 приведен пример реализации его, ориентированный на приме- 45 нение микро-ЭВИ "Электроника-60".

Блок управления 10 (фиг. 2) содержит шинный формирователь 21, буферный регистр 22, селектор адреса 23, триггеры 24-28, инвертор 29, повторитель 30, элементы 2И 31 и 32, элемент ЗИ-HE 33, элементы 2И 34 и 35, инверторы 36 и 37, элемент 2И-HE 38, элемент 2И 39, элементы 2И-. НЕ 40 и 41, элемент 2И 42, элемент 2И-НЕ 43, дифференцирующую цепь 44-46, причем первая выходная шина шинного формирователя 21 подклю3 го, 19 - управления вентилями, 20 — синхронизации начала счета, причем первый вход смесителя 1 соединен с выходом двоичного делителя 4, второй вход объединен с вторым вхо5 дом коммутатора 2 и является входом устройства, а вьмод подключен к первому входу коммутатора 2, третий вход которого последством линии 16 соединен с первым выходом блока ip управления 10, а выход — с входом формирователя 3, выход которого подI ключен к первому входу вентиля 6 и посредством линии 20 — к первому входу блока управления 10, первые выходы 14 которого подключены к первым (установочным) входам двоичного делителя 4, вторые входы 12 — к вторым (установочньп ) входам счетчика 8, третий выход — к третьему входу (разрешения установки) счетчи ка 8 и второму входу (сброса) счетчика 9 посредством линии 18, третий выход — к вторым входам вентилей 6 и 7 при помощи линии 19, первый вход соединен пбсредством линии 17 с выходом переноса счетчика 8, первые выходы 13 — с выходами счетчика 9, счетный вход которого подключен к выходу вентиля 7, первый вход которого . объединен с первым входом двоичного делителя 4 и выходом генератора опорной частоты 5, выход вентиля 6 подключен к счетному входу счетчика 8, а входы-выходы шины 15 адреса, данных и управления процессора 11 соединены с соответствующими входами- выходами блока управления 10.

543 4 чена к выходам 12 и соответствующим входам буферного регистра 22 и селектора адреса 23, первый выход которого подключен ко входу D триггера 24, второй — к входу D триггера 26, третий — к входу D триггера 25, тактирующие входы триггеров 24-26 объе динены и подключены к выходу инвертора 29, установочные входы триггеров 24-26 объединены и подклю" чены к выходу повторителя 30, первый вь1ход триггера 24 соединен с первым входом элемента ЗИ-НЕ 33, второй — с первыми входами элементов 2И 35 и 39, первый выход триггера 25 соединен с вторым входом элемента ЗИ-НЕ 33, второй — с первыми входами элементов 34 и 38, первый выход триггера 26 подключен к третьему входу элемента ЗИ-НЕ 33, второй— к первому входу элемента 2И 32 второй вхоп которого объединен с вторыми входами элементов 2И-НЕ 38 и 40, элемента 2И 39 и подключен к выходу инвертора 36, выход элемента 2И 32 соединен с первым входом элемента 2И-НЕ 43, второй вход которого подключен к младшей разрядной линии первой выходной шины шинного формирователя 21, вторые входы элементов 2И 34 и 35, элемент 2И-НЕ 41 объединены и подключены к выходу инвертора 37, первые входы элементов 2И-НЕ 40 и 41 объединены и подключены к выходу элемента ЗИ-НЕ 33 ° выходы элементов 2 И-HE 40 и 41 подключены соответствейно к первому и второму входам элемента 2И 42, выходы элементов 2И 34 и 35 соединены соответственно с первым и вторым управляющими входами шинного формирователя 21, выход элемента 2И 39— с управляющим входом буферного регистра 22, установочные входы триггеров 27 и 28 объединены и подключены к выходу элемента 2И-НЕ 38 и сигнальной линии 18, входы D этих триггеров заземлены, тактирукш1ие входы подключены к сигнальным линиям 17 и 20 соответственно, первый выход триггера 27 подключен к первому вхо ду элемента 2И 31, второй выход триг гера 27 подключен к второму входу элемента 2И 31, выход которого сое динен с сигнальной линией 19, выход инвертора 29 через дифференцирушщую цепь 44-46 подключен к входу повторителя 30, выход элемента 2И HE 43 подключен к сигнальной линии 16 °

1129543

Сигнальные линии "синхроимпульс активный" (СИА), "синхроимпульс пассивный" (СИП), входящие в шину 15, являются управляющими для процессора микро-ЭВМ "Электроника-60" и выполня- 5 ют следующие функции. СИА служит для идентификации адреса внешнего устройства на шине 15. При этом во время всего цикла обмена процессора с указанным устройством на данной линии 1О поддерживается низкий логический уровень. СИП формируется внешним устройством (в данном случае бло" ком управления 10). его низкий уровень информирует процессор 15 в цикле "Вывод" о конце приема данных из процессора, а в цикле "Ввод"о наличии выводимых в процессор данных на шине 15.

Выход элемента 2И 42 подключен 20 к сигнальной линии СИП шины адреса, данных и управления процессора,- вход инвертора 29 — к сигнальной линии

СИА шины адреса, данных и управления процессора, входы инверторов 36 25 и 37 — к сигнальным линиям "Вывод" и "Ввод" шины адреса, данных и управления процессора соответственно, выходы буферного регистра 22 соединены с выходами 14, первая входная шина шинного формирователя 21 " с выходами 13.

Блок управления 10 выполняет следующие функции: обеспечивает передачу с шины 15 на установочные входы первого счетчика 8 по выходам 12 кода числа измеряемых периодов, а на установочные входы двоичного делителя 4 по выходам 14 — кода коэффициента деления; обеспечивает прием ко"

40 да измеренных периодов с выходов 13 на шину 15; селектирует адреса двоичного делителя 4, счетчиков 8 и 9, коммутатора 2; вырабатывает сигналы, управляющие работой вентилей 6 и 7, 45 счетчиков 8 и 9, коммутатора 2.

Сущность работьн преобразователя заключается в том, что измерению подвергается не сама неизвестная частота f, а разность f формируемая

50 смесителем, между ней и некоторой опорной частотой f О„, причем последняя автоматически регулируется таким образом, чтобы эта разность лежала в окрестности некоторого наперед за55 данного значения частоты Г,ю . Частота f „ вырабатывается делением частоты опорного. генератора f, причем коэффициент деления K=f0/f рассчитывается процессором и записывается в двоичный делитель, Необходимая величина f,„ „ ==f„+f „ определяется путем прикидочного измерения частоты f за малое время. Оно осуществляется подключением при помощи коммутатора измеряемой частоты через формирователь непосредственно на вход первого вентиля и подсчетом числа импульсов опорной частоты, поступающих на счетный вход второго счетчика за время, равное длительности выбранного числа периодов измеряемой частоты, которое задается предварительной установкой первого счетчика. ,Поскольку абсолютная погрешность измерения f„ равна аналогичной для Кя (в пренебрежении погрешностью установки Й „), а fÄ может быть существенно меньше f происходит уменьшение времени измерения в f„ /f„ ðàç.

Уст ойство работает следующим образом.

С помощью коммутатора 2 сигнал измеряемой частоты f„ посредством линии 16 подключается к входу формирователя 3, осуществляющего его преобразование в прямоугольные импульсы нужной амплитуды. Процессор 11 помещает на выходы 12, соединенные с установочными входами счетчика 8, код начального числа периодов исследуемого сигнала. Одновременно по линии 18 выдается сигнал разрешения установки счетчика 8 и сброса счетчика. После снятия сигнала C линии 18 по первому фронту измеряемого сигнала, поступающего в блок управления 10 по линии 20, там вырабатывается сигнал, который посредством линии 19 открывает вентили 6 и 7, обеспечивая тем самым поступление измеряемого сигнала на вычитающий вход счетчика 8 и опорного сигнала на.суммирующий вход счетчика 9. В момент своего обнуления счетчик 8 выдает по линии 17 в блок управления сигнал, обеспечивающий снятие открывающего уровня на линии 19 и запирание вентилей 6 и 7. Таким образом, содержимое счетчика 9 пропорционально длительности начального числа измеряемых периодов.

Процессор 11 принимает данные из счетчика 9 (из выходов 13) и рассчитывает частоту по формуле

«и Хном =ш fo

1129543 где п .— число измеряемых периодов, записываемое в счетчик 8;

m — содержимое счетчика 9;

f < — частота опорного генератора .

Процессором 11 определяется значе- 5 ние коэффициента деления: о

K= — — — —-fõ ном+ н где f„, — выбранное значение выходной частоты смесителя 1.

Это число округляется до ближайшего большего целого числа К и засылается в двоичный делитель посредством выходов 14. При этом на выходе двоичного делителя 4 появится сигнал 15 с частотой f /К, а на выходе смесителя 1 — с частотой f =f /К. -f н о Х

С помощью коммутатора 2 выход смесителя 1 посредством линии 16 подключается к входу формирователя 3. 20

Далее производится в описанном порядке измерение частоты f. с необхон димой абсолютной погрешностью. После этого процессор 11 рассчитывает значение измеряемой частоты: 25 х н о/

Таким образом, общее время измерения частоты К„ с абсолютной погрешностью дй складывается из времени начального измерения, которое íî- Зр сит прикидочный характер и может быть очень быстрым, и времени измерения частоты f„ ñ погрешностью Af, причем f„ выбирается меньшей f„ а этим методом по периоду измеряется .35 в fz/f„pan бьстр

Блок управления 10 работает следующим образом.

Обращение к счетчикам 8 и 9, дво- 4и ичному делителю 4, коммутатору 2 со стороны процессора 11 осуществляется как к обычным ячейкам памяти, причем используются общие адреса для счетчика 8 и младших двух байтов счетчика 9, двоичного делителя 4 и старших разрядов счетчика 9 и отдельный адрес для коммутатора 2. В начальном состоянии шинный формирователь 21 включен на прием адреса-дан50 ных из шины 15 процессора 11. По от. рицательному фронту сигнала СИА, поступающего из процессора 11, проиоходит дешифрация адреса в селекторе адреса 23, и состояние его выходов записывается в триггеры 24-26.

Выборка нужного адреса соответствует нулевому уровню на одном из выходов селектора адреса 23. Далее в зависимости от режима обмена процессор 11 вырабатывает нулевые сигналы

I1ä tl 11 н

Ввод или Вывод . В первом случае инициируется появление единичных уровней на выходах элементов 2И 34 и 35, которые переключают шинный фор. мирователь 21 на прием данных в ши/ ну 15 по выходам 13 из младших или старших разрядов счетчика 9 соответственно. Во втором случае вырабатывается либо единичный уровень на выходе элемента 2И 39, разрешающий запись данных из шины 15 в буферный регистр 22, выходы которого соединены с установочными входами двоичного делителя 4 посредством линии 14, ли-. бо нулевой на выходе элемента 2И-НЕ 38. поступающий по линии 18 на входы разрешения установки счетчика 8 и сброса счетчика 9, а также устанавливающий триггеры 27 и 28, либо младший разряд шины 15 посредством линии 16, подключенной к выходу элемента 2И-НЕ 43, соедйняется с управляющим входом коммута. тора 2. По первому фронту импульса измеряемой частоты, поступившему на тактовый вход триггера 28 по ли нии 20 после окончания сигнала "ВыIf вод, происходит опрокидывание триггера 28 и появление единичного сигнала на выходе элемента 2И 31, открывающего посредством линии 19 управляющие вентили 6 и 7. При обнулении счетчика 8 в нем вырабатывается импульс переноса, обнуляющий по линии 17 триггер 27 и тем самым сбрасывающий единичный уровень на линии 19. Появление нулевого уровня на одном из входов элемента ЗИ-НЕ 33, соответствующее выборке одного из адресов, при наличии инвертированных сигналов "Ввод" или "Вывод на вхо» . дах элементов 2И-НЕ 41 и 40 соответственно, вызывает появление на выходе элемента 2И 42 нулевого уровня сигнала СИП, который информирует процессор 11 при выводе о конце прие. ма данных, а при вводе — о наличии выводимых данных на шине 15. По положительному фронту сигнала СИА, свидетельствующему о конце обмена, при помощи дифференцирующей цепи 4446 и повторителя 30 происходит формирование отрицательного импульса1 устанавливающего триггеры 24-26 в начальное единичное состояние. В1 11

Сигнальные линии СИА "Ввод" Вывод", СИП на фиг. 1 входят в сосdf еа»

m= ьй„

11295 тав шины 15 адреса, данных и управпения процессора 11.

Частоту f íà выходе смесителя мож-но выделять с помощью узкополосного фильтра с центральной частотой f что способствует подавлению аддитивных шумов. Предположим, что послед-: ние обусловлены в основном выходными шумами датчика и занимают полосу частот, равную максимальной полезной девиации его частоты 4Ещ „. Допустим, что они представляют собой нормальный стационарный процесс с нулевым средним и равномерным в указанной полосе .частот энергетическим спектром (типичный для практики случай).

В этом случае фильтр с полосой пропускания Ofв (f „ обеспечивает уменьшение среднеквадратического значения шума в ш раэ, где число ш равно

Таким образом, в данном случае время измерения не зависит от частоты входного сигнала и составляет Величину где Бд — аиплитчпа сигнала;

6„, — среднеквадратичное значение шума на входе преобразовате.ля; .6 - необходимая абсолютная дисперсия измерения частоты.

При этом для частот f„> Екю+1/2Ми оно может уменьшаться более чем в fz/(fzz+1/2Ед) раэ по сравнению

40 с тактовым у прототипа при том же значении 6 .

Оценим рабочий диапазон частот предлагаемого преобразователя. Если выполняются следующие условия: амплитуда входного сигнала с частотой f>, подаваемого на смеситель, выбрана такой, чтобы обеспечивался линейный режим работы последнего; в качестве

43 10. гетеродинного используется сигнал с выхода делителя, то на выходе смесителя наряду с полезной частотой возникают комбинационные частоты вида оп оп п к! где и =2,3,4,....

Для их подавления достаточно выполнения условия

fx) Ещ,ь+2ню+ьйп ъ где f ;Ä вЂ” минимальное значение измеряемой частоты.

Округление коэффициента деления К до ближайшего большего целого числа К приводит к отклонению часто( ты д.н от f.„ù на максимальную величиу (fío+f„)2/f в Чтобы fí ла за пределы полосы пропускания ЬЙ„ выходного фильтра смесителя, необходимо выполнение условия (f +f â ) п о откуда имеем максимальное значение измеряемой частоты д „=ф,aK„-f„,.

Таким образом, рабочий диапазон частот преобразователя составляет величину

21„+дЕ„дГ д е„дд„-е

Найример, при f 10 МГц, f „=

=5 кГц, Ин= 3 кГц

13 кГцсЕ(168 кГц

Вне этого диапазона данный преобразователь может работать как протоTHlI

Структура преобразователя частота — код позволяет повысить производительность труда за счет сокращения времени измерения, ручного труда и рабочего времени при настройке, регулировке и ремонте прибора, а также автоматизации процесса измерения, кроме того, сократить объем и номенклатуру конФрольно-иэмери" тельного оборудования за счет обслуживания широкого набора разношинных первичных преобразователей с необхо димыми точностью и быстродействием.

1129543

1129543