Цифровой коррелятор

 

ЦИФРОВОЙ КОРРЕЛЯТОР, содержащий ключ, аналого-цифровой преобразователь ,, информационный вход которого является информационным входом коррелятора, первьй блок памяти, выход которого соединен с первым информационным входом коммутатора, выход которого соединен с первым входом блока умножение, второй вход которого объединен с вторым информационным входом коммутатсзра, выход блока умножения соединен с первым входом сумматора , выход которого соединен с информационным входом второго блока памяти, выход которого является первым выходом коррелятора, блок управления , содержащий реверсивный счетчик f- дешифратор, триггер, первый и второй счетчики, генератор импульсов, выход которого соединен с суммирзгющим входом .реверсивного счетчика, информационным входом первого счетчика, зыход старшего разряда которого соединен с вычитающим входом реверсивного счетчика, информационным входом второго счетчика и первым входом дешифратора второй вход которого соединен с разрядными выходами второго счетчика, выходы промежуточного и старшего разрядов которого соединены соответственно с нулевым и единичным установочными входами триггера, выход которого соединен с управляющим входом ключа, выход генератора импульсов и разрядные выходы первого счетчика блока управления объединены ,и подключены к управляющему входу второго блока памяти, выход старшего разряда первого счетчика блока управления соединен с управляющими входами коммутатора и аналого-цифрового преобразователя , выход-.реверсивного счетчика блока управления соединен с выходом старшего разряда первого счетчика и подключен к выходу первого блока памяти, отличающийс я тем, что, с целью расширения динамического диапазона, в него введены первьм и второй регистры, первый и второй компараторы, группа эле .ментов ИЛИ, блок выбора значащих разрядов случайного сигнала мультиплексор и блок переполнения, информационньй вход которого объединен с информационным входом мультиплексора и подключен к выходу аналого-цифрового преобразователя, управляющий вход блока переполнения объединен с управлякицим входом мультиплексора, информационным входом блока выбора значащих разрядов случайного сигнала и подключен к выходу первого регистра, выход блока переполнения соединен с первыми входами элементов ИЛИ группы, вторые входы которых подключены соответственно к выходам мультиплексора, вьгходы элементов ИЛИ группы соединены с информационным входом первого блока памяти и вторым информационным входом коммутатора, первые входы компараторов , управляющий вход ключа

..SU„-„1129621

СОЮЗ СОВЕТСКИХ О

РЕСПУБЛИК

3 g. G 06 F 15/336

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ я )

ОПИСАНИЕ ИЗОБРЕТЕНИЯ, К АВТОРСНОМУ СВИДЕТЕЛЬСТВУ (21) 3635360/24-24 (22) 17;08.83 (46) 15.12.84. Бюл. и 46 (72) IO.В. Захаров, В. В. Кокарев и Е.А. Сидоров (53) 621.3(088.8) (56) 1. Авторское свидетельство СССР

У 264789, кл. С 06 Р 15/336, 1971.

2. Авторское свидетельство СССР

Р 639619, кл. G 06 F 15/336, 1978. (54)(57) ЦИФРОВОЙ КОРРЕЛЯТОР, содержащий ключ, аналого-цифровой преобразователь,.информационный вход которого является информационным входом коррелятора, первый блок памяти, выход которого соединен с первым информационным входом коммутатора, выход которого соединен с первым входом блока умножения, второй вход которого объединен с вторым информационным входом коммутатора, выход блока умножения соединен с первым входом сумматора, выход которого соединен с информационным входом второго блока памяти, выход которого является первым выходом коррелятора, блок управления, содержащий реверсивный счетчик,- дешифратор, триггер, первый и второй счетчики, генератор импульсов, выход которого соединен с суммирующим входом реверсивного счетчика, информационным входом первого счетчика,,выход старшего разряда которого соединен с вычитающим входом реверсивного счетчика, информационным входом второго счетчика и первым. входом дешифратора, второй вход которого соединен с разрядными выходами второго счетчика, выходы промежуточного и старшего разрядов которого соединены соответственно с нулевым и единичным установочными входами триггера, выход которого соединен с управляющим входом ключа, выход генератора импульсов и разрядные выходы первого счетчика блока управления объединены .и подключены к управляющему входу второго блока памяти, выход старшеro разряда первого счетчика блока управления соединен с управляющими входами коммутатора и аналого-цифрового преобразователя, выход .реверсивного счетчика блока управления соединен с выходом старшего разряда первого счетчика и подключен к выходу первого блока памяти, о т л и ч а ю щ и йс я тем, что, с целью расширения динамического диапазона, в него введены первый и второй регистры, первый и второй компараторы, группа элементов ИЛИ, блок выбора значащих разрядов случайного сигнала, мультиплексор и блок переполнения, информационный вход которого объединен с информационным входом мультиплексора и подключен к выходу аналого-цифрового преобразователя, управляющий вход блока переполнения объединен с управля-. ющим входом мультиплексора, информационным входом блока выбора значащих разрядов случайного сигнала и подключен к выходу первого регистра., выход блока переполнения соединен с первыми входами. элементов ИЛИ группы, вторые входы которых подключены соответственно к выходам мультиплексора, выходы элементов ИЛИ группы соединены с информационным входом первого блока памяти и вторым информационным входом коммутатора, первые входы компараторов, управляющий вход ключа

1129621 объединены и подключены к выходу второго блока памяти, выход ключа соединен с вторым входом сумматора, вторые входы первого и второго ксмпараторов соответственно являются первым и вторым управпяющими входами коррелятора, выходы первого и второго компараторов соединены соответственно с первым и вторым управляющими входами блока выбора значащих разрядов случайного сигнала, выход которого соединен с информацИонным входом второго регистра, управляющий вход которого подключен к выходу дешифратора блока управления, выход второго регистра соединен с информационным входом первого регистра, управляющий вход которого подключен к выходу старшего разряда второго счетчика блока управления, выход первого регистра является вторым выходом коррелятора.

2. Коррелятор по п. 1, о т л ич а ю шийся тем, что блок переполнения содержит мультиплексор и элемент ИЛИ, выход которого соединен с нулевым разрядом информационного входа мультиплексора, первый разряд информационного входа которого объединен с первым входом элемента ИЛИ, .второй, третий и седьмой разряды информационного входа мультиплексора объединены и подключены к шине нулевого потенциала, четвертый, пятый и шестой разряды информационного входа мультиплексора объединены и подклю чены к шине единичного потенциала, 1

Изобретение относится к измерительной и вычислительной технике и предназначено для измерения корреляционной функции нестационарного случайного процесса. т

Известно устройство, работающее по методу умножения, оодержащее аналого-цифровой преобразователь .(AIgI), блок памяти, умножитель, накапливающий сумматор и блок управления 513.

Недостатком указанного устройства является малый динамический диапазон нулевой и первый разряды управляющего входа мультиплексора являются управляющим входом блока, первый и второй входы элемента ИЛИ и второй разряд управляющего входа мультиплексора являются информационным входом блока, выход мультиплексора является выходом блока.

3. Коррелятор по п. 1, о т л ич а ю шийся тем, что блок выбора значащих разрядов случайного сигнала содержит первый, второй и третий элементы НЕ, элемент ЗИ-ИЛИ и элемент 4И-ИЛИ, первый и второй входы.которого объединены с первым и вторым входами элемента ЗИ-ИЛИ, третий и четвертый входы элемента

4И-ИЛИ и третий вход элемента ЗИ-ИЛИ объединены и подключены к выходу первого элемента НЕ, пятый и шестой входы элемента 4И-ИЛИ и четвертый вход элемента ЗИ-ИЛИ объединены и подключены к выходу второго элемента

НЕ, седьмой и восьмой входы элемента 4И-ИЛИ объединены и подключены к выходу третьего элемента НЕ, девятый и десятий входы элемента 4И-ИЛИ соответственно объединены с входами первого и второго элементов HE и являются соответственно первым и вторым управляющими входами блока, одиннадцатый вход элемента 4И-ИЛИ объединен с входом третьего элемента НЕ, с пятым и шестым входами элемента

ЗИ-ИЛИ и является информационным входом блока, выходы элементов ЗИИЛИ и 4И ИЛИ являются выходом блока.

2 (диапазон амплитуд реализаций анализируемого случайного процесса) .

Наиболее близким к предлагаемому по технической сущности является цифровой коррелятор, содержащий АЦП, первый и второй блоки памяти, коммутатор, умножитель, сумматор, ключ, блок управления, а также блок модификации адреса $2$.

Недостатком известного коррелятора является малый.динамический диапазон. Для увеличения динамического диапазона цифрового коррелятора не1129 обходимо увеличи»ать разрядность

АЦП, а следовательно, и всех других .Узлов цифрового коррелятора: первого и второго блоков памяти, коммутатора, сумматора, умножителя и ключа. Увеличение разрядности названных элементов цифрового коррелятора ведет к значительным аппаратурным затратам и не всегда может быть выполнено.

Цель изобретения — расширение динамического диапазона.

Указанная цель достигается тем, что в цифровой коррелятор, содержащий ключ, аналого-цифровой преобразователь, информационный вход которого является информационным входом коррелятора, первый блок памяти, выход которого соединен с первым информационным входом коммутатора, выход которого соединен с первым входой блока умножения, второй вход которого объединен с вторым информационным входом коммутатора, выход блока умножения соединен с первым входом сумматора, выход которого соединен с информационным входом второго блока памяти, выход которого является первым выходом коррелятора, блок управления, содержащий реверсивный счетчик, дешифратор, триггер, З0 первый и второй счетчики, генератор импульсов, выход которого соединен с суммирующим входом реверсивного счетчика, информационным входом первого счетчика, выход старшего разря- З5 да которого соединен с вычитающим входом реверсивного счетчика, информационным входом второго счетчика и первым входом дешифратора, второй вход которого соединен с разрядными 40 выходами второго счетчика, выходы промежутоиного и старшего разрядов которого соединены соответственно с нулевым и единичным установочными входами триггера,. выход которого со- 45 единен с управляющим входом ключа, выход генератора импульсов и разряд ные выходы первого счетчика блока управления объединены и подключены к управляющему входу второго блока 50 памяти, выход старшего разряда первого счетчика блока управления соединен с управляющими входами коммутатора и аналого-цифрового преобразователя, выход реверсивного ечетчи- 55 ка блока управления объединен с выходом старшего разряда первого счетчика и подключен к выходу первого

621 4 блока памяти, введены первый и второй регистры, первый и второй компараторы, группа элементов ИЛИ, блок выбора значащих разрядов случайного сигнала, мультиплексор и блок переполнения, информационный вход которого объединен с информационным входом мультиплексора и подключен к выходу аналого-цифрового преобразователя, управляющий вход блока переполнения объединен с управляющим входом мультиплексора, информационным входом блока выбора значащих разрядов случайного сигнала и подключен к выходу первого регистра, выход блока переполнения соединен с первыми входами элементов ИЛИ группы, . вторые входы которых подключены соответственно к выходам мультиплексора, выходы элементов .ИЛИ группы соединены с информационным входом первого блока памяти и вторым информационным входом коммутатора, первые входы компараторов, управляющий вход ключа объединены и подключены к выходу второго блока памяти, выход ключа соединен с вторым входом сумматора, вторые входы первого и.второго компараторов соответственно являю»»дя первым и вторым управляющими входами коррелятора, выходы первого и второго компараторов соединены соответствен но с первым и вторым управляющими входами блока выбора значащих разрядов случайного сигнала, выход которого соединен с информационным входом второго регистра, управляющий вход которого подключен к выходу дешифратора блока управления, выход второго регистра соединен с информационным входом первого регистра, управляющий вход которого подключен к выходу старшего разряда второго счетчика блока управления, выход первого регистра является вторым

\ выходом коррелятора.

Блок .переполнения содержит мультиплексор и элемент ИЛИ, выход которого соединен с нулевым разрядом информационного входа мультиплексора, первый разряд информационного входа которого объединен с первым входом элемента ИЛИ, второй, третий и седьмой разряды информационного входа мультиплексора объединены и подключены к шине нулевого потенциала,четвертый, пятый и шестой разряды информационного входа мульти1129621 б плексора объединены и подключены к шине единичного потенциала, нулевой и первый разряды управляющего входа мультиплексора являются управляющим входом блока, первый и второй входы элемента ИЛИ и второй разряд управляющего входа мультиплексора .являются информационным входом блока, выход мультиплексора является выхо -1О дом блока.

Блок выбора значащих разрядов случайного сигнала содержит первый, второй и третий элементы НЕ, элемент .ЗИ-ИЛИ и элемент 4И-ИЛИ, первый и

15 второй входы которого объединены с первым и вторым входами элемента

ЗИ-ИЛИ, третий и четвертый входы элемента 4И-ИЛИ и третий вход элемента ЗИ-ИЛИ объединены и подключены к выходу первого элемента НЕ, пятый и шестой входы элемента 4И-ИЛИ и четвертый вход элемента ЗИ-ИЛИ объединены и подключены к выходу второго элемента НЕ, седьмой и восьмой входы элемента 4И-ИЛИ объединены и подключены к выходу третьего элемента НЕ, девятый и десятый входы элемента

4И-ИЛИ соответственно объединены с входами первого и второго элементов НЕ и являются соответственно первым и вторым управляющими входами блока, одиннадцатый вход элемента

4И-ИЛИ объединен с входом третьего элемента НЕ, с пятым и шестым входа- 3S ми элемента ЗИ-ИЛИ и является информационным входом блока, выходы элементов ЗИ-ИЛИ и 4И-ИЛИ являются выходом блока.

На фиг. 1 приведена структурная 40 схема предлагаемого устройства; на фиг. 2 — структура кода на выходе

АЦП; на фиг. 3 — блок-схема блока переполнения; на фиг. 4 - блок-схема выбора значащих разрядов случайного 45 сигнала; на фиг. 5 — таблица сигналов на входах и выходах блока выбора значащих разрядов случайного сигнала; на фиг. 6 вЂ,блок-схема блока управления. 50

Устройство содержит АЦП 1,мультиплексор 2, блок,З переполнения, группу элементов ИЛИ 4, первый блок 5 памяти, коммутатор 6, блок 7 умножения, сумматор 8, второй блок 9 памя- 55 ти, первый и второй компараторы 10 и 11,. блок 12 выбора значащих разря дов случайного сигнапа, первый и второй регистры 13 и 14, блок 15 управления, ключ 16.

На фиг. 2 показаны структура 17 кода на выходе АЦП, структуры 18-21 кода на выходе мультиплексора 2 при различных значениях кода шкалы Б Б .

Блок 3 переполнения содержит элемент ИЛИ 22 и мультиплексор 23.

На фиг. 3 показаны также старшие разряды А, А и А7 цифрового отсче. та на выходе АЦП 1, разряды Б„ и Б кода шкалы на выходе первого регистра 14. Разряд А соединен с первым входом элемента ИЛИ 22, выход которогб соединен с нулевым разрядом информационйого входа мультиплексора 23.

Разряд А соединен с первым входом элемента ИЛИ 22 и первым разрядом информационного входа мультиплексо ра 23. Разряды Б, и Б соеди-нены соответственно с нулевым и первым разрядами управляющего входа мультиплексора 23. Второй-, третий и седьмой разряды информационного входа мультиплексора 23 соединены с шиной нулевого потенциала. Четвертый, пятый и шестой разряды информационного входа мультиплексора 23 соединены с шиной единичного потенциала. Разряд А1 соединен с вторым разрядом управляющего входа мультиплексора. Выход мультиплексора 23 является выходом блока 3 переполнения, На фиг. 4 обозначены разряды

S< Б кода шкалы, выходной сигнал К первого компаратора 10, выходной сиг-. нал К второго компаратора 11, Блок 12 выбора значащих разрядов случайного сигнала содержит элемент

ЗИ-ИЛИ 24, элемент 4И-ИЛИ 25, первый, второй и третий элементы НЕ 26, 27 и 28.

Блок 15 управления содержит генератор 29 импульсов, реверсивный счетчик 30, первый и второй счетчики 31 и 32, дешифратор 33, триггер 34,, Устройство работает следующим образом.

Вычисление ординат корреляционной функции производится непрерывно и циклически, т.е. после того, как вычислены ординаты на некотором временном интервале измерения Т;, начинается вычисление ординат на следующем временном интервале измерения

Т,,1 .. На каждом временном интервале измерения реализации х(С) случайного процесса поступает с входной шины на

1129621 8

АЦП 1, который преобразует реализацию

x(t) на каждом временном интервале измерения в N цифровых отсчетах х (j = 1. . ., N). Каждый отсчет кодируется двоичными и разрядами 5 в прямом коде, один из которых— знаковый. Полная шкала АЦП 1 условно разбивается на несколько шкал, каждая из которых содержит m разрядов (m = 3-5). При этом знаковый разряд для каждой шкалы совпадает со знаковым разрядом цифрового отсчета на выходе АЦП 1. Общее число шкал

М определяется при этом. равенством

M.= и-m+1. Мультиплексор 2 производит выбор m разрядов из всех п разрядов, поступающих на его информационный вход с выхода АЦП 1. Информационный вход мультиплексора 2 состоит .из N m-разрядных информационных шин.

На первую информационную шину поступают.ш младших разрядов с выхода

ЛЦП 1: A А, ..., А, на вторую информационную шину поступают т разрядов с выхода АЦП 1, начиная со вто-25 . рого А, А, ..., Ащ и т.д. На

М-ю информационную шину поступает

m старших разрядов с выхода АЦП 1:

A„ A п- +„ A и Знаковый разряд с выхода АЦП 1 транслируется 30 через мультиплексор 2 без изменения.

На выход мультиплексора 2 проходит информация лишь с той информационной шины, номер которой соответствует коду шкалы, поступившему на его З5 адресный вход с выхода второго регистра 14. Во втором регистре 14 код шкалы обновляется в начале каждого временного интервала измерения и на этом интервале не меняется. Пример 40 выбора 5-разрядных чисел (m=5) из л

8-разрядного отсчета х (п = 8) на выходе АЦП 1 иллюстрируется диаграммами на фиг. 2. На диаграмме 17 показана структура кода на выходе

АЦП 1 ° На диаграммах 18-21 показаны все возможные структуры кода на выходе мультиплексора 2 при различных значениях кода шкалы S„S<, С выхода мультиплексора 2 цифро- 50 вые отсчеты поступают на вторые входы элементов ИЛИ 4 группы, кото-. рая состоит из ш-1 двухвходовых элементов ИЛИ. На второй вход каждого элемента ИЛИ подается один разряд 55 цифрового отсчета с выхода мультиплексора 2, а первые входы всех элементов ИЛИ 4 группы соединены с выходом блока 3 переполнения. При наличии логического "О" на выходе бло ка 3 переполнения цифровые отсчеты с выхода мультиплексора 2 транслируются через элемент ИЛИ 4 группы без изменения. При наличии логической "1" на выходе блока 3 переполнения все разряды на выходе элементов

ИЛИ 4 группы, за исключением знакового разряда, принимают значения логической "1". Знаковый разряд в обоих случаях транслируется через элементы ИЛИ 4 группы без измененчя.

Элементы ИЛИ 4 группы совместно с блоком 3 переполнения в случае выхода реализации на входе АЦП 1 за условную шкалу присваивают цифровому отсчету на выходе блока ИЛИ 4 максимальное по модулю значение для избежания аномальных ошибок, вызванных таким выходом. Логическая "1" на выходе блока 3 переполнения вырабатывается лишь в том случае, если в от- рошенных в мультиплексоре 2 старших азрядах цифрового отсчета на выходе

АЦП 1 присутствует хотя бы одна логическая "1". На фиг. 3 показана одна из возможных схем блока 3 переполнения для случая m = 5 и n = 8.

С выхода элементов ИЛИ 4 группы

m-разрядные цифровые отсчеты х. поступают на информационный вход перво1 го блока 5 памяти, второй информационный вход коммутатора 6 и второй вход блока 7 умножения. На каждом временном интервале измерения Т; в первом блоке 5 памяти запоминаются в R ячейках первые R цифровых отсчетов, где R — число измеряемых ординат корреляционной функции. Одновременно с запоминанием К-ro цифрового отсчета в первом блоке 5 памяти на управляющий вход коммутатора 6 с выхода старшего разряда первого счетчика блока 15 управления поступает сигнал, по которому информация с второго информационного входа коммутатора 6 проходит на его выход и, соответственно, на первый вход блока 7 умножения. После этого но команде с выхода старшего разряда первого счетчика 31 блока 15 управления, поступающей на управляющий вход первого блока 5 памяти, последний переходит в режим считывания и остается в этом режиме до поступления на его информационный вход (R +1)-ro цифрового отМ

1 счета х 1 . В режиме считывания

1129621

9 на управляющий вход первого блока 5 памяти поСтупают адресные сигналы с разрядных выходов реверсивного счетчика 30 блока управления 15, по которым на выходе этого блока последовательно во времени появляются зая помненные цифровые отсчеты х „

М х„ . Эти цифровые отсчеты транслируются через первый информационный вход коммутатора 6 на его 10 выход и попадают на первый вход блока 7 умножения. В результате на выходе блока 7 умножения последовательно во времени появляются произведел л ния х х, х х,, ..., хя х, 15 которые йостуйают на первый вход сумматора 8. На второй вход сумматора 8 за это время ничего не поступает, потому что на управляющий вход ключа 16 с выхода триггера 34 блока 20

15 управления в это время поступает сигнал, по которому запрещается прохождение информации с информационного входа ключа 16 íà его выход. Поэтому полученные произведения запоми-25 наются поочередно в R ячейках второго блока 9 памяти.

После прихода (R + t)-го цифрового отсчета с выхода элементов ИЛИ 4 группы этот цифровой отсчет эапоми- щ нается в первом блоке 5 памяти на месте первого цифрового отсчета 2„

Одновременно х н„ поступает на первый вход блока 7 умножения непосредственно, а на второй вход — через З второй информационный вход комму" лл Л татора 6. Произведение х„ „х „ с выхода блока 7 умножения поступает на первый вход сумматора 8, а на второй, вход сумматора 8 с выхода 40 второго блока 9 памяти в это же время поступает запомненное ранее

Ф

1 произведение х х . Сумма этих произведений с выхода сумматора 8 запоминается во втором блоке 9 па- 45 мяти в той же .ячейке, где хранилось лЛ Я произведение х, х . После этого первый блок 5 памяти по сигналу с выхода старшего разряда счетчика 31 . блока 15 управления переходит в ре- 50 жим считывания. На выходе первого блока 5 памяти последовательно во времени появляются цифровые отсчеты в следующей последовательности:

Ф х „, ..., х,н 2 . Эти цифРовые 55 отсчеты через первый информационный вход коммутатора 6 поступают на второй вход блока 7 умножения. В результате на выходе блока 7 умножения последовательно во времени появляютЛ .я лл Л ся произведения хн „хя, х„х Л Н+1 Н я+1 Н-1 х + х, Каждое из этих произведений суммируется в сумматоре 8 с одним из запомненных ранее произведений

А лл +n Я

R Н-2 Н Н-2 R R-5 R 1

Полученные суммы запоминаются во втором блоке 9 памяти. Затем на выход элементов ИЛИ 4 группы поступает

Я цифровой отсчет х Н 2, который запоминается в первом блоке 5 памяти уже на месте цифрового отсчета х2, и все

Л вычислительные операции в первом блоке 5 памяти, коммутаторе 6, блоке 7 умножения, сумматоре 8 и втором блоке 9 памяти повторяются и т.д, Таким образом, к концу временного интервала измерения T во втором блоке 9 памяти в каждой из ячеек будет накоплена сумма И вЂ” л

Я которая после деления на число слагаемых N — - R + 1 будет представлять собой измеренное значение P-й ординаты корреляционной функции на временном интервале измерения Т.. Вычис1 ленные ординаты К с выхода второго блока 9 памяти 11оступают на первый выход коррелятора.

После вычисления величины Кд, ког торая пропорциональна дисперсии анализируемого случайного процесса, эта величина с выхода второго блока 9 памяти поступает на первые входы компараторов 10 и 11, в каждом из которых установлены различные пороги срабатывания N (нижний) и N

2 (верхний); причем N2 ) N„. В зависимости от соотношения между К, N

1 и N блок 12 выбора значащих разрядов случайного сигнала воспринимает выходные сигналы К1 и К2 компараторов

10 и 11, как одну из следующих команд:

К1 = О, К2 = О (если Ко r N ) — код шкалы увеличить на единицу; К1 = О, К2 = 1 (если N — К Ю ) — код шкалы о 2 оставить без изменения; К1 = 1, К2

1 (если (К (И ) — код шкалы уменьо шить на единицу.

Поясним выбор порогов срабатывания N< и N цифровых компараторов 10 и 11. Верхйий порог N необходимо выбрать так, чтобы на временном интервале измерения выбросы реализации за пределы условной шкалы были маловеро1129621

12 ятными. Для нормального случайного процесса это условие выполняется, если величина шкалы в 2-3 раза превышает значение дисперсии. Отсюда следует, что Nz Ко,п |„ /(2-3), 5 где К вЂ” максимальное значение коо пнях да дисперсии. Например, для 5-разрядной шкалы (один разряд знаковый)

Ко „„= 15 = 225, соответственно N =

25-56. Нижний порог N, необходимо 10 выбрать так чтобы цифровые коды отУ счетов, используемых для вычисления корреляционной функции, содержали хотя бы три (включая знаковый) значащих разряда, Отсюда получаем 15

М = 32 9., .i

На каждом временном интервале измерения Т в блок 12 выбора энача1 щих разрядов случайного сигнала поступают выходные сигналы K l, К2 цифро- Ю вых компараторов 10, 11 и код шкалы, используемый на интервале Т который в течение всего интервала Т хранится во втором регистре 14. В конце интервала Т;, когда на выходе 25 второго блока 9 памяти присутствует код нулевой ординаты К>, вычисленный на интервале Т., блок 12 выбора значащих разрядов случайного сигнала определяет код шкалы для следующего щ временного интервала измерения Т.

i+1

Выработанный код шкалы по сигналу с выхода дешифратора 33 блока 15 управления записывается во второй регистр 13, а затем в начале интервала

Т по сигналу с выхода старшего

1 | разряда второго счетчика 32 блока 15 управления переписывается в первый регистр 14, где хранится в течение всего интервала Т„ 1 ° Когда шкалы 4р с выхода второго регистра 14 поступает на управляющий вход мультиплексора 2, управляющий вход блока 3 переполнения и на второй выход коррелятора для обеспечения нормировки 45 измеренной корреляционной функции.

На фиг, 4 изображена таблица ис|тинности блока 12 выбора значащих разрядов случайного сигнала для случая четырех шкал (п =. 8, m = 5), а на фиг. 5 — пример его выполнения по указанной таблице.

В.начале каждого временного интервала измерения на управляющий вход ключа 16 поступает сигнал, за- 55 прещающий прохождение информации че-. рез этот ключ. В это время происхо.дит считывание R измеренных ординат корреляционной функции из второго блока 9 памяти.

Блок 15 управления (фиг. 6) рабо..тает следующим образом. . Генератор 29 и||пульсов вырабаты вает импульсы в форме меандра, частота следования которых в К раз превышает требуемую частоту дискретизации в АЦП 1. Эти импульсы поступают .на управляющий вход второго блока 9 памяти и используются для установления этого блока в режим записи или считывания. Кроме того, эти импульсы поступают на вход первого счетчика 31, коэффициент пересчета которого равен R, На выходе старшего разряда первого счетчика 31 вь рабатываются импульсы, период следования которых равен периоду дискретизации в АЦП 1, а длительность равна периоду частоты генератора 29 импульсов.

Эти импульсы поступают на управляющие входы АЦП 1, коммутатора 6 и первого блока 5 памяти. В АЦП 1 по этим импульсам производится дискретизация реализации x(t) и подача л цифровых отсчетов х. на выход АЦП 1.

Через коммутатор 6 йо этим импульсам на вход проходит информация с второго информационного входа. Первый блок 5 памяти по этим импульсам пере-! ходит в режим записи. Сигналы с разрядных выходов первого счетчика 31 поступают на управляющий вход второго блока 9 памяти. Эти сигналы служат для смены адреса этого блока 9. На суммирующий вход реверсивного счетчика 30 поступают импульсы с выхода генератора 29 импульсов, а на вычитающий вход — импульсы с выхода старшего разряда первого счетчика 31.

Коэффициент пересчета реверсивного счетчика 30 равен R. В результате работы реверсивного счетчика 30 на его выходе, который составлен из выходов всех разрядов этого счетчика, формируются сигналы, которые поступают на управляющий вход первого блока 5 па мяти и меняют его адрес. Импульсы с выхода старшего разряда первого счетчика 31 поступают на вход второго счетчика 32, коэффициент пересче- та которого (от входа до второго выхода) равен числу N отсчетов реализации x(t) на временном интервале изме рения. Импульсы на выходе старшего разряда второго счетчика 32 имеют период следования, равный временному

621

13 1129

:интервалу измерения. Эти импульсы поступают на управляющий вход первого регистра 14 и по ним происходит запись в первый регистр 14 информации, присутствующей на его информационном входе. Разрядные выходы второго счетчика 32 соединены с соответствующим входом дешифратора 33, другой вход которого подключен к выходу старшего разряда первого счетчика 31. Дешифра- 10 тор 33 на каждом временном интервале измерения пропускает на свой выход только один (последний на временном интервале измерения) импульс со своего второго входа. Импульс с выхода дешифратора 33 поступает на управляющий вход второго регистра 13, и по нему происходит запись информации в этот регистр. Триггер 34 устанавливается в единицу в начале каждого временного интервала измерения по сигналу с выхода старшего разряда второго счетчика 32 и сбрасывается в нуль по сигналу с выхода промежуточного разряда второго счетчика 32.

При этом коэффициент пересчета второго счетчика 32 от входа до выхода промежуточного разряда равен R. Триггер 34 вырабатывает сигнал, который поступает на управляющий вход ключа Зс

i6 и запрещает прохождение информации через него в начале временного интервала измерения.

Известно, что для измерения корреляционной функции в цифровом кор35 реляторе не нужна высокая разрядность

АЦП и высокая точность измерения достигается, когда АЦП является всего лишь 3-5-разрядньж. Однако это справедливо.только в случае, когда амплитуда реализации случайного процесса мало отличается от величины шкалы АЦП. Для нестандартных сг чайных процессов амплитуда реализации со временем изменяется и поэтому не всегда близка к величине шкалы АЦП. В случае малоразрядного АЦП это ведет к погрешности измерения корреляционной функции. Для того, чтобы в широком диапазоне изменения амплитуды реализации случайного процесса ее значения кодировались не менее 3-5-знача щими разрядами, необходимо увеличивать разрядность АЦП. В прототипе это требует увеличение разрядности. других узлов коррелятора, что не ,всегда можно осуществить. Вместе с тем на каждом временном интервале измерения в цифровом корреляторе производится, в частности, измерение дисперсии случайного процесса, которая характеризует среднее значение амплитуды этого процесса. Обычно дисперсия меняется столь медленно, что на длительности временного интервала измерения этим изменением можно пренебречь. Тогда при циклическом измерении корреляционной функции исполь" зование дисперсии, измеренной на одном временном интервале измерения, для выбора на следующем временном интервале измерения из полной и-разрядной шкалы АЦП лишь m значащих разрядов позволяет расширить динамический диапазон цифрового коррелятора, увеличив разрядность АЦП и оставив разрядность всех остальных узлов коррелятора неизменной.

По сравнению с базовым объектом, в качестве которого выбран прототип, предлагаемое устройство позволяет расширить динамический диапазон, например, для варианта n = 8 и m = 5 в 8 раз (т.е. на 18 дБ).

1129621 мк.1 ую.г и 1

17 д Знак A y Ag A A1 Код шкалы: Хфг =И

19 3hак 4< 4 A> A Вод шкалм: Sr Sz 01

2Р Знак А< 4 A > А > A îä имать!: Бг = 10

31 Знак A y А А А Ходшкат : Г Я 11

Фис.

1129621

А, А, А 7 — икрор ационный Аоо;

З„З . — управляющий вход. Юг.8

1129621

Фиг. S

Вих.E

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

ВНИИПИ

Тираж 698

Заказ 9454/39

Подписное