Дельта-модулятор

 

ДЕЛЬТА-МОдаФЛТОР5 содержащий соединенные пос-ледовательно компаратор , триггер задержки и регистр сдвига, прямые и инверсные выходы разрядов которого соединены с входами двух соответствующих групп, состоящих из соединенных последовательно элементов И, преобразователь полярности , цифроаналоговьй преобразователь два ключа инвертор и интегратор , выход котор.ого соединен с выгчитающим входом компаратора, суммирующий вход которого подключен к входной шине, прямой выход триггера задержки соединен с выходной шиной, а тактовые входы триггера задержки и регистра сдвига соединены с тактовой шиной, отличающий С я тем, что, с целью увеличения отношения сигнал/шум, в него введены две группы элементов ШШ, группа последовательных регистров, RS-триггер и сумматор, причем входы каждого элемента ИЖ первой группы соединены с выходами соответствукщих элементов И первой и второй групп, .выходы элементов ИЛИ первой группы соединены с входами соответствукицих последовательных регистров, прямые выходы разрядов калдого из которых подключены к входам соответствующих элементов ИЛИ второй группы, выходы которых соединены с входами цифроаналогового преобразователя, выход которого подключен к входу первого ключа и через инвертор - к входу второго ключа, выходы первого и второго ключей соединены с соответствующими входами су1 матора, вьвсод которого соединен с входом интегратора , при этом входы RS-триггера соединены с соответствукш1ими входами первого элемента ИЛИ первой ю со группы, а прямой и инверсный выходы - с управлякищпот входами соот ветственно первого и второго ключей,ОЭ кроме того, входы преобразователя ю полярности соединены с прямым и инверсным выходами триггера задержки , а выход подключен к дополнительному входу сумматора, а тактовые входы последовательных регистров подключены к тактовой шине.

рцэр Н 03 К 13/22

ОПИСАНИЕ ИЗОБРЕТЕНИ

Н АВТОРСКОМ У СВИДЕТЕЛЬСТВУ а ,т

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

FlG ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬГГИЙ (21) 3572585/24-21 (22) 16.02.83 (46) 15.12.84. Бюл. И- 46 (72) Г.Н. Котович, В.П. Овчинников, 1

Г.С. Станке и В.Н. Рожко (71) Рижский ордена Трудового Красного Знамени политехнический институт (53) 621.376.56 (088.8) (56) 1. Дельта-модуляция. Теория и применение. М., "Связь", 1976, с. 188-189, рис. 7.8-7,9.

2. Заявка Франции ¹ 2318539, кл. Н 03 К 13/22, опублик. 1974 (прототип). (54)(57) ДЕЛЬТА †МОДУЛЯТ, соцержащий соединенные послецовательно компаратор, триггер задержки и регистр сдвига, прямь е и инверсные ebwоды разрядов которого соединены с входами двух соответствующих групп, состоящих из соединенных последсзательно элементов И, преобразователь полярности, цифроаналоговый преобразователь, два ключа, инвертор и интегратор, выход которого соединен с вычитающим входом коьнаратора, суммирующий вход которого подключен к входной шине, прямой выход триггера задержки соединен с выходной шиной, а тактовые входы триггера задержки и регистра сдвига соединены с тактовой шиной, отличающийся тем, что, с целью увеличения атноше„„ЯЦ „„1129732 A ния сигнал/шум, в него введены две группы элементов ИЛИ, группа последовательных регистров, RS-триггер и сумматор, причем входы каждого элемента ИЛИ первой группы соединены с выходами соответствующих элементов И первой и второй групп,,выходы элементов ИЛИ первой группы соединены с входами соответствующих последовательных регистров, прямые выходы разрядов каждого из которых подключены к входам соответствующих элементов ИЛИ второй группы, выходы которых соединены с входами цифроаналогового преобразователя, выход которого подключен к входу первого ключа и через инвертор — к входу второго ключа, выходы первого и второго ключей соединены с соответствующими входами сумматора, вьисод. которого соединен с входом интегратора, при этом .входы RS-триггера соединены с соответствующими входами первого элемента ИЛИ-первой группы, а прямой и инверсный выхо ды — с управляющими входами соответственно первого и второго ключей, кроме того, входы преобразователя полярности соединены с прямым и инверсным выходами триггера задержки, а выход подключен к дополни+ тельному входу сумматора, а тактовые входы последовательных регистров подключены к тактовой шине.

1 11?9

Изобретение относится к импульсной технике и может быть использовано в цифровых линиях передачи информации.

Известен дельта-модулятор с

5 инерционным компандированием, содержащий соединенные последовательно компаратор, формирователь импульсов и регистр сдвига, два элемента И, соединенные последовательно эле- 10 мент ИЛИ, сглаживающий фильтр, сумматор с постоянным смещением, амплитудно-импульсный модулятор и интегратор Р 1.

Недостатком этого дельта-модулятора является невысокое отношение сигнал/шум.

Наиболее близким техническим решением к предлагаемому является дельта-модулятор, содержащий соеди- 2О ненные последовательно компаратор, триггер задержки и регистр сдвига, прямые и инверсные выходы разрядов которого соединены с входами двух соответствующих групп, состоящих 25 из соединенных последовательно элементов И, преобразователь полярности, цифроаналоговый преобразователь,два ключа, инвертор и интегратор, выход которого соединен с вычитающим входом компаратора, суммирующий вход которого подключен к входной шине, прямой выход триггера задержки соединен с выходной шиной, а тактовые входы триггера задержки и регистра сдвига соединены с тактовой шиной, а также содержащий логическую схему, состоящую из ДК-триггеров, инверторов и элементов И 2 g.

Недостатком известного устройства „ является также, невысокое отношение сигнал/шум.

Цель изобретения увеличение отношения сигнал/шум. указанная цель достигается тем, 45 что в дельта-модулятор, содержащий соединенные последовательно компаратор, триггер задержки и регистр сдвига, прямые и инверсные выходы разря» дов которого соединены с входами двух соответствующих групп, состоящих из соединенных последовательно элементов И, преобразователь полярности, цифроаналоговый преобразова-, тель, два ключа, инвертор и интегратор, выход которого соединен с вычитающим входом компаратора, суммирующий вход которого подключен

732 2 к входной шине, прямой выкод триггера задержки соединен с выходной шиной, а тактовые входы триггера задержки и регистра сдвига соединены с тактовой шиной, введены дне группы элементов ИЛИ, группа последовательных регистров, RS-триггер и сумматор, причем входы каждого элемента ИЛИ первой группы соединены с выходами соответствующих элементов И первой и ВторОЙ групп, выходы элементов ИЛИ первой группы соединены с входами соответствующих последовательных регистров, прямые выходы разрядов каждого из которых подключены к входам соответствующих элементов ИЛИ второй группы, выходы которых соединены с вхадаьы цифроаналогового преобразователя, выход которого подключен к входу первого ключа и через инвертор — к входу нторого ключа, выходы первого и второго ключей соединены с соответствующими входами сумматора, выход которого соединен с входом интегратора, при этом входы RS-триггера соединены с соответствующими входами первого элемента ИЛИ первой группы, а прямой и инверсный выходы — с управляющими нходами соответс венно первого и второго ключей, кроме того, входы преобразователя полярности соединены с прямым и инверсным выходами триггера задержки, а выход подключен к дополнительному входу сумматора, а тактовые входы последовательных регистров подключены к тактовой шине.

На фиг.1 представлена блок-схема устройства; на фиг.2 — нременные диаграммы его работы.

Устройство содержит компаратор

1, триггер 2 задержки, регистр 3 сдвига, первую и вторую группы 4 и 5 двухвходовых элементов б И, первую группу элементов 7 ИЛИ, группу последовательных регистров 8, вторую группу элементов 9 ИЛИ, цифроаналоговый преобразователь 10, иннертор 11, первый и второй ключи 12 и 13, сумматор 14 интегратор 15, RS-триггер 16, преобразователь 17

IIoJIHpHocTH ВхОдную шину 18, ВыхОд— ную шину 19, тактовую шину 20.

Выход компаратора 1 соединен с входом триггера 2 задержки, прямой выход которого подключен к входу регистра 3 сдвига и к выходной шине 19. Прямые выходы разрядов

3 1 регистра 3 подключены к входам первой группы 4, а инверсные выходы — к входам второй группы 5, каждая из этих групп состоит из соединенных последовательно дзухвходозых элементов 6 И. Выходы одинаковых по порядку элементов 6 обеих групп 4 и 5 соединены с входами соответствующих элементов 7 ИЛИ первой группы, выходы которых подключены к входам последовательных регистров 8. Выходы разрядов каждого регистра 8 соединены с входами соответствующего элемента 9 ИЛИ второй группы. Выходы элементов 9 ИЛИ подключены к входам цифроаналогового преобразователя 10, выход которого соедин н с входам :. инзертора 11 и первого ключа 12. Вход второго ключа 13 соединен с выходом инвертора

11. Выходы обоих ключей 12.и 13 соединены с входами сумматора 14, к дополнительному входу которого подключен выход преобразователя 17 полярности. Выход сумматора 14 соединен с входом интегратора 15, выход которого подключен к зычитающему входу компаратора 1, суммирующий вход которого соединен с входной. шиной 18. Выходы триг" åðà 2 задержки подключены к входам преобразователя 17 полярности. Входы RS-триггера 16 подключены к входам первого элемента 7 ИЛИ первой группы. Прямой и инверсный выходы RS-триггера 16 соединены с управляющими входами соответственно первого и второго ключей 12 и 13. Тактовая шина 20 соединена с тактовыми входами триггера 2 и регистров 3 и 8.

Первый последовательный регистр

8 имеет стог.ько разрядов, сколько элементов 7 И}И содержится в первой группе, или на один разряд меньше, чем регистр 3 сдвига. Каждый последующий регистр 8 имеет на один разряд больше, чем предыдущий.

На фиг.2 обозначено." U(t) входной сигнал; Yt — сигнал на выходной шине 19 дельта-модулятора;

f — тактовые импульсы, х,(}., х (с) хз(1) УКОРОченный на Один два и три символа дельта-модулированный (ДМ) сигнал У(1) на выходах элементоь 7 ИЛИ; л,(t), z2(t), z (t) †сигналы, сформированные из сигналов х „(t), х (й), xz(t) на выходах элементов 9 ИЛИ в тех случаях, 129732 4 когда в ДМ сигнале Y(t} имеют место пачки единиц или нулей; V(t) сигнал на выходе цифроаналогового преобразователя 10; V(t) — сигнал управления шагом квантования на выходе сумматора 14; 8(t), 9(t) сигналы управления с выходов

RS-триггера 16, указывающие соответ.ственно на возрастание или убывание входного сигнала U(t), т.е. наличие

S0

55 единичных или нулевых пачек; Y5(t)сигнал на выходе преобразователя 17 полярности, U"(t) — аппроксимирующее напряжение с выхода интегратора 15.

Устройство работает следующим образом.

Пусть на шине 18 имеется синусоидальный входной сигнал U(t). В результате сравнения «в компараторе 1 входного V(t) и аппроксимирующего

U"() напряжений на выходе его вырабатывается единичный или нулевой уровень напряжения, который по приходу тактового импульса записывается в триггер 2 задержки и хранится з течение одного такта. Вследствие этого на выходе триггера 2 задержки формируется ДМ сигнал У(С).

На фиг.1 изображен четырехразрядный регистр 3 сдвига. В зависимости от числа символов в пачках ДМ сигнала Y(t) на выходах элементов 6 И происходит укорочение пачек на 1, 2 и 3 символа, а также исключаются чередующиеся паузные комбинации типа 1,0, 1,0, характерные для режима холостого хода. Вследствие этого на выходах элементов 7 ИЛИ первой группы получаются сигналы х2 (t) x >(t.> Разной длитель ности и с разным "весом". Сигнал х з(} указывает на необходимость большего увеличения шага квантования, чем сигнал x >(t), х () — большего, чем х„(). Далее из сигналов x„(t), X>(t}, Х (г) фоРМИРУЮтСЯ С ПОМОЩЬЮ последовательных регистров 8 и элементов 9 ИЛИ второй группы вспомогательные сигналы управления шагом квантования z„(t), z>(t), z (t) по такому закону: сигнал z,(t) должен присутствовать на всех интервалах времени, пока з ДМ сигнала Y(t) присутствуют пачки с числом символов пъ 2. Сигнал zz(t) должен присутствовать на всех интервалах времени, пока в ДМ Y(t) присутствуют пачки с числом сиМволов и Ъ 3, 1129732

30

5 сигнал z, (t) — при пачках с пэ 4.

Если требуется расширить динамический диапазон преобразуемых входных речевых сигналов или увеличить отношение сигнал/шум, то по такому же принципу можно сформировать сигналы x+(t), x<(t) и т.д. Из вспомогательных сигналов е (Г.), 22 " и z с помощью цифро аналогового преобразователя 10 формируется многоуровневой сигнал (г), причем его максимальные значения уровней во времени расположены в тех местах, где присутствуют пачки ДМ сигнала с,максимальным числом символов, т.е. где скорость входного аналогового сигнала u(t) максимальна. Сигнал V(t) инвертируется и далее в прямом и инверсном виде подается на ключи 12 и 13.

При единичных пачках на вход сумматора 14 коммутируется сигнал Ч (t), а при нулевых — инверсное значение сигнала (Т). На сумматор 14 также поступает ДИ сигнал v(t), который после преобразователя 1? полярности формируется в виде сигнала, состоящего из единичных пачек, представленных уровнем +Е и нулевых пачек, представленных уровнем -Е. Таким об разом, даже при отсутствии сигналов с выходов ключей 12 и 13 дельта-модулятор будет работать в линейном режиме, так как сигнал Y (tl всегда присутствует на входе сумматора 14.

При росте уровня входного сигнала

U(t) растет уровень напряжения сигнала ф(+1,, а следовательно и сигнала Y(tI, что исключает перегрузку дельта-модулятора и увеличивает и стабилизирует отношение сигнал/шум во всем динамическом диапазоне изменения входного сигнала.

Как известно из теории, адаптации дельта-модулятора к входному сигналу наилучшая, т.е. отношение сигнал/шум максимальное, если при изменении входного сигнала U(t) отношение U/U постоянное. Таким образом, в результате более точного отслеживания входного сигнала в предлагаемом дельта-модуляторе увеличено отношение сигнал/шум. Кроме того, появляется возможность интегрального исполнения предлагаемого дельта-модулятора. В этом случае исключается интегратор, а потеря в величине отношения сигнал1шум компенсируется увеличением дискретной части (числа вспомогательных сигналов х (t), z,.(t).

1129732

ii29732

Составитель О. Ревинский

Техред Ж.Кастелевич Корректор А. Обручар, Редактор К. Волощук

Заказ 9465/45

Тираж 86i Подписное

ВИИИПИ Государственного комитета СССР по делам изобретений и открытий

ii3835, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная,4