Аналого-цифровой преобразователь

 

ае Ж) СОЮЗ СОВЕТСНИХ

ONIWI

РЕСПУБЛИК з(дэ Н 03 К 13 20

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДУПЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ,Ф СВИДЕ П=ЛЬСТВУ

Фс "у и„ (21) 3618612/24-21 (22) 30.05.83 (46) 30.12.84. Бюл. У 48 (72) С.В.Клевцов, Ю.П.Фирстов и Н.П.Чистяков (71) Московский ордена Трудового

Красного Знамени инженерно-физический .институт . (53) 681;325 (088.8) (56) 1. Бахтияров Г.Д. и др. Аналого-цифровые преобразователи. М., "Советское радио", 1980, с. 158, рис. 7.2.

2. Там же, с ° 171, рис. 7.7а (про. тотип) . (54)(57) 1. АНАЛОГО-ЦИФР6ВОЙ ПРЕОБРАЗОВАТЕЛЪ, содержащий преобразователь напряжения в частоту,.вход которого является входом устройства, а выход соединен с тактовым входом блока счетчиков импульсов, блок формирования временных интервалов, первый выход которого соединен с первым управляющим входом блока счетчиков импульсов, отличающийся тем, что, с целью расширения функциональных возможностей, в него введены блок управления и генератор тактовых импульсов, причем первый вход блока управления является входом запуска устройства, второй вход соединен.с выходом генератора тактовых импульсов, первым управляющим входом преобразователя напряжения в частоту и первым входом блока формирования временных интервалов, первый выход блока управления соединен с вторым управляющим входом преобразователя напряжения в частоту, а второй выход — с входами сброса блоков счета чиков импульсов и формирования вре- а менных интервалов и с третьим управляющим входом преобразователя напряжения в частоту, группа выхо- С дов со второго по я -й блока формиФ с рования временных интервалов соединена с соответствующей группой управляющих входов блока счетчиков импуль. сов, а Я+1-й выход — с третьим входом блока управления, где 1 — число разрядов выходного кода устройства.

11

2. Устройство по п.1, о т л и— ч а ю щ е е с я тем,. что, преобразователь напряжения в частоту содержит операционный усилитель, конденсатор, аналоговый ключ, компаратор, тактируемый З-триггер, резистор, разрядный ключ, источник разрядного тока, шину отрицательного. источника питания, причем параплельно соединенные конденсатор и аналоговый ключ подключены между инвертирующим входом и выходом операционного усилитепя, выход которого подключен к инвертирующему входу компаратора, неинвертнрующнй вход которого соединен с неинвертирующим входом операционного усилителя и общей шиной устройства, выход компаратора соединен с 2 -вхо32357 дом тактируемого Э -триггера, прямой выход которого соединен с управляющим входом разрядного ключа и яв ляется выходом преобразователя напряжения в частоту, первый, второй и третий управляющие входы которого подключены к С-входу тактируемого

З-триггера, управляющему входу аналогового ключа и R -входу тактируемоro3 -триггера- соответственно, вход преобразователя напряжения в частоту через резистор соединен с инвертирующИм входом операционного усилителя и входом разрядного ключа, выход которого через источник разрядного тока соединен с nmной отрицательного источника пи тания

Изобретение относится ° к устройствам импульсиой техники и предназначено для использования в системах сбора и обработки информации различнаго назначения, системах автомати- 5 ческого управления и регулирования.

Известен аналого-цифровой преобра зователь последовательного приближения, содержащий цифроаналоговый преобразователь, регистр, источник опорного напряжения и компаратор (1), Недостатком известного устройства является напичие большого числа прецизионных узлов и блоков, что затрудняет их иэготовлейие в виде боль- 15 ших интегральных схем.

Известен также аналого-цифровой преобразователь с промежуточным преобразователем в частоту, содержащий преобразователь напряжения в частоту, вход которого является входом устройства, а выход соединен с тактовым входом блока счетчиков импульсов, блок формирования временных интервапов, первый выход которого соединен с первым управлякицим входом блока счетчиков импульсов P), Недостатком известного устройства; является то, что в течение всего интервала преобразования устройства ЗО состоявшие ни одного из разрядов выходного счетчика импульсов не одре1 делена, т.е. последний импульс в из-1 меряемой пачке, поступающий с выхода преобразователя напряжения в частоту, может изменить состояние всех разрядов <счетчика. Это приводит к тому, что, например, процессор системы сбора и обработки информации простаивает в течение всего интервала преобразования аналого-цифрового преобразователя. Кроме того, многие цифровые процессоры начинают обработ" ку информации, начиная со старших разрядов кода, получения которых в процессе преобразования известный аналого-цифровой .преобразователь не обеспечивает, что существенно снижает эффективность и область его применения.

Цель изобретения — расширение функциональных возможностей устройства путем обеспечения последователь.ного формирования значений выходного кода, начиная со старших разрядов, в процессе преобразования, а также формирование выхцдного кода в виде, не требующем выходного согласующего устройства.

Поставленная цель достигается тем, что в аналого-цифровой преобразователь, содержащий преобразователь напряжения в частоту, вход которого является входом устройства, а выход

3 113 соединен с тактовым входом блока счетчиков импульсов. блок формирования временных интервалов, первый выход которого соединен с первым управляющим входом блока счетчиков импульсов, введены блок управления и генератор тактовйх импульсов. причем первый вход блока управления является входом запуска устройства, второй вход соединен с выходом генератора тактовых импульсов, первым управляющим входом преобразователя напряжения в частоту и первым входом блока формирования временных интервалов, первый выход блока управления соединен со вторым управляющим входом преобразователя напряжения в частоту, а второй выход — со входами сброса блоков счетчиков импульсов и формирования временных интервалов и с третьим управляющим входом преобразователя напряжения в частоту, группа выходов со второго по N -й блока формирования временных интервалов соединена с соответствующей группой управляющих входов блока счетчиков импульсов, а М 1-й выход — с третьим входом блока управления, где Н вЂ” число разрядов выходного кода устройства.

При этом преобразователь напряже-! ния в частоту содержит операционный усилитель, конденсатор, аналоговыйключ, компаратор, тактируемый )) -три г.

rep, резистор, разрядный ключ, источник разрядного тока, шину отрицательного источника питания, причем параллельно соединенные конденсатор и аналоговьй ключ подключены между инвертирующим входом и выходом операционного усилителя, выход которого подключен к инвертирующему входу компаратора, неинвертирующий вход которого соединен с неинвертирующнм входом операционного усилителя и общей шиной устройства, выход компаратора соединен. с 1) -входом тактируемого 2 -триггера, прямой выход которого соединен с управляющим входом разрядного ключа и является выходом преобразователя напряжения в частоту, первый, второй.и третий управляющие входы которого подключены к С-входу тактируемого 3 -триггера, управляющему входу аналогового ключа и к -входу тактируемого3 -триггера соответственно, вход преобразователя напряжения в частоту через резис2357

5 I0

45 тор соединен с инвертирующим входом операционного усилителя и входом разрядного ключа, выход которого через источник разрядного тока,соединен с шиной отрицательного источника питания.

На фиг. 1 приведена структурная электрическая схема аналого-цифрового преобразователя; на фиг. 2 — временные диаграммы, поясняющие работу устройства: 0 — сигнал запуска, 8 — сигнал окончания преобразования; — сигнал на втором IlbmoJIe блока

I управления (сигнал сброса); 2 — тактовые импульсы, — пилообразный сигнал на выходе интегрирующего операционного усилителя преобразователя напряжения в частоту; e — сигналы на выходе преобразователя напряжения в частоту:, к — сигнап на первом выходе блока формирования временных интервалов, у — сигнал на втором выходе блока формирования временных интервалов, 0 — сигнал на третьем выходе блока формирования временных интервалов; к — сигнал на первом вы ходе блока счетчиков импульсов (старший разряд устройства); — сигнал на втором выходе блока счетчиков импульсов (второй разряд устройства); ц — сигнал на третьем выходе блока счетчиков импульсов (младший разряд. устройства); Н вЂ” сигнал на выходе интегрирующего операционного усилите. ля преобразователя напряжения в час» тоту для входного сигнала меньшего по величине, чем в случае, приведенном на диаграмме q 1 соответствующий этому новому входному сигналу;

0 — сигнал на выходе преобразователя напряжения в частоту, h — сигнал на первом выходе блока формирования временных интервалов, р — сигнал на втором выходе блока формирования временных интервалов С вЂ” сигнал на третьем выхопе блока Жормиоовяния временных интервалов, на фиг. 3 принципиальная схема аналого-цифрового преобразователя .

Аналого-цифровой пр еобраз ователь содержит преобразователь 1 напряжения в частоту, вход 2 которого является входом устройства, а выход соединен с тактовым входом блока 3 счетчиков импульсов, блок 4 формирования временных интервалов, первый выход которого соединен с первым управляющим входом блока 3 счетчиков

1132357 импульсов, первый вход блока 5 управления является входом б запуска устройства, второй вход соединен с выходом генератора 7 тактовых импульсов, первым управляющим входом 5 преобразователя 1 напряжения в частоту и первым входом блока 4 формирования временных интервалов, первый

- выход —. со вторым управляющим входом преобразователя 1 напряжения в часто-1О ту, а второй выход - со входами .,сброса блока 3 счетчиков импульсов, блока 4 формирования временных интервалов и третьим управляющим вхо дом преобразователя 1 напряжения в частоту, группа выходов с первого по g -й блока 4.формирования временных интервалов соединена с соответствующей группой управляющих входов блока 3 счетчиков импульсов, à N +1-й выход — с третьим входом блока 5 управления. Кроме того, устройство содержит выходные шины (8-1)-(8-N) выходную шину 9 преобразователя напряжения в частоту, шину тактовых импульсов 10, первую шину управления

11, шину сброса 12, шины управления (13-1)-(13-Й) блоком 3 счетчиков импульсов, шину окончания преобразования 14. Преобразователь 1 напря- 30 жения в частоту (фиг.3) содержит операционный усилитель 15, параллельно соединенные конденсатор 16 и аналоговый ключ 17, подключенные между инвертирующим входом и выходом опера-З5 ционного усилителя 15, выход которого подкпючен к инвертирующему входу компаратора 18, неинвертирующий вход которого соединен с неинвертирующим входом операционного усилителя 15 и 40 общей шиной устройства, а выход соединен с 3 -входом тактируемого ,3-триггера 19, С-вход которого соединен шиной 10 с выходом генерато-;

1 ра 7 тактовых импульсов, -вход — 45 с шиной сброса 12, а прямой выход— с управлякяцим входом разрядного ключа 20 и выходной шиной 9 преобра.зователя напряжения в .частоту, вход

2 устройства через резистор 21 соеди 5о иен с инвертирующим входом операцион ного усилителя 15 и входом разрядного ключа 20, выход которого через источник разрядного тока 22 соединен

° с шиной 23 отрицательного источника 5 питания, управляющий вход аналогового ключа 17 соединен с первой шиной

° 11 управления. БлоК 3 счетчиков импульсов содержит логические элементы

И (24-1) -(24-N), первые входы которых соединены с выходной шиной 9 преобразователя 1 напряжения в частоту, вторые входы соединены с шинами (13-1)-(13-N) управления блоком 3 счетчиков импульсов, а выходы — с

С-входами счетчиков (25-1) -(25-N) импульс ов, 1 -входы с оеди не ны с шиной сброса 12, а группа выходов каждого счетчика образует группу выходных шин (8-1) -(8-й) устройства (в частном случае, приведенном на фиг, 3, кажцый счетчик импульсов (25-1)— (25-М) реализован на тактируемом

Э-триггере, включенном в счетном режиме, при этом количество счетчиков импульсов равно числу разрядов выходного кода устройства). Блок 4 формирования временных интервалов со. держит управляющий счетчик 26 импульсов, С-вход которого соединен шиной тактовых импульсов 10 с выходом генератора 7 тактовых импульсов, 1 -вход — с выходом инвертора 27, вход которого соединен c øèíoé сброса 12. Выход с g 2 пой 11, соединены с адресными входами постоянного запоминающего устройства 28, выходы которого соединены с шинами (13-1)(13-й) блока 3 счетчиков импульсов, выход g <+„, соединен через диффер енцирующую цепь 29 с шиной окончания преобразования 14 ° Блок 5 управления содержит R5-триггер 30, 5 -вход кото», рого соединен со входом запуска 6 устройства, 0 -вход - с 8+1-м выходом блока 4 формирования временных .интервалов и R -входом третьего тактируемого 1) -триггера 31, а Я -выходс.R --входами первого и второго тактируемых2 -триггеров 32 и 33 и2 -входом третьего тактируемогоП -триггера

31, g -выход которого соединен с пер-, вым выходом блока 5 управления, а

С-вход соединен с 9 -выходом первого тактируемого 2 -триггера 32, Э -вход и Ц -выход которого соединены со вторым выходом блока 5 управления и С-входом второго тактируемого

0-триггера 33, Я -выход которого соI единен с первым входом логического элемента И 34, второй вход которого соединен с выходом генератора тактовых импульсов 7, а выход-с С-входом первого тактируемого Э- триггера 32

Аналого-цифровой преобразователь работает следующим образом.

11323

Код старших разрядов при этом формируется до окончания цикла преоЦ7

На входе 2 преобразователя 1 установлен аналоговый сигнал. При поступлении на вход 6 блока 5 сигнала запуска (фиг.2а) и первого тактового импульса от генератора 7 на вто. ром входе блока 5 формируется сигнал сброса (фиг. 2ь),:длительность которого равна периоду тактовых импульсов. По сигналу сброса устанавливаются в "0" счетчики блоков 3 и 4 и l0

Э-триггер преобразователя 1. В течение длительности импульса сброса интегратор преобразователя 1 устанавливается в исходное состояние

"Вьи !выхмаи{фиг.2 g и Н) . С выхода !5 преобразователя 1 в блок 3 по шине

9 поступают тактовые импульсы (фиг.2 д ), которые проходят на тактовые входы всехЫ -триггеров (25-1)-(25-Ы) через элементы И (24-1)-(24-N), на вторые входы которых по первому тактовому импульсу поступают сигналы управления из блока 4 (фиг. 2 А,, И, шины (13-1)— (13-М). ДЛительность сигналов управ- 25

1 ления для s -го триггера составляет

1а1

T„, = 2 "i, ° где — период следования тактовых импульсов, 1 = 1-Ц. Выходные сигналы триггеров приведены .на,фиг. 2 К, A и,4. При поступлении З0 с выхода преобразователя 1 импульса в течение интервала 6 - t триггер

25-1 блока 3 установится в состояние "1" (фиг.21k ), а при меньшем входном сигнале (фиг.2 и ) триггер

25-1 останется в состоянии "0" (фиг.2 A). Таким образом, оказывается сформированным старший разряд выходного кода устройства. Триггер

25-. 2 осуществляет счет импульсов с выхода преобразователя 1- в :ечение интервала 1 -11. Далее процесс формирования выходйого кода происходит аналогично,до формирования младшего разряда выходного кода. По заверше- 45 нии интервала преобразования (фиг.2е) . блок 4 вырабатывает сигнал окончания интервала преобразования (фиг. 20) который поступает по шине 14 на блок 5, на первом выходе которого появляется сигнал обнуления ннтегра тора преобразователя 1. Поступление импульсов по шине 9 прекращается, на шинах (13-1) -(13-.N) устанавлива)отся нулевые сигналы, а на выходах блокй 55 3 присутствует код входного сигнала..

57 8 разования и может быть сразу же отправлен на обработку, причем автоматически организуется последовательный вывод информации, чем и достигается расширение функциональных возможностей устройства. В известном устройстве (2) информация может быть получена только по окончании полного цикла преобразования.

Преобразователь 1 (фиг.3) работает следующим образом.

При поступлении логического "0" со второго выхода блока 5 Hà R -вход

D-триггера 19 появляется сигнал "1" на его выходе Ц . Одновременно с первого выхода блока 5 поступает "0",осуществляннцнй размыкание ключа 17 °

Интегратор, построенный на усилителе

15, конденсаторе 16 и резисторе 21, на знает интегрирование разности разрядного и входного токов в течение длительности периода тактовых импульсов (фиг.2, момент 0- О ).

При этом напряжение на выходе усилителя 15 становится равным р ах вЫх мах С "> где

I — значение разряднога тока источника 22;

Хз„ 18 jR — вхОДНОЙ ток

Ц „-. входное напряжение;

R —. сопротивление резистора 21.

При поступпении первого тактового импульса на выходе Я триггера 19 устанавливается "0", разрядный .ключ

20 размыкается, генератор 22 отключается от входа усилителя 15, напряжение на выходе которого начинает уменьшаться. При достижении этим напряжением "0" на выходе компаратора 18 появляется "1" и при поступле. нии на С-вход триггера 19 тактового импульса на его выходе Q появляется

"1", замыкается ключ 20-и начинается интегрирование величины Ip — i . По вх следующему тактовому импульсу состоя ние триггера 19 изменяется на "0", и тем самым на выходе преобразователя

1 формируется импульс длительностью

Далее процесс повторяется. Вход- ное напряжение преобраэоВателя ока- зывается пропорционально средней частоте следования импульсов по шине 9

Блок 5 осуществляет по первому выходу формирование сигнала раэмы9 1132 кания ключа 17 на время Т„ +, а по второму выходу — формирование сиг нала сброса длительностью следуют щим образом. Сигнал запуска поступает на 8 -вход R5-триггера 30, при этом на его выходе Q появится "1", которая подготавливает срабатывание третьего 2 -триггера 25 и вызывает установку. первого и второго 3-триггеров 32 и 33 по выходам Q в состоя- .. 10 ние "1", что открывает элемент 34 И

Для поступления тактовых импульсов от генератора 7. .Поступление "нулевого" тактового импульса (фиг.2 ) вызывает переброс триггера 32 в 15 состояние Я = 1, Я = 0 (шина 12).

0-триггер 31 устанавливается при этом по выходу 0 в "0", Первый тактовый импульс вызывает обратный переброс 2 -триггера 32, íà его выходе ф (шина 12) появляется сигнал "1" (сформирован сигнал сброса, фиг.2 ). что в свою очередь вызывает переброс 3-триггера 33 по выходу Ц в состояние "0", элемент 34 И закрывается 25 и не пропускает тактовые импульсы.

При поступлении сигнала по шине 14 окончания преобразования И-триггер

30 и 3 -триггер 35 перебрасываются, при этом на g-выходе последнего появляется "1" (сформирован сигнал замыкания ключа 17), à на -выходах

3-триггеров устанавливается состояние 1. При поступлении нового импульса запуска процесс повторяется.

Блок 4 осуществляет формирование управляюших сигналов фиксированной длительности для блока 3. Управляющий счетчик 26 сбрасывается в "0" по шине 12 и далее осуществляет счет тактовых импульсов. Постоянное запоминающее устройство 28 осуществляет дешифрирование состояний управляющего счетчика 26 и формирует на выходных. шинах (13-1)-(13-Ц) управ+1,1 45 ляющие сигналы длительностью 2 + (фиг.2ж, $ 0 ).

Блок 3 осуществляет счет импульсов с выхода преобразователя 1, который г роисходит при подаче на управ 5О ляющие входы блока 3 сигналов "1". .В качестве базового объекта принят аналого-цифровой преобразователь(21,.

Указанное устройство по сравненйю с предлагаемым обладает рядом суще„55 ственных недостатков, а именно считы-!

357 10 ванне выходного кода с него возможно только после окончания цикла преобразования, т.е. состояние ни .одного иэ разрядов выходного кода не определено до окончания цикла преобразования. Современные цифровые процессоры производят обработку информации по 2, 4, 6 разрядов и в том случае, если бы аналого-цифровой преобразователь обеспечил выдачу кода группами по указанному числу разрядов до окончания цикла преобразования, то время обработки информации для системы аналого-цифровой преобразователь-процессор существенно снизилось. Предлагаемый аналогоцифровой преобразователь позволяет устранить укаэанный недостаток базового объекта. Кроме того, отпадает необходимость введения дополнительного интерфейса для связи с цифровыми процессорами, так как предлагаемое устройство позволяет легко изменить длину групп выходного кода, основание счета группы и т.д. При этом реализация изобретения позволяет повысить помехоустойчивость анало. го-цифровбго преобразователя. Сбои в работе алгоритма АЦП происходят

s основном из-за сбоев счетчика импульсов и вероятность сбоя максималь. на для триггера младшего разряда выходного счетчика. Поскольку в базовом устройстве возможен перенос импульса по всему счетчику вплоть до его старшего разряда, то любой сбой в младщем разряде может изМенить и состояние старшего разряда выходного кода. Старшие разряды кода в данном изобретении не связаны с младшими, счет импульсов в них происходйт за меньше промежутки времени и вероятность сбоя в старших разрядах существенно ниже, чем в базовом устройстве.

Таким образом, введение в известное устройство генератора тактовых импульсов, блока управления, изменение конструкции преобразователя напряжения в частоту и блока формирования временных унтервалов позволило существенно расширить функциональные возможности устройства при одновременном повышении его помехоустойчивости.

1132357

1132357

Заказ 9805/44 Ти аж 861 Подписное

Фицпкал НПП тент, г. Ужгород, ул.Проектная,4 й