Сумматор @ -ичных чисел с контролем
СОЮЗ СОВЕТСКИХ
ООЦ)4АЛИСТИЧЕ(НИХ
РЕСПУБЛИК
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
H АВТОРСКОМУ СВИДЕТЕЛЬСТБУ
ГОСУДФРС ГВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И (ЛНРЫТИЙ (21) 3636203/24-24 (22) 14.06.83 (46) 15.01.85. Бюл. 1ь 2 (72) В.Г,Евстигнеев (7 1) Московский институт инженеров гражданской авиации (53) 681.3 (088.8) (56) 1 Авторское свидетельство СССР
В 575649, кл. С 06 Р 7/50, 1977.
2. Авторское свидетельство СССР
Ф 478304, кл. G Об F 7/385, 1975 (прототип) ° (54) (57) 1.СУММАТОР <);-ИЧНЫХ ЧИСЕЛ С
КОНТРОЛЕМ, содержащий группу входных регистров, входы которых являются входами сумматора, группу узлов суммирования, группу элементов И, коммутатор переносов, выходы которого -соединены с первыми входами соответствующих элементов И группы,. группу выходных регистров, входы которых соединены с выходами элементов И группы, выходы входных регистров группы соединены со входами слагаемях узлов суммирования группы, о тличающийсятем, что, сцелью новишения достоверности суммирования, в него введены первый и второй коммутаторы, блок обнаружения ошибки, группа буферных регистров, входы которых подключены соответственно к информационным выходам первого коммутатора, информационные входы которого подключены соответственно к выходам сумж, суммы, увеличенной ка единицу, переноса и возможного переноса узлов суммирования группы, выхода суммы которых подключены к соответствующим информационным входам блока обнаружения ошибки, группа
„.SU„, Е1ИЯИ2
4(51) 0 06 Р 1 f/10, 6 06 Р 7/72 управляющих входов первого коммутатора соответственно объединена с группой управляющих входов второго коммутатора и подключена к группе выходов блока обнаружения ошибки, группа. информационных входов второго коммутатора подключена соответственно к выходам входных регистров группы, а группа информационных выходов — к соответствунщим входам входных регистров группы, первые выходы буферных регистров группы, начиная со второго, соединены с группой входов коммутатора переносов, первый и второй выходы первого и вторые входы остальных буферных регистров группы соединены со вторыми входами элементов И группы, третьи, входя которых соединены с выходом "Перепись" блока обнаружения ошибки, выход "Контроль" которого соединен с управляющим входом первого коммутатора, выходы - Неисправность" и "Ошибка во всех разрядах" и вход "Пуск" сумматора соединены с одноименными выходами и входом блока обнаружения ошибки.
2. Сумматор по п.1, о т л и ч а » ю щ и " e я тем, что блок обнаружения ошибки содержит группу дешнфра- . торов када системы остаточных классов (СОК), первую группу элементов
ИПИ, группу триггеров ошибок, эле- мент НЕ, пять элементов ИПИ, .семь элементов И, два дешифратора номеров разрядов, группу элементов И, четыре элемента задержки, триггеры фиксации номера ошибочного и исправного разряда, первый и второй счетчики номеров разрядов, генератор тактовых импульсов, три триггера
1134942 управления, причем входы дешифраторов кода СОК группы являются 1",руппой информационных входов блока, выходы каждого из дешифраторов кода ООК группы подключены ко входам соответствукщих элементов ИЛИ первой группы, выходы которых подключены к единичным входам соответствующих триггеров ошибок группы„ установочные входы которых объединены и являются входом "Пуск" блока, единичные выходы триггеров ошибок группы подключены к переспи входам ссответствующих нечетных элементов И группы и ко входам, первого элемента И, нулевые выходы триггеров ошибок группы подключены к первым входам соответствующих четных элементов И группы и ко входам второго элемента И, вторые входы нечетных и четных элементов И группы подключены к соответствующим выходам первого и второго дешифраторов номеров разрядов, входы которых подключены соответственио к выходам первого и второго счетчиков номеров разрядов, выходы нечетных и четных элементов И группы подключены ко входам соответственно первого и второго элементов ИЛИ и являются группой выходов блока, выходы первого и второго элементов ИЛИ подключены соответственно к единичным входам триггеров фиксации номеров ошибочного и исправного разрядов, первый вход третьего элемента ИЛИ,объединен с установочными входами триггеров ошибок группы, триггера фиксации ,номера исправного разряда, первого и второго счетчиков номеров разрядов, первого, второго и третьего триггеров управления и является входом
"Пуск" блока, второй вход третьего элемента ИЛИ подключен к выходу первого элемента задержки, вход которого подключен к выходу первого элемента ИЧИ, выход третьего элемента ИЛИ. подключен к установочному входу триггера фиксации номера ошибочного разряда, единичные выходы триггеров фиксации номеров ошибочного и исправного разрядов подключены к первым входам соответственно третьего и четвертого элеменгсв И, вторые входы которых подключены к выходу генератора тактовых импульсов, а третьи и четвертые входы — соответственно к нулевому и единичному выходам первого и. второго триггеров управления, первый вход пятого элемента И подключен к выходу первого элемента
И, второй вход — к выходу второго элемента задержки, а выход — к единичному входу третьего триггера управления, выход второго элемента
И подключен ко входу элемента НЕ, выход которого подключен к первому входу шестого элемента И, второй вход которого подключен к выходу третьего элемента задержки, вход которого подключен к выходу второго элемента задержки, третий вход шестоra элемента И подключен к единичному выходу третьего триггера управления, нулевой выход которого является выходом "Ошибка во всех разрядах" блока, выход шестого элемента И подклю-. чен к первому входу четвертого элемента ИЛИ, второй вход которого подключен к первому выходу первого счетчика номеров разрядов, а выход подключен к единичному входу первого триггера управления„ единичный выход которого подключен к первому входу седьмого элемента И и является выходом "Контроль" блока, второй вход седьмого элемента И подключен к единичному выходу третьего триггера управления,, третий вход — к выходу четвертого элемента задержки, вход которого подключен к выходу третье-: г о элемента задержки, . выход седьмого элемента И подключен к первому вхо-. ду пятого элемента ИЛИ, второй вход . которого подключен к первому выходу первого счетчика номеров разрядов, а выход является выходом "Перекись блока, счетные входы первого и второго счетчиков номеров разрядов подключены к выходам соответственно третьего и четвертого элементов И, первый выход второго счетчика номеров разрядов подключен к единичному входу второго триггера управления, нулевой выход которого является выходом "Неисправность" блока, вторые выходы первого и второго счетчиков номеров разрядов подключены соответственно ко входам первого и второго дешифраторов номеров разрядов.
1134942
Изобретение относится к вычислительной технике и может быть использовано при разработке быстродействующих арифметических устройств сов-. ременных цифровых вычислительных машин.
Известен сумматор rn-разрядных
k --ичнь»х чисел, содержащий в групп по »1 суммирующих блоков, коммутаторы, входные регистры, выходные регистры, !О . блоки обнаружения ошибок кратности +1, индикаторы неисправности, блок разрешения обмена, блок перебора сочетаний и соответствующие связи (11, Недостатком данного устройства 15 является невысокое быстродействие, связанное с громоздкостью алгоритма обнаружения и исправления ошибок.
Наиболее близким к предлагаемому техническим решением является матрич- 2О ный сумматор, содержащий сумматоры групп разрядов суммируемых чисел, выходы которых соединены соответственно со входами регистров групп разрядов сумматора, причем выходы 25 регистров групп разрядов суммтруемых чисел соединены со входами матриц аиачений сумм, увеличенных на единицу разряда данной группы, и матриц признаков возможности переносов, выходы которых совместно с выходам» матриц переносов подключены ко входам управляющей матрицы, выходы которой связаны соответственно со вто, рыми входами схем И и со вторыми вхо-дами дополнительных схем И, первые входы которых соединены соответствен но с выходами матриц значений сумм, увеличенных на единицу разряда групп, а выходы — c соответствующими входами выходного регистра групп разрядов сумматора (2) .
Недостатком известного устройства является низкая достоверность его работы, связанная с отсутствием контроля эа работой сумматора.
Цель изобретения — повышение дбстоверности суммирования.
Поставленная цель достигается 50 тем, что в сумматор q-ичных чисел с контролем, содержащий группу входных регистров, входы которых .являются входами сумматора, группу узлов суммирования, группу элементов 55
И, коммутатор переносов, выходы которого соединены с первыми входами
1 соответствующих элементов И группы, з группу выходных регистров, входы ко" .торых соединены с выходами элементов И группы, выходы входных регист ров группы соединены со входами сла-. гаемь»х узлов суммирования группы, введены первый и второй. коммутаторы, блок обнаружения ошибки, группа буферных регистров, входы которых подключены соответственно к информационным выходам первого. коммутатора, информационные входы которого подключены соответственно к выходам сумме, сумы, увеличенной на единицу, пере- . носа и возможного переноса узлов суммирования группы, выходы сумиь» которых подключены к соответствующим информационным входам блока обнаружения ошибки, группа управляющих: входоа первого коммутатора соответственно . объединена с группой управляющих входов второго коммутатора и подключена к группе выходов блока обнаружения ошибки, группа информационных входов второго коммутатора подключена соответственно к выходам входных регистров группы, а группа информационных выходов — к соответствук3цим входам входных регистров группы, первые выходы буферных регистров группы, начиная со второго, соединены с группой входов коммутатора переносов, первый и второй выходы первого и вторые входы остальных буферных ре —, гистров группы соединены со вторьм» входами элементов И группы, третьи: входы которых соединены с выходом
"Перепись" блока обнаружения ошибки, выход "Контроль" которого соединен с управляющим входом первого коммутатора, выходы "Неисправность" и "Ошибка во всех разрядах™ и вход " Пуск" сумматора соединены с одноименными выходами н входом блока обнаружения ошибки.
Блок обнаружения опя»бки содержит группу дешифраторов кода СОК, первую группу элементов ИЛИ, группу . триггеров ошибок, элемент НЕ, пять элементов ИЛИ, семь элементов И, два. дешифратора номеров разрядов, группу элементов И, четыре элемента задержки, триггеры фиксации номера ошибочного и исправного разряда, первый и второй счетчики номеров. разрядов, генератор тактовых импульсов, три триггера управления, причем входы дешифраторов кода СОК группы являются группой информационных вхо
3 113494 ,дов блока, выходы каждого из дешиф. раторов кода СОК группы подключены ко входам соответствующих элементов
ИЛИ первой группы, выходы которых подключены к единичным входам соответствующих триггеров ошибок группы, установочные:входы которых объединены и являются входом "Пуск" блока, единичные выходы триггеров ошибок группы подключены к первым входам соответствующих нечетных элементов
И группы и ко входам первого элемента И, нулевые выходы триггеров ошибок группы подключены к первым входам соответствукяцих четных элементов
И группы и ко входам второго элемента И, вторые. входы нечетных и четных элементов И группы подключены к соответствующим, выходам первого и второго дешифраторов номеров разрядов, входы которых подключены соответственно к выходам первого и второго счетчиков номеров разрядов, выходы нечетных и четных. элементов
И группы подключены ко входам соответственно первого и второго элементов ИЛИ и являются группой выходов блока, выходы первого и второго элементов ИЛИ подключены соответственно к единичным входам триггеров фикса- ® ции номеров ошибочного и исправного разрядов, первый вход третьего элемента ИЛИ объединен с устанозочными входами триггеров ошибок группы, триггера фиксации номера исправного 35 разряда, первого и второго счетчиков номеров разрядов, первого, второго и третьего триггеров управления и является входом Пуск блока, второй вход третьего элемента ИЛИ подклю- 40 чен к выходу первого элемента задерж ки, вход которого подключен к выходу первого элемента ИПИ, выход третьего элемента ИЛИ подключен к установоч.ному входу триггера фиксации номера 45 ошибочного разряда, единичные выходы триггеров фиксации номеров ошибочного и исправного разрядов подключены к первым входам соответственно третьего и четвертого элемен- SO тов И, вторые входы которых подклю" чены к. выходу генератора тактовых импульсов, а третьи и четвертые входы — соответственно к нулевому и единичному выходам nepsoro и вто- 55 рого триггеров управления, первый вход пятого элемента И подключен к выходу первого элемента И, второй вход - к выходу второго элемента задержки, а выход — к единичному входу третьего триггера управления, выход второго элемента И подключен ко входу элемента НЕ, выход которого подключен к первому входу шестого элемента И, второй вход которого подкЛючен к выходу третьего эле- мента задержки, вход которого подключен к выходу второго элемента задержки, третий вход шестого элемента И подключен к единичному выходу третьего триггера управления, нуле- вой выход которого является выходом
"Ошибка во всех разрядах" блока, выход шестого элемента И подключен к первому входу четвертого элемента
ИЛИ, второй вход которого подключен к первому выходу первого счетчика номеров разрядов, а выход подключен к единичному входу первого триггера управления, единичный выход которого подключен к первому входу седьмого элемента И, и является выходом
"Контроль" .блока, второй вход седьмо"
ro элемента И подключен к единичному выходу третьего триггера управления, третий вход — к выходу четвертого элемента задержки, вход которого подключен к выходу третьего элемента задержки, выход седьмого элемента И подключен к первому входу пятого элемента ИЛИ, второй вход которого подключен к первому выходу первого счетчика номеров разрядов, а выкод является выходом "Перепись" блока, счетные входы первого и второго счетчиков номеров разрядов подключены к выходам соответственно третьего и четвертого элементов И, первый выход второго счетчика номеров разрядов подключен к единичному входу второго триггера управления, нулевой выход которого является выходом "Неисправность" блока, вторые выходы первого и второго счетчиков номеров разрядов подключены соответственно ко входам первого и второго дешифраторов номеров разрядов.
На фиг. 1 представлена функциональная схема сумматора q -ичных. чисел с контролем, на которой обозначено: группа 1 входных регистров, группа 2 узлов суммирования, первый
3 и второй 4 коммутаторы, блок 5 обнаружения ошибки, группа 6 буферных регистров, коммутатор 7 переносов, группа 8 элементов И, группа
1134942
20 где Osa; iq-1, 0 Ъ„ -1, о >>> ф2 >" » ч > v»3» > Ъ»= l »»Ð2>" >(ч>Рч»»>» 7
q=P, p =tl e„
Р»» — рабочие основания системы остаточных классов;
Рч 1 — контрольное основа о ние системы остаточных классов; ,р, ч„, p „„— наименьшие неотрицательные вычеты чисел о и 1> по соответстл
45 вующим основаниям СОК.
Из теории СОК известно, что наличие в системе оснований одного избыточного основания Р, Р„, (»> = 1, !! ) позволяет обнаружить любую ошибку, возникшую по любому из
) + 1 оснований, в процессе передачи либо арифметических преобразований слова COK. Это свойство СОК использовано при построении узлов сум.мирования группы 2, которые работают каждый по модулю g по совокупности рабочих и одного контрольного (V + i)-го основания и формируют
9 выходных регистров. На фиг. 2 представлена функциональная схема блока обнаружения ошибок, на которой обозначено: группа 10 дешифраторов кода СОК, первая 11 группа элементов ИЛИ, группа 12 триггеров ошибок, первый 13 и второй 14 элементы И первый 15 и второй 16 де) шифраторы номеров разрядов, группа
17 элементов И, первый 18 и второй
19 элементы ИЛИ, первый 20 элемент задержки, триггер 21 фиксации номера исправного разряда, триггер 22 фиксации номера неисправного разряда, третий 23 и четвертый 24 элементы 15
И, первый 25 и второй 26 счетчики номеров разрядов, генератор 27 тактовых импульсов, первый 28, второй
29 и третий 30 триггеры управления, элемент 3 1. НЕ, второй 32., третий
33 и четвертый 34 элементы задержки, третий 35, четвертый 36 и пятый 37 элементы ИЛИ, пятый 38, шестой 39 и седьмой 40 элементы И.
В основу работы сумматора -ичных чисел с контролем положено позиционно-остаточное представление исходных чисел, в виде и -1»
А.,K. a, с, 8= K. "о; -с () суммы соответствующих разрядов >1 -ичных чисел А и В, суммы, увеличенные на единицу сигналы переносов и возможных переносов. Такое выполнение -ичных сумматоров наряду с повышением достоверности вычисления позволяет получить наиболее высокое их быстродействие и быстродействие всего сумматора.
При сложении чисел А и В по рабочим основаниям любого узла суммирования может возникнуть переполнение через >1 . Это появление сигнала переноса в старший -ичный разряд, а в младшем -ичном разряде остается результат по модулю . Совокупность вычетов
r» 8> 2 p»" >gv ч+pv (2)
fv>i =
j0,q -1) из него надо вычесть константу . Вместо вычисления можно прибавить дополнение из диапазона которое имеет вид к = Р„„-с =с(Рч+» -1) . (3) Блок 5 обнаружения ошибки (фиг.2) предназначен для проверки содержимого узлов суммирования группы 2 на правильность или неправильность, для поиска среди П узлов суммирования хотя бы одного исправного (выдакнцего правильный результат) и использования его для исправления ошибок в ос тальных r) -1 излах суммирования группы
2. Работает блок обнаружения ошибки 5 в тесном взаимодействии с первым
3 и вторым 4 коммутаторами. Первый коммутатор 3 позволяет подключить первый (обнаруженный блоком 5) исправно работающий узел суьачирования из группы 2 к соответствующему (любому) буферному регистру группы 6, содержимое которого необходимо испра. вить. Второй коммутатор 4 позволяет подключить выход любого входного регистра группы 1 (узел суммирования из группы 2 которого выдал неправиль.ный результат) ко входу любого (связанного с исправным узла суммирования группы 2) входного регистра группы 1. Порядок таких переключений
7 13494 задается блоком обнаружения ошибки
5, который работает следующим образом. Все триггеры 12, 21, 22, 28, 29, 30 и счетчики 25, 26 блока обнаружения ошибки 5 сигналом "Пуск" устанавливаются в исходное (нулевое) состояние. Если число, поступившее на вход любого из дешифраторов группы 10, правильное, то на одном из
его выходов появится сигнал "1", 1р который, пройдя соответствующий элемент ИЛИ группы t1 переключит соответствующий триггер ошибки группы 12 из нулевого состояния в единич ное. Если число, поступившее на вход любого из дешифратаров 10,неправильное (в некотором m-ам узле суммирования по одному из ) + 1 оснований произошла ошибка), то сигнал
"1" не появится ни на одном из его выходов. Следовательно, соответствующий щ-й триггер ошибки из группы
12 останется в нулевом состоянии.
Таким образом, группа триггеров 12 отражает характер результата суммира- g5 вания р -ичных чисел в отдельных -ичных разрядах (верна или неверна сумма). Если ни в одном из 11 узлов суммйравания группы 2 ошибок не произошло, та триггеры ошибок группы 3р
t2 находятся все в единичном состоянии, и с выхода второго элемента И !4 снимается единичный сигнал . Если ошибки произошли во всех узлах сум-. мирования группы 2, то триггеры оши- 5 бок группы 12 находятся все в нулевом состоянии, и с выхода первого элемента И 13 снимается. единичный сигнал. Если сигналы на выходах элементов И 13 и !4 нулевые, то означа- 0 ет, что среди узлов суммирования группы 2 есть хотя .бы один исправньй, который мажет быть использован для того, чтобы с его помощью и с помощью коммутаторов 3 и 4 выполнить 4 сложение остальных разрядов q -ичных чисел . При этом нулевой сигнал с выхода второго элемента И 14 пройдя элемент НЕ,31 подготовит (откршет) по первому входу шестой элемент
И 39, открытый по третьему входу единичным сигналам с выхода третьего триггера управления 30. Через время л „+ i2 после начала работы сигнал с выхода третьего элемента задержки 55
33, пройдя шестой элемент И 39 .и четвертый элемент ИПИ 36. переключит первый триггер управления 28 в еди2 8 ничнае положение, который откроет третий и четвертый элементы И 23 и 24. Импульсы с генератора тактовых импульсов 27 через открытые третий и четвертый элементы И 23 и 24 поступают на счетные входы первого и второго счетчиков разрядов
25 и 26, которые с помощью первого и второго дешифраторов номеров разрядов t5 и 16 начинают опрос триггеров ошибок группы 12 через элементы И группы 17, причем с помощью дешифратора 15 ищется первый неисправный узел суммирования группы 2, а с помощью дешифратара 16 ищется первый исправный узел суммирования группы
2. Сигнал с любого нечетного элемента И группы 17, пройдя через первый элемент ИЛИ 18, переводит триггер 21 фиксации номера исправного разряда в единичное состояние, пре-. кращая поступление тактовых импульсов на счетный вход первого счетчика номеров 25 и фиксируя на нем но,мер неисправного узла суммирования иэ группы 2. Сигнал с любого четного элемента И группы 17, пройдя через второй элемент ИЛИ 19, переводит триггер 22 фиксации номера неисправного разряда в единичное состояние, прекращая поступление тактовых импульсов на счетный вход второго счетчика 26 номеров разрядов и фиксируя на нем номер первого исправнога узла суммирования иэ группы 2. В этом состоянии счетчик 26 остается до конца цикла исправления. Сигнал "1" с выхода одного из четных элементов
И группы 17 подключает выходы первого исправного узла суммирования груп. пы 2 на входы первого коммутатора 3.
Одновременно этот сигнал подключает к информационным выходам второго коммутатора 4 третий и четвертый входы того входного регистра группы 1, номер которого соответствует номеру первого исправного узла суммирования группы 2. Сигнал "1" с выхода одного из нечетных элементов И группы 17 подключает выходы первого коммутатора 3 ка входам того буферного регистра группы 6, номер которого соответствует номеру первого неисправного узла суммирования группы 2.
Одновременно этот сигнал подключает ко входам второго коммутатора 4 выходы того регистра группы, 1 номер которага соответствует номеру первого
1134942!
55 неисправного узла суммирования группы 2. В результате такого. переключения с помощью исправного узла суммирования группы 2 еуммируются б. -ичные разряды исходных чисел неисправ- 5 ного узла суммирования группы 2.
Результат суммирования с помощью второго коммутатора 3 засылается в соответствующий регистр группы 6, замещая там неправильный результат.
Через время, необходимое для суммирования на исправном узле суммирования группы 2 соответствующих -ичных разрядов-исходных чисел сигнал с первого элемента задержки 20 пе- 15 реводит по установочному входу триггер 21 фиксации номера исправного разряда в исходное состояние. С генератора тактовых импульсов 27 через третий элемент И 23 на первый счет- 20 чик номеров разрядов 25 начинают поступать импульсы, которые с второго выхода первого счетчика 25 номеров разрядов через, первый дешифратор
15 номеров разрядов продолжают опрос 25 нечетных элементов И группы 17 на предмет поиска следующего неисправного узла суммирования группы 2.
Если таковой имеется, то сигналом с соответствующего нечетного элемента 30
И группы 17 через нервый элемент
ИЛИ 18 переведет триггер 21 фиксации номера неисправного разряда в единичное состояние, прекращая поступление импульсов на счетный
35 вход первого счетчика 25 номеров разрядов. После этого начнется процесс коррекции аналогично. При поступлении на первый счетчик 25 номеров разрядов и -го импульса сигнал с его первого выхода переводит первый триггер управления 28 в единичное положение, который закрывает третий элемент И 23; через пятый элемент
ИЛИ 37 выдает сигнал Перепись на 45 третьи входы соответствующих элемеи» тов И группы 8, переписывая результат суммирования с буферных регистров группы 6 в выходные регистры группы 9.
Если при поиске исправного узла суммирования группы 2 второй счетчик
26 номеров разрядов получит (й+1)-й ииптульс, то с его первого выхода сигнал переведет второй триггер управления 29 в единичное положение, который закроет третий и четвертый элементы И 23 и 24, прекратив поступ. ление счетных импульсов на счетчики
25 и 26 номеров разрядов и выдаст сигнал о наличии неисправности в блоке обнаружения ошибки 5 "Неисправностьь".
Блок управления 7 на основе анализа сигналов П; (переноса) и ВП (возможного переноса) вырабатывает выходные функции, обеспечивающие подачу через элементы И группы 8 либо сумм (X ); либо сумм, увеличенных на единицу .(2+1) . Функции имеют вид
,=!1>)en,k1„ -П,1ВП 5< „, 1„=р„, г; * ;„р,.„, Сумматор о -ичных чисел с контролем работает следующим образом. По сигналу, "Пуск", поданному на блок обнаружения ошибки 5, триггеры группы 12, триггеры 21, 22, 28, 29 и 30, счетчики 25 н 26 устанавливаются в исходное состояние (на фиг. 2 показано 1, 0) .
Одновременно числа, подлежащие суммированию, представленные в позиционно-остаточном коде (1), заносятся поразрядно в соответствующие входные регистры группы 1, с выходов которых поступают на соответ ствующие первые и вторые входы узлов суммирования группы 2, где происходит образование поразрядных
) -ичных сумм, сумм, увеличенных на . единицу, переносов и возможных переносов. Сигнал переноса формируется, когда результат в некотором узле суммирования будет 3, а сигнал возможного переноса — когда результат будет равен а - 1. Результат суммирования с выходов узлов суммирования группы 2 через первый коммутатор 3 заносится в соответствующие буферные регистры группы 6, откуда суммы vi суммы чвеличенные на епиницу поступают íà втовые вхопы соответствующих элементов И группы 8 а сигналы переносов и возможных йереносов поступают по соответствующим входам в коммутатор переносов 7, который на своих выходах формирует соответствующие сигналы и подает их на первые входы соответствукицих элементов И группы 8. Однако последние пока закрыты по третьим входам сигналом "Перепись" (равным О), поступающим от блока 5 обнаружения ошибки, Выходы сумм с узлов суммирования
11 113494 группы 2 поступают на соответствующие входы блока обнаружения ошибки
5, в котором с помощью дешифраторов группы 10 анализируются на наличие
I щпибок. Если некоторая < -я сумма
5 (j = 1,2,...,rli правильное число (ошибки нет), то соответствующий дешифратор группы 10 на одном из выходов выдаст сигнал, который, пройдя соответствующий элемент ИЛИ 10 группы 11, переведет соответствующий триггер группы 12 в единичное состояние (О, i).
Если ни в одном из 11 узлов суммирования группы 2 ошибки не произош- f5 ло, все триггеры группы 12 перейдут в единичное состояние, так что на выходе первого элемента И 13 будет сигнал О, а на выходе второго элемен та И 14 будет сигнал 1. В результа- 2б те шестой элемент И 39 по первым двум входам будет закрыт (на них будет комбинация 1, О).
Если ошибки произойдут во всех узлах суммирования группы 2, все 25 триггеры группы 12 останутся в нулевом состоянии (1, О), тогда на выходе первого элемента И 13 будет сиг нал 1, а на выходе второго элемента И 14 будет сигнал О.
Шестой элемент И 39 по первым двум входам будет закрыт (на них будет комбинация О, 1).
Если ошибки произошли не во всех узлах суммирования группы 2, то часть
35 . триггеров группы 12 останется в нулевом состоянии (1, О), а часть будет переведена в единичное состояние (О, 1) . В результате на выходах первого и второго элементов И 13 и
14 будут нулевые сигналы, а шестой элемент И 39 по первым двум входам будет открыт (на них будет комбинация (1, 1) .
Через BpeMH u необходимое для 45 л срабатывания сумматоров группы 2, дешифраторов группы 10, элементов
ИЛИ группы 11, триггеров группы 12 и элементов И 13, 14, сигнал "Пуск", задержанный вторым элементом задерж- 50 ки 32, поступает на второй вход пятого элемента И 38.
Если к этому моменту пятый элемент И 38 закрыт по первому входу (во всех узлах суммирования группы 55
2 имеются ошибки), то сигнал с выхода пятого элемента И 38 перебрасывает третий триггер управления 30. в
2 12 единичное положение, который закрывает седьмой элемент И 40 и выдает сигнал "Ошибка во всех разрядах".
Через время ь, необходимое для срабатывания третьего триггера управления 30, сигнал "Пуск", задержанный третьим элементом задержки
33, поступает на второй вход шестого элемента И 39.
Если к этому времени шестой элемент И 39 открыт по третьему входу (ошибок во всех б -ичных разрядах нет) и закрыт по первому входу (ошибок нет ни в одном q -ичном разряде), то сигнал с выхода третьего элемента задержки 33 поступает на четвертый элемент задержки 34, пройдя который, поступает на третий вход седьмого элемента И 40, открытый по первому и второму входам.
Пройдя пятый элемент ИЛИ 37 этот сигнал в виде сигнала "Перепись" поступает на третьи входы элементов И группы 8, пропуская соответствующие сигналы из буферных регистров 6 и коммутатор переносов 7 на входы соответствующих регистров группы 9.
11
Если к моменту времени шестой элемент И 39 открыт по первому входу (в некоторых а -ичных разрядах: имеются ошибки), сигнал с выхода третьего элемента задержки 33 проходит через шестой элемент И 39, четвертый элемент ИЛИ 36 и перебрасывает первый триггер управления 28 в единичное положение, который закры вает по первому входу седьмой элемент И 40 (через него не пройдет сигнал с выхода четвертого элемента задержки 34), открывает третий и четвертый элементы И 23 и 24 и выдает в первый коммутатор 3 нулевое значение сигнала "Контроль", который отключает входы буферных регистров группы 6 от соответствующих выходов узлов суммирования группы 2.
При этом запускаются первый и вто. рой счетчики номеров разрядов 25 и
26, осуществляющие поиск первого неисправного и первого исправного узлов суммирования в группе 2. Если при этом счетчик 26 просчитал 11+1 импульсов, то из блока обнаружения ошибки 5 формируется сигнал "Неисправ. ность", свидетельствующий о том, что по каким-либо причинам исправный узел суммирования группе 2 не обнаружен (хотя его наличие предпо13 1134942 14 лагалось) . При нормальной работе суммирования засыпается в соатветстблока обнаружения ошибки 5 счетчик вуняций буферный регистр, группы 6, со26 останавливается, просчитав не. держимое которого предполагалось более л импульсов, фиксируя тем неправильньм. После завершения иссамым номер первого встретившегося правления результата суммирования исправного узла суммирования в груп- блок обнаружения ошибки 5 останавлине 2. Тем временем счетчик 25, оста- вается, а исправленный результат с новившись, также фиксирует номер . буферных регистров группы 6 по сигодного из узлов суммирования в груп- налу "Перепись" перепишется в выходпе 2, но уже неисправного. Выходы 1О ные регистры группы 9, откуда он мопервой и второй групп блока обнару- жет быть считая. жения ошибки 5, воздействуя на первый 3 и второй 4 коммутаторы, под- Таким образом, введение в состав ключают поочередно входные регистры . устройства первого и второго коммутагруппы 1 неисправных узлов сумчиро- g торов, блока обнаружения ошибки, вания группы 2 к исправному (эту .группы буферных регистров и соответочередйость задает счетчик 25 обнару ствующих связей позволяет повысить жения.ошибки 5). При этом результат достоверность суммирования.
t f34942
1134942
Ачмтраль
ВНИИПИ Заказ 10090/41 Тискал 710 Go исмое
R 5
М
Филиал НПИ Патент, r..Óèãîpîä, ул.Проектнал, 4
