Устройство для контроля информации по модулю два

 

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ИНФОРМАЦИИ ПО МОДУЛЮ ДВА, содержащее группу элементов равнозначности , причем парафазные : информационные входы каждого разряда устройства соединены с входами соответствующего элемента равнозначности группы, отличающееся тем, что, с целью расширения функциональных возможностей путем обеспечения коррекции одиночных ошибок, в него введены первый и второй сумматоры по модулю два, группа элементов И, группа сумматоров по модулю два и элемент И, причем прямые информационные входы устройства соединены с входами первого сумматора по модулю два, выход которого соединен с первыми входами нечетных элементов И группы и с первым входом элемента И, инверсные информационные входы устройства соединены с входами второго сумматора по модулю два, выход которого соединен с первыми входами четных элементов И группы и с вторым входом элемента И, выход которого является контрольным выходом устройства, выход каждого элемента равнозначности группы соединен с вторыми входами соответствующего нечетного и четного элементов И группы, выход каждого элемента И группы соединен i с первым входом соответствующего сумматора по модулю два группы, выходы сумма торов по модулю два группы образуют группу информационных выходов устройства, информационные входы устройства соединены с вторыми входами соответствующих сум маторов по модулю два группы.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК.цыц G 06 F 11/22

ОПИСАНИЕ ИЗОБРЕТЕН

Н A ВТОРСКОМУ СВИДЕ ТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3499016/18-24 (22) 13.10.82 (46) 23.01.85. Бюл. № 3 (72) И. М. Кошулян и В. П. Черноуцан (53) 681.3 (088.8) (56) 1. Авторское свидетельство СССР № 877546, кл. G 06 F 11/08, 1979.

2. Селлерс Ф. Методы обнаружения ошибок в работе ЭЦВМ. М., «Мир», 1972, с. 190192, фиг. 10.4 (прототип). (54) (57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ

ИНФОРМАЦИИ ПО МОДУЛЮ ДВА, содержащее группу элементов равнозначности, причем парафазные, информационные входы каждого разряда устройства соединены с входами соответствующего элемента равнозначности группы, отличающееся тем, что, с целью расширения функциональных возможностей путем обеспечения коррекции одиночных ошибок, в него введены первый и второй сумматоры по модулю два, группа элементов И, группа сумматоров по модулю

ЯЦ 1136168 A два и элемент И, причем прямые информационные входы устройства соединены с входами первого сумматора по модулю два, выход которого соединен с первыми входами нечетных элементов И группы и с первым входом элемента И, инверсные информационные входы устройства соединены с входами второго сумматора по модулю два, выход которого соединен с первыми входами четных элементов И группы и с вторым входом элемента И, выход которого является контрольным выходом устройства, выход каждого элемента равнозначности группы соединен с вторыми входами соответствующего нечетного и четного элементов И группы, выход каждого элемента И группы соединен с первым входом соответствующего сумматора по модулю два группы, выходы сумматоров по модулю два группы образуют группу информационных выходов устройства, информационные входы устройства соединены с вторыми входами соответствующих сумматоров по модулю два группы.

1136168

Изобретение относится к вычислительной технике и может быть использовано в устройствах хранения, обработки и передачи информации.

Известно устройство для контроля информации по модулю два, содержащее две группы блоков свертки по модулю два, блок сравнения, два элемента ИЛИ, два элемента И-НЕ, группу элементов ИЛИ, элемент

НЕ (1).

Наиболее близким по технической сущности к изобретению является устройство для контроля информации по модулю два, содержащее группу элементов равнозначности (2) .

Недостатком известных устройств является отсутствие возможности исправления ошибки.

Цель изобретения — расширение функциональных возможностей устройства путем обеспечения коррекции одиночных ошибок.

Поставленная цель достигается тем, что в устройство для контроля информации по модулю два, содержащее группу элементов равнозначности, причем парафазные информационные входы каждого разряда устройства соединены с входами соответствующего элемента равнозначности группы, введены первый и второй сумматоры по модулю два, группа элементов И, группа сумматоров по модулю два и элемент И, причем прямые информационные входы устройства соединены с входами первого сумматора по модулю два, выход которого соединен, с первыми входами нечетных цементов И группы и с первым входом элемента И, инверсные информационные входы устройства соединены с входами второго сумматора по модулю два, выход которого соединен с первыми входами четных элементов И группы и с вторым входом элемента И, выход которого является контрольным выходом устройства, выход каждого элемента равнозначности группы соединен с вторыми входами соответствующего нечетного и четного элементов И группы, выход каждого элемента

И группы соединец с первым входом соответствующего сумматора по модулю два группы, выходы сумматоров по модулю два группы образуют группу информационных выходов устройства, информационные входы устройства соединены с вторыми входами соответствующих сумматоров по модулю два группы.

На чертеже изображена блок-схема устройства.

Устройство содержит группу 1 К элементов равнозначности, где К вЂ” количество разрядов в принятой информации, первый

2 и второй 3 сумматоры по модулю два, группу 4 из 2К элементов И, группу 5 из 2К сумматоров по. модулю два, элемент И 6 формирования сигнала «Неисправимая ошибка».

Устройство работает следующим образом.

На входы устройства информация поступает в парафазном коде, т.е. каждый разряд передается двумя сигналами — «нулем» и «единицей». Оба сигнала каждого из разрядов подаются на соответствующие элементы равнозначности группы 1, на которых обнаруживается наличие ошибки в разрядах. На ошибку указывают одинаковые значения сигналов элементов равнозначности. Нулевые и единичные значения разрядов контролируемого кода поступают соответственно на сумматоры 2 и 3 по модулю два. Единичное значение сигнала на выходе сумматоров 2 и 3 указывает на ошибки нулевых или единичных значений кода числа. Сигналы ошибки поступают на вход элемента И 6, и в случае фиксации ошибок сумматорами 2 и 3 одновременно элемент

И 6 формирует сигнал «Неисправимая ошибка».

Рассмотрим механизм исправления ошибки на примере первого разряда.

Пусть на вход устройства вместо правильной комбинации 10 поступает комбинация 00. Ошибка обнаруживается элементом 1-1 равнозначности первого разряда группы 1. Сигнал с его выхода поступает на вход первых двух элементов 4,1 и 4.2. Одновременно ошибка обнаруживается сумматором 2 по модулю два, с выхода которого на вход элементов И группы 4 поступает единичный сигнал и с выхода элемента И 4.1 на первый вход сумматора 5.1 по модулю два нулевого значения первого разряда кода поступает единичный сигнал. На второй вход этого сумматора поступает ошибочный нулевой сигнал, в результате чего ча выходе сумматора 5.1 вырабатывается откорректированный сигнал «1». Единичная позиция при этом не исправляется, так как элемент И 4.2 единичной позиции управляется сумматором 3 по модулю два, на выходе которого получен нулевой сигнал. Аналогично обнаруживается и исправляется ошибка в. других разрядах.

1136168 1î 1 а

И ак

Составитель И. Сигалов

Редактор Т. Кугрышева Техред И. Верее Корректор А. Зимокосов

Заказ 10151/37 Тираж 710 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская иаб., д. 4/5

Филиал ППП «Патент>, г. Ужгород, ул. Проектная, 4