Конвейерный сумматор

 

КОНВЕЙЕРНЫЙ СУММАТОР, содержащий в каждом разряде одноразрядный двоичный сумматор, шесть элементов И и три элемента ИЛИ, причем выход переноса одноразрядного двоичного сумматора соединен с.первым входом первого элемента И, выход которого подключен к первому входу первого . элемента ИЛИ, выход второго элемента И соединен с первым входом второго элемента ИЛИ, выход которого подключен к первому входу третьего элемента И, выход которого соединен с первым входом третьего элемента ИЛИ, выход которого соединен с выходом суммы данного разряда сумматора, о тлнчающийся тем, что, с целью повышения его быстродействий, конвейерный сумматор дополнительно содержит в каждом разряде седьмой элемент И, регистр и шифратор промежуточных сумм, причем входы первого и второго разрядов регистра соединены соответственно с входами разрядов первого и второго операндов конвейерного сумматора, входы треть-его и четвертого разрядов регистра соединены с первым и вторым входами переноса данного разряда конвейерного сумматора, входы пятого и шестого разрядов регистра соединены с первым и вторым входами промежуточных сумм данного разряда конвейерного сумматора, вход седьмого разряда регистра соединен с управлякяцим входом разряда конвейерного сумматора , входы восьмого, девятого и десятого разрядов регистра соединены соответственно с первым, вторым и третьим входами сумм разряда конвейерного сумматора, выходы разрядов регистра с первого по третий соедиi нены с соответствующими входами одноразрядного двоичного сумматора, выход суммы которого подключен к первому входу шифратора промежуточных сумм и к первому входу четвертого элемента И, выход которого соединен с вторым входом третьего элемента ИЛИ, выход переноса одноразрядного двоичного со сумматора соединен с вторым входом шифратора промежуточных сумм, выход 4 четвертого разряда регистра соеди-. нен с nepBtiM входом пятого элемено: та И, выход которого подключен к второму входу первого элемента ИЛИ, ,выход которого соединен с первым входом переноса следующего разряда конвейерного сумматора, выходы пятого и шестого разрядов регистра соединены соответственно с третьим и четвертым входами шифратора промежуточных сумм, прямой выход седьмого разряда регистра соединен с вторыми входами первого и четвертого элементов И и с управляющим входом следующего разряда конвейерного сумматора, ин

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (11) 4(51) G 06 F 7/49

ОПИСАНИЕ ИЭОБРЕТ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3606399/24-24 (22) 30.03.83 (46) 30.01.85. Бюл. У 4 (72) Г.М.Луцкий, Т.А.Блинова и А.В,Корочкин (71) Киевский ордена Ленина политехнический институт им. 50-летия Великой Октябрьской социалистической революции (53) 681.325(088.8) (56) 1. Авторское свидетельство СССР

У 577528, кл. G 06 F 7/49, 1976.

2. Авторское свидетельство СССР

Р 696452, кл. G 06 F 7/49, 1977 (прототип). (54)(57) КОНВЕЙЕРН61Й СУЮИТОР, содержащий в каждом разряде одноразрядный двоичный сумматор, шесть элементов И и три элемента ИЛИ, причем выход переноса одноразрядного двоичного сумматора соединен с первым входом первого элемента И, выход которого подключен к первому входу первого элемента ИЛИ, выход второго элемента И соединен с первым входом второго элемента ИЛИ, выход которого подключен к первому входу третьего элемента И, выход которого соединен с первым входом третьего элемента ИЛИ, выход которого соединен с выходом суммы данного разряда сумматора, о тл и ч а ю шийся тем, что, с целью повышения его .быстродействия, конвейерный сумматор дополнительно содержит в каждом разряде седьмой элемент И, регистр и шифратор промежуточных сумм, причем входы ерв вого и второго разрядов регистра соединены соответственно с входами разрядов первого и второго операндов конвейерного сумматора, входы треть-его и четвертого разрядов регистра соединены с первым и вторым входами переноса данного разряда конвейерного сумматора, входы пятого и шестого разрядов регистра соединены с первым и вторым входами промежуточных сумм данного разряда конвейерного сумматора; вход седьмого разряда регистра соединен с управляющим входом разряда конвейерного сумматора, входы восьмого, девятого и десятого разрядов регистра соединены соответственно с первым, вторым и третьим входами сумм разряда конвейерного сумматора, выходы разрядов регистра с первого по третий соеди- 0 иены с соответствующими входами одноразрядного двоичного сумматора, выход суммы которого подключен к первому входу шифратора промежуточных сумм и С а к первому входу четвертого элемента

И, выход которого соединен с вторым входом третьего элемента ИЛИ, выход переноса одноразрядного двоичного сумматора соединен с вторым входом шифратора промежуточных сумм, выход четвертого разряда регистра соеди-. )ф нен с первым входом пятого элемен- ф та И, выход которого подключен к второму входу первого элемента ИЛИ, выход которого соединен с первым входом переноса следующего разряда конвейерного сумматора, выходы пятого и шестого разрядов регистра соединены соответственно с третьим и четвертым входами шифратора промежуточных сумм, прямой выход седьмого раз- ряда регистра соединен с вторыми входами первого и четвертого элементов

И и с управляющим входом следующего разряда конвейерного сумматора, ин- °

1137460 версный выход седьмого разряда регистра соединен с вторыми входами третьего н пятого элементов И, прямой выход восьмого разряда регистра соединен с первыми входами второго и шестого элементов И, инверсный выход восьмого разряда регистра соединен с первым входом седьмого элемента И, второй вход которого соединен с вторым входом второго элемента

И н с прямым вьиодом девятого разряда регистра, инверсный выход кото- рого соединен с вторым входом шесто1

Изобретение отноаится к вычислительной технике и может быть использовано в вычислительных устройствах

ВысОкОЙ производительности.

Известно накапливающее устройст-- 5 во для суммирования чисел, представленных как в классической двоичной системе счисления, так и в 1-коде

Фибоначчи или "золотом" 1-коде, каждый разряд которого содержит триггер 1О со счетным входом, элементы И, ИЛИ,. элемент сложения по модулю 2 и элемент задержки С13.

Недостатком известного устройства tS является невысокое быстродействие.

Наиболее близким к данному техническому решению является сумматор, содержащий в каждом разряде однораз- 20 рядный двоичный сумматор, шесть элементов И и три элемента ИЛИ, причем выход переноса одноразрядного двоичного сумматора соединен с первым входом первого элемента И, вьиод которого ZS подключен к первому входу первого элемента ИЛИ, выход второго элемента

И соединен с первым входом .второго элемента ИЛИ, выход которого подключен к первому входу третьего элемента И, выход .которого соединен с первым входом третьего элемента ИЛИ, выход которого соединен с выходом суммы данного разряда сумматора, сумматор содержит также блок инвертирова"

35 ния, блок формирования дополнительных . сигналов суммы переноса и элемент ,задержки 1 21.

ro элемента И, выход десятого разря— да регистра соединен с вторым входом; второго элемента ИЛИ, выходы шифратора промежуточных сумм соединены соответственно с вторым входом переноса, с первым н вторым входами промежуточных сумм и с первым входом суммы следующего разряда конвейерного сумматора, выходы шестого и седьмого элементов И соединены соответственно с вторым и третьим входами сумм следующего разряда конвейерного сумматора, 2

Недостатком известного сумматора является невысокое быстродействие, обусловленное тем, что он осуществляет суммирование h -разрядных чисел за и †такт.

Целью изобретения является повышение быстродействия сумматора.

Поставленная цель достигается тем, что в конвейерный сумматор, содержащий в каждом разряде одноразрядный двоичный сумматор, шесть элементов И и три элемента ИЛИ, причем выход переноса одноразрядного двоичного сумматора соединен с первым входом первого элемента И, выход которого подключен к первому вхо-ду первого элемента ИЛИ, выход второго элемента И соединен с первым входом второго элемента ИЛИ, вьиод котоРого подключен к первому входу третьего элемента И, выход которого соединен с первым входом третьего элемента ИЛИ, выход которого соединен с выходом суммы данного разряда сумматора, в каждый разряд введены до" полнительно седьмой элемент И, регистр и шифратор промежуточньи сумм, причем входы первого и второго разрядов регистра соединены соответ" ственно со входами разрядов первого и второго операндов конвейерного сумматора, входы третьего и четвертого разрядов регистра соединены с первым и вторым входами переноса данного разряда конвейерного сумматора, входы пятого и шестого разрядов регистра соединены с первым и вторым входами промежуточных сумм з 11374 данного разряда конвейерного сумма-, тора, вход седьмого разряда регистра соединен с управляющим входом разряда конвейерного сумматора, входы восьмого, девятого и десятого разрядов регистра соединены соответственно с первым, вторым и третьим входами сумм разряда конвейерного сумматора, выходы разрядов регистра с первого по третий соединены с соответствующими входами одноразрядного двоичного сумматора, выход суммы которого подключен к первому входу шифратора промежуточных сумм и к первому входу четвертого элемента И, выход которого соединен со вторым вхо дом третьего элемента ИЛИ, выход переноса одноразрядного двоичного сумматора соединен с вторым входом шифратора промежуточных сумм, выход четвертого разряда регистра соединен с первым входом пятого элемента И, выход которого подключен к второму входу первого элемента ИЛИ, выход которого соединен с первым входом переноса следующего разряда конвейерного сумматора, выходы пятого и шестого разрядов регистра соединены соответственно с третьим и четвертым входами шифратора промежуточных сумм, прямой выход седьмого разряда ре30 гистра соединен с вторыми входами первого и четвертого элементов И и с управляющим входом следующего разряда конвейерного сумматора, инверсный выход седьмого разряда регистра З5 соединен с вторыми входами третьего и пятого элементов И, прямой выход восьмого разряда регистра соединен с первыми входами второго ишестого элементов И, инверсный выход восв- 40 мого разряда регистра соединен с первым входом седьмого элемента И, второй вход которого соединен с вторым входом второго элемента И и с прямым выходом девятого разряда регист- 45 ра, инверсный выход .которого соеди- . нен с вторым входом шестого элемента И, выход десятого разряда регистра соединен со вторым входом второ-. го элемента ИЛИ, выходы шифратора 50 промежуточных сумм соединены соответственно с вторым входом переноса, с первым и вторым входами промежуточ- ных сумм и с первым входом суммы следующего разряда конвейерного сумма-55 тора, выходы шестого и седьмого элементов И соединены соответственно со вторым и третьим входами сумм следую60 4 щего разряда конвейерного сумматора.

На фиг.1 представлена структурная схема разряда конвейерного сумматора; на фиг.2 — принципиальная схема шифратора промежуточных сумм.

Конвейерный сумматор содержит (и+5) разрядов.

Каждый разряд конвейерного сумматора состоит из 10-разрядного регистра 1, входы первого и второго разрядов которого соединены соответственно с входами разрядов первого и второго операндов конвейерного сумматора, входы третьего и четвертого разря,— дов регистра 1 соединены с первым и вторым. входами переноса данного разряда конвейерного сумматора, входы пятого и шестого разрядов регистра 1 соединены с первым и вторым входами промежуточных сумм данного разряда . конвейерного сумматора, вход седьмого разряда регистра 1 соединен с управляющим входом разряда конвейерного сумматора, входы восьмого, девятого и десятого разрядов регистра 1 соединены соответственно с первым, вторым и третьим входами сумм разряда конвейерного сумматора, выходы разрядов регистра 1 с первого по третий соединены с соответствующими входами одйоразрядного двоичного сумматора 2, выход суммы которого подключен к первому входу шифратора промежуточных сумм 3 и к первому входу двухвходового четвертого элемента И 4, вы ход переноса одноразрядного двоично- го сумматора 2 соединен с вторым входом шифратора промежуточных сумм 3 и с первым входом двухвходового первого элемента И 5, выход которого подключен к первому входу двухвходового первого элемента ИЛИ 6, выход которого соединен. с первым входом переноса следующего разряда конвейерного сумматора, второй вход первого элемента ИЛИ 6 подключен к выходу пятого двухвходового элемента И 7, первый вход которого соединен с выходом четвертого разряда регистра 1, пятый и шестой разряды которого соединены соответственно с третьим и четвертым входами шифратора промежуточных сумм

3, выходы которого соединены соответственно с вторым входом переноса, с первым и вторым входами промежуточных .сумм и с первым входом суммы следующего разряда конвейерного сумматора, прямой выход седьмого разряда ре-, 11374б0 гистра 1 соединен с вторыми входами первого 5, четвертого 4 элементов И и с управляющим входом следующего разряда конвейерного сумматора, инверсный выход седьмого разряда регистра соединен с вторыми входами двухвходового третьего 8 и пятого 7 элементов И, прямой выход восьмого разряда регистра 1 соединен с первыми входами двухвходовых второго 9 1О и шестого 10 элементов И, инверсный выход восьмого разряда регистра 1 соединен с первым входом двухвходового седьмого элемента И ll, второй вход которого соединен со вторым входом второго элемента И 9 и подключен к прямому выходу девятого разряда регистра I, инверсный " выход которого соединен со вторым входом шестого элемента И 10, вы= ход десятого разряда регистра 1 соединен с вторым входом двухвходового второго элемента ИЛИ 12, первый вход которого подключен к выходу второго элемента И 9, выход второго элемента ИЛИ 12 соединен с первым входом третьего элемента И 8, выход которого соединен с nepsbw входом двухвходового третьего элемента ИЛИ 13„ второй вход которого подключен к вы- ходу четвертого элемента И 4, выход тертьего элемента ИЛИ 13. соединен с выходом суммы данного разряда сумматора, выходы шестого 10 и седьмого 11 элементов И соединены соответственно с вторым и третьим .входами сумм сле- З дующего разряда конвейерного сумматора. !

Пифратор промежуточных сумм 3 %-го разряда конвейерного сумматора служит для формирования переноса Р, 40 из 1c-ro разряда в (1+2)-й, разрядов; промежуточных сумм $, $ и суммы

jr, k

SI,» в зависимости от вьжодов суммы и переноса СМ. па одноразрядного двоичного сумматора 2 и разрядов

Ь1 промежуточной суммы $ „„ $ „ „, поступающих с выходов пятого и шестого разрядов регистра 1 (нижний индекс означает порядковый номер разряда суммы, переноса, слагаемых, в зависимости от него определяется вес этого разряда; верхний индекс означает номер разряда конвейерного сумматора, в котором бып вычислен разряд промежуточной суммы ).

В данном случае шифратор 3 содержит дешифратор 14, элементы И-НЕ 1518 и элемент НЕ 19.

Сответствие входов и выходов шифратора 3 приведено в таблице.

Конвейерный сумматор может выполнять поразрядное суммирование чисел

1 представленных как в классической двоичной системе счисления, так и в избыточных i-кода Фибоначчи или "золотом" I-коде, Работает конвейерный сумматор следующим образом.

Пусть на %-и такте осуществляется прием 1 -х разрядов 8. иЬ слагаеf

l ь мых А и В на входы первого и второго разрядов регистра К-го разряда устройства. Одновременно из предыдущего (%-1)-го разряда устройства на входы третьего и четвертого разрядов регистра 1 поступают соответственно перенос из (%-2)-го разряда в 1 -й разряд Р1, и перенос из (k-l)-го. разряда в (1+1)-й разряд Р „, на .. входя пятого и шестого разрядов регистра 1 подаются два разряда промежуточной суммы $, $ 1, 2 на входы

1с-1 !с-1 восьмого, девятого и десятого разрядов регистра 1 поступают разряды суммы $1,, $1,<, $.1, . Ha вход седьмого разряда регистра 1 может прийти либо логический нуль (это означает, что в 1 -й разряд устройства поступили операнды, представленные в избыточном коде!, либо логическая единица (должно выполняться суммирование в классической двоичной системе счисления ).

После приема кодов регистром 1 происходит следующее. Содержимоепервых трех разрядов регистра 1 поступает на вход сумматора 2, где происходит суммирование по правилам классической двоичной системы счисления В-х разрядов операндов а и

Ь„и переноса в k-й разряд Р>. Вычйсленные в одноразрядном двоичном сумматоре 2 разряды суммы С и пе% реноса и„, а также разряды промежуточнои суммы S, S из пято ! с-1 %-1 го и шестого разрядов регистра 1 поступают в шифратор промежуточньж сумм 3, где формируется перенос в (%+2)-й разряд Р,+2 и разря"

1<-1 1 -2

% 1

В то же время при помощи второго 9, шестого 10 и седьмого II элементов И и второго элемента ИЛИ !2 производится, если это возможно, свертка разрдов су ы S<.<$1, Ф $ %-3 (набор 011 заменяется набором 11011, поступающих из восьмого, девятого и

7460

Входы шифратора

Выходы шифратора

Разряд переноса

Разряды суммы

K-1

8 к-z

К

K-т

K-1

$,. к

8„

K-2

K+2 ск

0

0

0

О

О

7 113 десятого разрядов регистра 1 . При 1 помощи четвертого 4 и третьего 8 элементов И и третьего элемента ИЛИ 13 формируется выход суммы 1c-ro разряда конвейерного сумматора, т.е, в зависи мости от содержимого седьмого разряда регистра 1 на выход третьего элемента ИЛИ 13 проходит либо pasряд двоичйой суммы (признак П равен логической единице), либо разряд суммы избыточного кода (признак П равен логическому нулю !. Аналогично формируется перенос в (1+1)-й разряд конвейерного сумматора при помощи первого 5 и пятого 7 элементов И и первого элемента ИЛИ 6. На выход первого элемента ИЛИ 6 проходит либо .двоичный перенос п 2, из одноразрядного двоичного сумматора 2 (признак

П вЂ” логическая единица), либо перенос избыточного кода Р2, 1, вычисленный в (%-1)-м разряде устройства и хранящийся в четвертом разряде регистра 1. На (2<+!)-м такте содержимое узлов Ъ-го разряда сумматора передается на соответствующие входы (ф+1)-ro разряда конвейерного сумматора, а именно: разряд переноса с выхода первого элемента ИЛИ 6 подается на второй вход переноса (2 +1)-разряда устройства, информация с выходов шифратора промежуточных сумм 3 передается соответственно на второй вход переноса, первый и вто,рой входы промежуточных сумм, первый вход суммы (1+1) разряда устройства, прямой выход седьмого разряда

Сумма и перенос од- Разряды промежуноразрядного сум- точной суммы матора

1 регистра 1 соединен с управляющим входом (% +!)-го разряда конвейерного сумматора, с выходом шестого 10, седьмого 11 элементов И информация

5 поступает на второй и третий входы сумм (%+1)-ro разряда устройства.

Описанные преобразования повторяются для каждого разряда устройства.

В случае избыточного кода % -я цифра окончательной сумма формируется в (2 +5)-м разряде устройства, однако результат суммирования принимается, начиная с четвертого разряда устройства, pGK как могут возникнуть два

25 разряда переноса(переполнения), которые не должны быть утрачены. Тогда с выхода суммы четвертого разряда снимается старший разряд переполнения, с выхода суммы пятого разря20 да — младший разряд переполнения, с выхода суммы шестого разряда снимается старшая первая цифра суммы и т.д., с выхода суммы (v+5)-ro разряда — младшая ь-я цифра суммы, причем

25 на каждом такте осуществляется прием новой пары операндов.

Таким образом, в отличие от прототипа время вычисления и-разрядной суммы одной пары операндов для данного сумматора составляет (n+S) i

Количество операций, выполняемых конвейерным сумматором в единицу вре-. мени, составляет 1/O (без учета начальной задержки конвейера, которой.

35 Mo®HO пренебречь ) B To время ,быстродействие прототипа равно 2/нФ где — длительность такта.

1137460

Продолжение таблицы

4 Ю «ю««ю

«Ю+ « ° ««ф «

Входы иафрвтора

Выходы аифратора

« ««««в«««« «ЮеВ «Юю

«Ф««4«

Сумма н перенос од- Разряды аромежуноразрядно1 o сум- точной суммы матора

Разряд нереноса азряды суммы

S „,„ В

«В «4«Ф ««Ю «

««««Ю«Фю

1 0

О

0

0

0

О

0

0

0

П р и м е ч а н и е: Знаком "-" обозначено неопределенное значение функциина данном наборе..1137460

A Ф

Р„, Р„5„5„.t П 5„., 5 S

К-1 A К

Ppf P4 +4 pit Ъ-х 5/.3 SN S g

1137460

Фиг. 2

Составитель А. Степанов

Техред Т.Дубинчак Корректор Н.Король

Редактор, А.Долинич

Филиал ППП "Патент", r.Óæãîðîä, ул.Проектная, 4

Заказ 10525/36 Тираж 710 . Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий.

113035, Москва, Ж-35, Раушская наб., д. 4/5