Устройство для приема сигналов относительной фазовой телеграфии

 

1. УСТРОЙСТВО ДЛЯ ПРИЕМА СИГНАЛОВ ОТНОСИТЕЛЬНОЙ ФАЗОВОЙ ТЕЛЕГРАФИИ , с.рдержащее последовательно соединенные когерентный детектор, регенератор и кодопреобразователь, другой вход которого соединен с выходом блока выделения тактовой частоты, один вход которого соединен с другим выходом когерентного детектора , другой вход которого и другой вход блока выделения тактовой частоты объединены и являются входом устройства, а также блок сравнения и блок управления, причем, выход кодопреобразователя является первым выходом устройства, о т л .и ч а ющ е е с я тем, что, с целью повышения помехоустойчивости, в него введены блок выделения синхросигнала, блок задержки и блок коррекции ошибочных символов, причем выход блока вьделения тактовой частоты соединен с первым входом блока сравнения, другим входом регенератора, первым входом блока коррекции ошибочных символов и входом блока задержки, выход которого соединен с вторым входом блока коррекции ошибочных символов и первыми входами блока вьщеления синхросигнала и блока управления, вторые входы которых соединены соответственно с .выходами кодопреобразователя и блока вьщеления синхросигнала, четыре выхода блока управления соединены соответственно с третьим, четвертым и пятым входами блока коррекции оши .бочных символов и вторым входом блока сравнения, два выхода которого соединены соответственно с шестым и седьмым входами блока коррекции ошибочных символов, восьмой вход которого соединен с выходом кодопреобразователя , третий вход блока сравнения соединен с выходом когерентного детектора, при этом блок коррекции ошибочных символов состоит из последовательно соединенных первого триггера памяти, лервого сумматора по модулю два, первого мультиплексора , первого триггера коррекции , второго триггера коррекции, второго сумматора по модулю два, СС первого и второго элементов И и эо со сд элемента ИЛИ, выход которого соедицен с другим входом первого триггера )соррекции, и первым входом третьего триггера коррекции, выход которого соединен с одними входами третьего сумматора по модулю два и четвертого триггера коррекции, выход первого триггера памяти соединен с другим входом третьего сумматора по модулю два, выход которого соединен с первым входом второго мультиплексора, второй вход которого соединен с выходом второго триггера коррекции, выход второго мультиплексора соединен с ВТОРЫМ

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (11) 4(51) Н 04 1 27 22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 36528/8/24-09 (22) 11.10.83 (46) О?.02.85. Бюл. 1(- 5 (72) Б.Г.Шадрин (53) 621.394.62(088.8) ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTHA (56) 1. Назаров В.И. Прием сигналов относительной фазовой телеграфии с вращающейся фазой.- Электросвязь", 1964, У 11, с. 9.

2. Авторское свидетельство СССР

У 915276, кл. Н 04 L 27/22, 1979 .(прототип). (54)(57) 1. УСТРОЙСТВО ДЛЯ ПРИЕМА

СИГНАЛОВ ОТНОСИТЕЛЬНОЙ ФАЗОВОЙ ТЕЛЕГРАФИИ, содержащее последовательно соединеннше когерентный детектор, регенератор и кодопреобразователь, другой вход которого соединен с выходом блока вьделения тактовой частоты, один вход которого соединен с другим выходом когерентного детектора, другой вход которого и другой вход блока вьделения тактовой частоты объединены и являются входом устройства, а также блок сравнения и блок управления, причем, выход кодопреобразователя является первым выходом устройства, о т л .и ч а ющ е е с я тем, что, с целью повышения помехоустойчивости, в него введены блок вьделения синхросигнала, блок задержки и блок коррекции ошибочных символов, причем выход блока вьделения тактовой частоты соединен с первым входом блока сравнения, другим входом регенератора, первым входом блока коррекции ошибочных символов и входом блока задержки, выход которого соединен с вторым входом блока коррекции ошибочных символов и первыми входами блока вьделения синхросигнала и блока управления, вторые входы которых соединены соответственно с .выходами кодопреобразователя и блока вьделения синхросигнала, четыре выхода блока управления соединены соответственно с третьим, четвертым и пятым входами блока коррекции оши.бочных символов и вторым входом блока сравнения, два выхода которого соединены соответственно с шестым и седьмым входами блока коррекции ошибочных символов, восьмой вход которого соединен с выходом кодопреобразователя, третий вход блока сравнения соединен с выходом когерентного детектора, при этом блок коррекции ошибочных символов состоит из последовательно соединенных первого триггера памяти, первого суммато- . ра по модулю два, первого мультиплексора, первого триггера коррекции, второго триггера коррекции, второго сумматора по модулю два, первого и второго элементов И и элемента ИЛИ, выход которого соеди11ен с другим входом первого триггера

1соррекции, и первым входом третьего григгера коррекции, выход которого соединен с одними входами третьего сумматора по модулю два и четвертого триггера коррекции, выход первого триггера памяти соединен с другим входом третьего сумматора по модулю два, выход которого соединен с первым входом второго мультиплексора, второй вход которого соединен с выходом второго триггера коррекции, выход второго мультиплексора соединен с втоэым

1138954

1 входом третьего триггера коррекции, выход второго триггера памяти соединен с другим входом первого элемента И, выход которого соединен с третьим входом второго мультиплексора и вторым входом первого мультиплексора, выход первого триггера коррекции соединен с другим входом первого сумматора по модулю два, причем второй вход второго элемента И является первым входом блока коррекции ошибочных символов, вторым входом которого являются объединенные вторые входы второго и четвертого триггеров коррекции и элемента ИЛИ, третий вход первого элемента И является третьим входом блока коррекции ошибочных символов, четвертым входом которого является другой вход второго сумматора по модулю два, объединенные первые входы первого и второго триггеров памяти являются пятым входом блока коррекции ошибочных с4мволов, шестым, седьмым и восьмым .входами которого являются соответственно вторые входы второго и первого триггеров памяти и третий вход первого мультиплексора, выход четвертого триггера коррекции является вторым выходом устройства.

Изобретение относится к электросвязи и может использоваться для приема двоичных данных методом относительной фазовой телеграфии.

Известно устройство для приема сигналов с относительной фазовой модуляцией, содержащее последовательно соединенные формирователь опорного когерентного напряжения, фазовый манипулятор, фазовый детектор, 10 другой вход которого соединен с входом формирователя опорного когерентного напряжения, регенератор и кодопреобразовательй другие входы регенератора и кодопреобразователя соединены с выходом блока вьделения тактовой частоты (1) .

Однако такое устройство характеризуется недостаточной надежностью.

Наиболее близким к предлагаемому является устройство для приема сиг2. Устройство по.п. 1, о т л ич а ю щ е е с я тем, что блок сравнения состоит из блока дискретизации, выход которого соединен с первым входом аналого-цифрового преобразователя, выход которого соедчнен с первыми входами блока памяти и элемента сравнения, второй вход которого соединен с выходом блока памяти, причем выходы элемента сравнения являются выходами блока сравнения, третьим входом которого является первый вход блока дискретизации, второй вход которого объединен с вторым входом аналого-цифрового преобразователя и является первым входом блока сравнения, вторым входом

:которого является второй вход блока памяти.

3. Устройство по п. 1, о т л.и ч а ю щ е е с я тем, .что блок управления состоит из последовательно соединенных счетчика управления и формирователя импульсных последовательностей, выходы которого являются входами блока управления, первым и вторым входами которого являются первый и второй входы счетчика управления. налов отйосительной фазовой телеграфии, содержащее последовательно соединенные когерентный детектор, регенератор и кодопреобразовательй другой вход которого соединен с выходом блока вьделения тактовой частоты, один вход которого соединен с другим выходом когерентного детектора, другой вход которого и другой вход блока вьделення тактовой частоты объединены и являются входом устройства, а также блок сравнения и блок управления, причем выход кодопреобразователя является первым выходом устройства 2 .

Однако известное устройство обладает недостаточной помехоустойчивостью.

Цель изобретения — повышение помехоустойчивости. третьего сумматора по модулю два, выход которого соединен с первым входом второго мультиплексора, второй вход которого соединен с выходом второго триггера коррекции, выход второго мультиплексора соединен с вторым входом третьего триггера коррекции, выход второго триггера памяти соединен с другим входом первого элемента И, выход которого соединен с третьим входом второго мультиплексора и вторым входом первого мультиплексора, выход первого триггера коррекции соединен с другим входом первого сумматора по модулю два, причем второй вход второго элемента И является первым входом блока коррекции ошибочных символов, вторым входом которого являются объединенные вторые входы второго и четвертого триггеров коррекции и элемента ИЛИ, третий вход первого элемента И является третьим входом блока коррекции ошибочных символов, четвертым входом которого является другой вход второго сумматора по модулю два, объединенные первые входы первого и второго триггеров памяти являются пятым входом блока коррекции ошибочных символов, шестым, седьмым и восьмым входами которого являются соответственно вторые входы второго и первого триггеров памяти и третий вход первого мультиплексора, выход четвертого триггера коррекции является вторым выходом устройства.

Причем блок сравнения состоит из блока дискретизации, выход которого соединен с первым входом аналогоцифрового преобразователя, выход которого соединен с первыми входами блока памяти и элемента сравнения, второй вход которого соединен с выходом блока памяти, причем выходы элемента сравнения являются, выходами блока сравнения, третьим входом которого является первый вход блока дискретизации, второй вход которого объединен с вторым входом аналогоцифрового преобразователя и является первым входом блока сравнения,втбрым входом которого является второй вход блока памяти.

Кроме того, блок управления состоит из последовательно соединенных счетчика управления и формирователя импульсных последовательностей, выходы которого являются выходами з lI38954

Указанная цель достигается тем, что в устройство для приема сигналов, относительной фазовой телеграфии, содержащее последовательно соединенные когерентный детектор, регенератор и кодопреобразователь, другой вход которого соединен с выходом блока выделения тактовой частоты, один вход которого соединен с другим выходом когерентного детектора, другой вход которого и другой вход блока выделения тактовой частоты объединены и являются входом устройства, а также блок сравнения и блок управления, причем выход кодопреобразователя !

5 является первым выходом устройства, введены блок выделения синхросигнала, блок задержки и блок коррекции ошибочных символов, причем выход блока выделения тактовой частоты соединен

20 с первым входом блока сравнения, другим входом регенератора, первым входом блока коррекции ошибочных символов и входом блока задержки, выход которого соединен с вторым входом блока коррекции ошибочных символов и первыми входами блока выделения синхросигнала и блока управления, вторые входы которых соединены соответственно с выходами кодопреобразователя и блока выделения синхросигнала, четыре выхода блока управления соединены соответственно с третьим, четвертым и пятым входами блока коррекции ошибочных символов и вторым входом блока сравнения, 35 два выхода которого соединены соответственно с шестым и седьмым входами блока коррекции ошибочных символов восьмой вход которого соединен с выходом кодопреобразователя, третий 40 вход блока сравнения соединен с выходом когерентного детектора, при этом блок коррекции ошибочных символов из последовательно соединенных первого триггера памяти, первого 45 сумматора по модулю два, первого мультиплексора, первого триггера коррекции, второго триггера коррекции, второго сумматора по модулю два, первого и второго элементов И и элемен- 50 та ИЛИ, выход которого соединен с дру» гим входом первого триггера коррекции и первым входом третьего триггера коррекции, выход которого соединен с одними входами третьего сумма- 55 тора по модулю два и четвертого триггера коррекции, выход первого триггера памяти соединен с другим входом

1138954

25 блока управления, первым и вторым входами которого являются первый и второй входы счетчика управления.

На фиг. 1 изображена структурная электрическая схема предлагаемого 5 устройства; на фиг. 2 — временные диаграммы, поясняющие работу устройства.

Устройство для приема сигналов относительной фазовой телеграфии !О содержит когерентный детектор 1, блок 2 сравнения, регенератор 3, кодопреобразователь 4, блок 5 выделения тактовой частоты, блок 6 управления, блок 7 коррекции ошибочных 15 символов, состоящий из второго 8 и первого 9 триггеров памяти, второго сумматора 10 по модулю два, первого элемента И ll, второго элемента И

12, первого мультиплексора 13, второ- 20 го мультиплексора 14, первого триггера 15 коррекции, первого сумматора

16 по модулю два, второго триггера

17 коррекции, третьего триггера 18 коррекции, четвертого триггера 19 коррекции, третьего сумматора 20 по модулю два и элемента ИЛИ 21, блок

22 выделения синхросигнала, блок

23 задержки. Блок 2 сравнения состо ит из блока 24 дискретизации, аналогоцифрового преобразователя 25,элемента

26 сравнения и блока 27 памяти. Блок б управления состоит из счетчика 28 управления и фо рмиров ателя 29 импуль сных последовательностей.

Устройство работает следующим образом.

Модулированный методом относительной фазовой телеграфии10ФТ)сигнал данных с разностью фаз между соседними посылками 0 или 180) содержащих

40 одиночные синхросимволы заданной частоты следования, поступает на когерентный детектор 1 и блок 5 выделения тактовой частоты. В когерентном детекторе 1 производится квазикоге45

/ рентное детектирование входного сигнала, т. е. операция перемножения входного сигнала на сформированное опорное когерентное напряжение с последующей фильтрацией результата перемножения фильтром нижних частот.

Опорное когерентное напряжение в когерентном детекторе 1 может быть сформировано из входного сигнала любым известным методом, 55

Таким образом, когерентный детектор 1 может состоять иэ формирователя когерентного напряжения и фазового детектора, представляющего собой последовательно соединенные переМножитель и фильтр нижних частот. Когерентное опорное напряжение подается на вход блока 5 выделения тактовой частоты.

Продетектированный сигнал с первого выхода когерентного детектора 1, представляющий собой видеосигнал с нулевым средним уровнем(так как положительные и отрицательные посылки симметричны относительно нулевого уровня при отсутствии напряжения помех на входе когерентного детектора

1), поступает на вход регенератора

3 и на третий вход блока 2 сравнения.

В регенераторе 3 производится регистрация символов в отсчетные момснты времени, задаваемые, блоком 5 выделения тактовой частоты, т.е. если в момент прихода тактового импульса выходное напряжение когерентного детектора 1 положительное, то регенератором 3 регистрируется единичный символ, если же в этот момент напряжение когерентного детектора 1 отрицательное, то регистрируется нулевой символ.

Блок 5 выделения тактовой частоты формирует узкие тактовые импульсы, соответствующие во времени наименее искаженной части продетектированных посылок (обычно середине посылок) .

Конструктивно блок 5 выделения такто1 вой частоты может быть выполнен, например, из входного преобразователя содержащего собственные корреляторы, работающйе с временным сдвигом один относительно другого, и замкнутого устройства синхронизации. При этом результат сравнения выходных сигналов корреляторов используется для подборки фазы автогенератора замкнутого устройства синхронизации.

С выхода регенератора 3 двоичные символы подаются на кодопреобразователь 4, где производится их перекодирование с целью снятия относительности, вводимой в двоичную последовательность символов на передающей стороне. Для наглядности(фиг. 2а) представлена исходная последовательность двоичных данных, содержащих единичные синхросимволы заданной частоты следования (синхросимволы показаны штриховыми линиями). Здесь каждая кодовая комбинация состоит из пяти информационных символов и одного избыточного единичного синления импульсов, частота следования которых равна частоте следования синхросимволов в принимаемом двоичном сигнале.

Формирователь 29 импульсных последовательностей может быть выполнен, например, на основе дешифратора и формирующего элемента, обеспечивающего уменьШение длительности импульсов одной из последовательностей импульсов, формируемых с помощью дешифратора.

В блоке 2 сравнения поступающий видеосигнал подается на .первый вход блока 24, в котором производится запоминание мгновенных значений видеосигнала в моменты регистрации символов регенератором 3(фиг. 2 <, среднее нулевое значение квантованных уровней также обозначено прямой линией). Запоминание мгновенных значений уровней видеосигнала необходимо для надежного срабатывания в отсчетные моменты времени аналогоцифрового преобразователя 25. Блок

24 может быть выполнен, например, в виде электронного ключа и интегрирующей 8С -цепи, запоминающей отсчетные значения мгновенных уровней.

Аналого-цифровой преобразователь

25 в момент прихода каждого тактового импульса с блока 5 производит преобразование соответствующего абсолютного значения уровня блока 24 (фиг. 2 ) в цифровую форму в виде кодового числа в прямом коде и запоминание этого числа до прихода следу ! ющего тактового импульса.

7 1138954 хросимвола, т.е. период повторения синхросимволов в общем потоке двоичных данных составляет Т=6 двоичных элементов.

На фиг. 28 изображена та же последовательность двоичных данных, но только после относительного перекодирования символов, необходимого для передачи информации методом ОФТ.

Этой последовательностью символов 10 производится модуляция по фазе(018(Р)несущего колебания на передающей стороне.

На фиг. 2 б изображен видеосигнал. на выходе когерентного детектора 1 нулевое среднее значение обозначено прямой линией, а на фиг. 2) представлены тактовые импульсы блока 5 выделения тактовой частоты, в моменты следования которых производится 20 регистрация символов регенератором

3 (фиг. 2е) .

В кодопреобразователе 4 двоичная последовательность с выхода регенератора 3 сдвигается на один тактовый интервал (фиг. 2 wj, после чего символы обеих последовательностей сравниваются между собой(например, .в сумматоре по модулю два с инверсным выходом), в результате с выхода кодо-преобразователя 4 снимается восстановленный двоичный сигнал (фиг. 2) правильно принятые синхросимволы обозначены штриховыми линиями, а искаженные символы — стрелками)., С выхода кодопреобразователя 4

35 двоичная последовательность подается на второй вход мультиплексора 13 блока 7 коррекции ошибочных символов и на вход блока 22 выделения синхро40 сигнала, который производит опреде— ление временного положения синхро— сигнала в принимаеМом двоичном потоке H формирует синхрониэирующие импульсы.

Конструктивно блок 22 выделения синхросигнала может состоять, например, из дешифратора синхросигнала, набора счетчиков, подсчитывающих отклики дешифратора от каждой позиции

S0 цикла (цикл — совокупность последовательных символов двоичного сигнала, через которые повторяется синхросигнал) в течение заданного промежутка времени, и решающей схемы, определяющей номер счетчика, в который посту.—

55 пило наибольшее число откликов дешиф ратора, и формирующей синхроимпульс во времени, соответствующий той позиции цикла, от которой поступило большее число откликов дешифратора.

Выходными синхроимпульсами блока

2 производится фазирование счетчика

28. Коэффициент 1 . счета счетчика

28 равен числу символов в одном цикле принимаемой двоичной последовательности, в данном случае(фиг. 20)K =6.

Выход счетчика 28, представляющий собой .группу разрядных выходов этого счетчика, подключен к входу формирователя 29, который формирует периодические последовательности импульсов, управляющие работой блока 2 сравнения и блока 7 коррекции ошибочных символов. Выходы формирователя

29 являются выходами блока 6 управИмпульсные последовательности с соответствующих выходов блоков 6 управления представляют собой периодические последовательности одиночных

9 . 11389

Таким образом, кодовые числа на выходе аналого-цифрового преобразовагеля 25 представляют собой абсолютные значения уровней когерентного детектора 1 (в цифровой форме) в момен5 ты регистрации символов регенератором 3.

Далее кодовые числа с выхода аналого-цифрового преобразователя 25 последовательно (с частотой следования тактовых импульсов) подаются в параллельном прямом коде на первые входы элемента 26 сравнения и блока 27, выход которого(группа разрядных выходов) подключен к второму входу элемента 26 сравнения.

Передним фронтом каждого импульса последовательности с выхода блока

6 управления(фиг. 2hj производится периодическая перезапись в блок 27 того кодового числа аналого-цифрового преобразователя 25, которое соответствует абсолютному значению уровня когерентного детектора 1 в момент регистрации регенератором 3 каждого первого символа(первым символом условно считается тот из символов в каждой кодовой комбинации неперекодированных символов на выходе регеренатора 3, который во времени

< ЗО предшествует соотв етствующему синхросимволу на выходе кодопреобразовате.— ля 4).

Еа фиг 2 е, 3 цифрой 1 обозначены соответственно каждый первый регистрируемый символ и соответствующий ему уровень когерентного детектора 1, зафиксированный блоком 24, абсолютное значение которого в цифровом коде записывается в блок 27, а цифрой 2 обозначены соответственно каждый второй регистрируемый символ и соответствующий ему уровень когерентного детектора 1, зафиксированный блоком 24, Каждое записываемое в блоке 27 кодовое число сохраняется в нем до прихода следующего импульса последовательности с выхода блока 6 управления фиг. 2 Hl

Блок 22 и блок 6 управления так-, тируются импульсной последовательностью с выхода блока 23(фиг. 2R) который обеспечивает задержку импульсов с выхода блока 5 выделения такто-55 вой частоты(фиг. 2 ) на время, превышающее интервал времени, необходимый для преобразования аналого-цифровым

54 10 преобразователем 25 аналогового уровня в цифровой код. При этом передние фронты управляющих импульсов(фиг. 2Hj, поступающих на блок 27, запаздывают во времени относительно моментов появления преобразованных кодовых чисел на выходе аналогоцифрового преобразователя 25, чем обеспечивается надежная перезапись кодовых чисел в блок 27. Каждое первое записанное в блоке 27 кодовое число, соответствующее первому регистрируемому символу, сразу же подается с его выхода на второй вход элемента 26 сравнения. С приходом последующего тактового импульса с выхода блока 5 выделения тактовой частоты (фиг. 2 )на выходе аналого †цифрово преобразователя 25 появится второе кодовое число, соответствующее второму регистрируемому регенератором

3 символу, во времени совпадающему с соответствующим синхросимволом на выходе кодопреобразователя 4.

В элементе 26 сравнения в этом случае сравниваются между собой первое кодовое число, записанное в блоке

27, и последующее второе кодовое число с выхода аналого-цифрового преобразователя 25. В момент прихода импульса последовательности с второго выхода блока 6 управления (фиг. 2o) результат сравнения двух . чисел в виде логических уровней с выходов блока 2 сравнения записывается в соответствующие триггеры 8 и 9 памяти блока 7.

В блоке 7 коррекции ошибочных символов сигнал двоичных данных с выхода кодопреобразователя 4 подается через мультиплексор 13 на триггер

15 коррекции. Триггеры 15,!7,18 и 19 коррекции соединены между собой последовательно(выход второго триггера 17 соединен с первым входом последующего триггера 18 через второй мультиплексор 14) и образуют четырехразрядный регистр сдвига. При эт м неискаженные синхросимволы в двоичной последовательности, поступающей на вход сумматора 10 по модулю два с выхода триггера 17 коррекции, во времени и по значениям совпадают с имитируемыми синхросимволами, поступающими на второй вход этого сумматора с третьего выхода блока 6 управления. Совпадение во времени принимаемых и имитируемых синхросимволов обеспечивается соответствующим

1138954 12 фазированием блока 6 управления блоков 22 выделения синхросигнала.

Таким образом, в сумматоре 10 помодулю два производится сравнение имитируемых синхросимволов с прини5 маемыми синхросимволами. При этом, если какой-либо синхросимвол в приниIмаемой двоичной последовательности не совпадает с соответствующим имитируемым синхросимволом, т.е. имеет место сбой (ошибка)принимаемого синхросимвола, то производится коррекция(инвертирование)либо символа, предшествующего искаженному синхросимволу(инвертируется двоичный сим!

5 вол, записанный в триггер 18 коррекции), либо символа следующего за искаженным синхросимволом(инвертиру— ется двоичный символ, записанный в триггер I5 коррекции). Коррекция

20 того или иного символа производится в зависимости от результата сравнения в блоке 2 сравнения абсолютных значений уровней когерентного детектора I.

Рассмотрим более подробно процесс

25 корректирования ошибочных символов в принимаемой последовательности двоичных данных.

Если бы отсутствовали искажения принимаемого сигнала, то видеосигнал на выходе когерентного детектора 1 по форме соответствовал бы модулирующей двоичной последовательности на передающей стороне(фиг. 26) соответственно полностью совпадала бы З5 с модулирующей последовательностью

Ф и последовательность регистрируемых (регенерируемьи ) символов на выходе регенератора 3 фяиду задержки в канале связи видеосигнал.на фиг. 2Ъ 40 изображен несколько смещенным во времени относительно модулирующеro сигнала показанного на фиг. 2 S)

Однако вследствие действия помех в канале связи в один из моментов регистрации очередного символа 1! видеосигнал вместо положительного принимает отрицательное значение (фиг. 2 ), т.е. в этот момент времени напряжение помехи на входе устройства действует противофазно по отношению к напряжению сигнала, а фаза результирующего колебания принимает такое значение по отношению к опорному колебанию когерентного 55 детектора 1, при котором полярность выходного напряжения когерентного детектора 1 противоположна по отношению к тому, если бы на вход устройства поступал только один сигнал без помех.

Таким образом в момент времени имеет место ошибочная регистрация первого символа одной из шестиэлементных комбинаций неперекодированных символов (фиг. 2 $,q, e), т. е. вместо символа "1" принят символ

"0 который обозначен цифрой l.

В момент времени 1 имеет место ошибочная регистрация второго символа другой шестиэлементной комбинации неперекодированных символов, т.е. вместо симгола "0" принят символ.

"1"(фиг. 2 ь,g,В), который обозначен цифрой 2.

После относительного перекодирования символов кодопреобразователем

4(фиг. 2)). одиночные ошибки, имеющие место на выходе регенератора 3 (фиг. 26) удваиваются(ошибочные символы показаны стрелками). Таким образом, если обнаружен сбой(ошибка) синхросимвола после относительного перекодирования символов, то это результат того, что ошибочно зарегистрирован регенератором 3 либо первый символ в соответствующей комбинации неперекодированных символов, либо второй символ этой комбинации. В первом случае оказывается искаженным в перекодированной двоичной последовательности кроме синхросимвола еще и предшествующий ему информационный симво (< иг. 2,, этому случаю соответствует момент времени,).

Во втором случае искаженным становится кроме синхросимвола еще и следующий за ним информационный символ (фиг. 2E, y, момент времени 4 ) .

При обнаружении сбоя относительного перекодирования требуется корректировать либо символ, предшествующий искаженному синхросимволу, либо символ, следующий за искаженным синхросимволом. А для этого надо знать, какой из двух ° имволов (первый или второй) в соответствующей кодовой комбинации неперекодированных символов ошибочно зарегистрирован регенератором З,т.е. необходимо найти, какой из этих двух символов наименее надежный.

Таким образом, чтобы определить> какой из двух следующих один ва другим символов(первый или второй) ошибочно зарегистрирован регенератором..3(если обнаружнно, что соответ13 1138 ствующий синхросимвол на выходе кодопреобразователя 4 искажен), необхрдимо сравнить абсолютные значения(С„ ), когерентного детектора 1 в моменты регистрации этих символов. При этом искаженным следует считать тот символ, которому соответствует меньшее значение(С,) Так, например, после момента времени 11 в блоке 27 блока

2 сравнения записывается абсолютное 1ц значение когерентного детектора 1 (С;)в цифровом коде, соответствующее первому регистрируемому символу в данной комбинации неперекодированных символов. С приходом на первый вход элемента 26 сравнения последующего второго значения(С 1в цифровом коде, соответствующего второму регистрируемому символу, на первом и втором выходах элемента 26 сравне-: ния появятся единичные логические уровни. Это означает, что значение (C,)ìåHüøå значения (C<). Ha фиг. 2 2 показано, что значение (С,), соответствующее амплитуде отрицательно25 го квантованного уровня когерентного детектора 1, зафиксированного в момент времени 1 и обозначенного цифрой 1, меньше последующего значения (С ), соответствующего амплитуде поло— жительного квантованного уровня, обозначенного цифрой 2.

С приходом в момент времени 1 импульса последовательности с второго выхода блока 6 управления (фиг. 20) единичные логические уровни с выхо, 35 хов блока 2 сравнения записываются в триггеры 8 и 9 памяти блока 7. При этом на второй вход элемента И 11, подключенного к прямому выходу триггера 8 памяти, поступает единичный логический уровень, а на входы сумма— торов 16 и 20, подключенных соответственно к инверсному и прямому выходам триггера 9, памяти, поступают соответственно нулевой и единичный 45 логические уровни(на фиг. 2я1пред.ставлено выходное напряжение триггера 9 памяти, поступающее на сумматор

20 по модулю два, т.е. с прямого выхода триггера 9 памяти). В следующий 50 тактовый интервал {после момента времени $ )производится очередной сдвиг двоичйой информации в регистре сдвига, состоящем из триггеров 15.,17, l8 и 19 коррекции, 55

В сумматоре 10 производится сравнение принимаемого(с выхода триггера

17 коррекции)и имитируемого блоком 6

954 14 синхросимволов (фиг. 2л р J . .При этом регистрируется ошибка, т.е. на выходе сумматора 10 по модулю два .появляется логическая "1"(несовпадение), а на выходе элемента И ll появляется одиночный импульс, длительность которого равна длительности импульса, по-ступающего на вход элемента И 11 с четвертого выхода блока 6 управления.

Этот импульсный сигнал ошибки подается на управляющие входы мультиплексоров 13 и 14, которые в этом случае подключают к сигнальным входам триггеров 15 и 18 коррекции выходы соответствующих сумматоров 16 и 20. В результате на вход триггера 15 коррекции поступает его выходной логический уровень(так как на второй вход второго сумматора 16 по модулю два подается логический"0" с инверсного выхода триггера 9 памяти и сумматор не инвертирует логический уровень, поступающий на первый его вход), а на вход триггера 18 коррекции поступает его противоположный логический уровень (так как на второй вход сумматора 20 подается логическая

"1" и сумматор инвертирует логический уровень, поступающий на первый его входI . Одновременно сигнал ошибки поступает на вход элемента

И 12, разрешая тем самым прохождение на его выход одного импульса коррекции ь момент времени 1 (фиг. 2p), выделяемого из последовательности. тактовых импульсов с выхода блока 5 выделения тактовой частоты. Этот импульс, проходя через элемент ИЛИ

21, поступает на тактовые входы триггеров 15 и 18 коррекции(фиг. 2с1 момент времени g),, обеспечивая перезапись логических уровней (симвдлов) этих триггеров. При этом состояние триггера 15 коррекции не изменяется (фиг. 2 ), а в триггер 18 коррекции записывается его противоположный выходной логический уровень(фиг.2IN стрелка, соответствующая моменту времени (означает, что искаженный символ до этого момента времени еще хранится в триггере 18 коррекции, после чего происходит его инвертирование).

К следующему моменту времени 14 (фиг. 2ь) на входы мультиплексоров

13 и 14 поступает нулевой логический уровень, поскольку длительность импульса, поступающего с четвертого выхода блока 6 управления на вход

1138954 два подается логическая "1", а на

15 элемента И 11, меньше длительности имитируемого синхросимвола(фиг.2 1), к этому моменту времени мультиплексоры 13 и 14 подключают к первым входам триггеров 15 и 18 коррекции соответственно выход кодопреобразователя 4 и выход триггера 17 коррекции, т.е. триггеры 15,17,18 и 19 коррекции снова образуют четырехразрядный регистр сдвига. После это- 10

ro с приходом тактового импульса с выхода блока 23 на вторые (тактовые) входы этих триггеров коррекции в момент времени 14 (на вторые входы триггеров 15 и 18 коррекции этот импульс поступает через элемент ИЛИ

21)производится очередной сдвиг двоичной информации. При этом в триггер 19 коррекции записывается откорректированный информационный символ (фиг. 2 ), который во времени предшествовал искаженному синхросимволу (фиг. 2. > искаженный синхросимвол показан стрелкой).

Аналогичным образом производится корректирование другого ошибочно принятого информационного символа в двоичной последовательности перекодированных символов, который является искаженным вследствие того, что в З0 момент времени 1 регенератором 3 ошибочно зарегистрирован второй сим. вол в соответствующей комбинации неперекодированных символов.

В этом случае в блок 27 блока 2 сравнения в тактовом интервале, предшествующем моменту времени записывается число, которое больше последующего второго числа, поступающего на элемент 26 сравнения 40 непосредственно после момента времени т, т.е. абсолютное значение эидео— сигнала в момент, регистрации первого символа данной комбинации неперекодированных символов больше абсолютного 45 значения видеосигнала в момент регистрации последующего второго символа

1на фиг. 2 2 отрицательный квантованный уровень, предшествующий моменту времени 15 и обозначенный цифрой

1, по абсолютной величине больше последующего положительного квантованного уровня, обозначенного цифрой 21. При сравнении этих чисел в блоке 2 сравнения в момент времени

1 (фиг. 20) в триггеры 8 и 9 памяти

55 записываются соответственно единичный и нулевой логические уровни.При этом на вход сумматора 16 по модулю вход сумматора 20 по модулю два логический "0" (фиг. 2ш) . С приходом импульса коррекции в момент времени (фиг. 2Р) на тактовые входы тригЧ геров 15 и 18 коррекции производится коррекция (инвертирование) ошибочно принятого информационного символа, следующего за ошибочно принятым синхросимволом(фиг. 2 >стрелка, соотВетствующая моменту времени 11 как и в предыдущем случае означает, что искаженный информационный символ до этого момента времени еще хранится в триггере 15 коррекции1 после чего происходит его инвертирование1 .

В последующий момент времени 1 производится очередной сдвиг двоичной информации в регистре сдвига, состоящем из триггеров 15,17, 18 и 19 коррекции. В триггер 15 коррекции записывается очередной символ с выхода кодопреобразователя 4(фиг. 2 Ц, а в триггер 17 коррекции записывается откорректированный информационный символ, который во времени следует за искаженным синхросимволом(фиг.2h>) оставшийся искаженным синхросимвол показан стрелкой). В последующие тактовые интервалы двоичная информация последовательно сдвигается во времени, с выхода триггера 19 коррекции(".ых. 21снимается откорректированная последовательность двоичных данных(фиг. 2ц) . Из сравнения двоичных последовательностей на первом и втором. выходах устройства(фиг.2),ч) видно, что в откорректированной двоичной последовательности(фиг.2® остались искаженными только одиночные синхросимволы, а все информационные символы соответствуют переданным(фиг. 2g), т.е. произведено корректирование двух ошибочно принятых . информационных символов. Если обнаружен сбой (ошибка)синхросимвола, а соответствующие два сравниваемых в блоке 2 сравнения числа равны,то в триггер 8 памяти блока 7 коррекции ошибочных символов записывается логический "0", который, поступая на вход элемента И 11, запрещает прохождение на его выход импульсного сигнала ошибки, тем самым исключается неправильное корректирование символов в случае, если невозможно достоверно определить наименее надежный символ.

l8

l l 38954

Если же принимаемый сигнал двоичных данных не содержит избыточных одиночных синхросимволов заданной частоты следования, то двоичная информация снимается как и в любом другом из- 5 вестном устройстве для приема сигналов ОФТ с выхода кодопреобразователя 4 Вых !).

Таким образом, в предлагаемом устройстве повьпдена помехоустойчивость.

l138954

Фиг.2 щщиПЯ -1анаэ .10707/45 Тиран 659 Подписное филиал lHE "Патент", г. Умгород, ул.Проектная,4

t

I ) I

)I .

11 ц И

I