Сигнатурный анализатор

 

1. СИГНАТУРНЫЙ АНАЛИЗАТОР, содержащий генератор импульсов, регистр сдвига, сумматор по модулю два, формирователь строба и блок индикации , причем выходы регистра сдвига соединены соответственно с группой входов сумматора по модулю два, отличающийся тем, что, с целью расширения области использования путем обеспечения программного задания интервалов контроля , в него введены первый и второй мультиплексоры, первый, второй и третий элементы И, блок задания адресов , переключатель, элемент ИЛИ, элемент 2И-ШШ, первый и второй переключатели режима работы и блок ассоциативной памяти, выходы которого соединены с первой группой информационных входов первого мультиплексора , вторая группа информационных входов которого соединена с входами Пуск и Стоп устройства, выходы первого мультиплексора соединены с входами Пуск и Стоп формировате-пя строба, выход которого соединен с первым прямым входом первого элемента И, второй прямой вход которого является входом синхронизации устройства, выход первого элемента И соединен с первьгм входом элемента ИЛИ, выход которого соединен с входом синхронизации регистра сдвига, вход сброса которого соединен с входом сброса формирователя строба и входом начальной установки устроит ства, выходы регистра,сдвига соединены соответственно с входами блока индикации и первой группой информационных входов второго мультиплексора , управляющий вход первого мультиплексора соединен с подвижным контактом первого переключателя режима работы , замыкающий и размь1кающий кон (Л такты которого подключены к шинам нулевого и единичного потенциала соответственно , информационный вход устройства соединен с первым размыкающим контактом второго переключателя режима работы, первый подвижный контакт которого соединен с входом сумматора по модулю два и первым информационным входом элемента 2И-Ш1И, выход которого соединен с информационным входом регистра сдвига, первый выход блока задания го адресов соединен с первым замыкаю Од щим контактом второго переключателя режима работы, второй выход блока задания адресов соединен с вторым входом элемента ИЛИ, третий вход которого соединен с выходом второго элемента И, прямой вход которого соединен с выходом генератора импульсов , размыкающий и замыкающий контакты переключателя подключены к шинам единичного и нулевого потенциала

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (11) 4(51) G 06 F 11/16

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

И АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

«/

ГОСУДАРСТВЕННЫЙ КОМИТЕТ CCCP

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3540536/24-24 (22) 11,01,83 .(46) 15.02.85. Бюл. Р 6 (72) Г.Л. Рубинштейн, О.А. Гловацкая и А.Д. Щокин (53) 681.3(088.8) (56) 1. Авторское свидетельство СССР

Ф 798852, кл. С 06 Р 11/30, 1970.

2. Кирьянов К.Г. К теории сигнатурного анализа. — Техника средств связи". Сер. РИТ, 1980, У 2, с ° 9-11 (прототип). (54)(57) 1. СИГНАТУРН(«1Й АНАЛИЗАТОР, содержащий генератор импульсов, регистр сдвига, сумматор по модулю два, формирователь строба и блок индикации, причем выходы регистра сдвига соединены соответственно с группой входов сумматора по модулю два, отличающийся тем, что, с целью расширения области использования путем обеспечения программного задания интервалов контроля, в него введены первый и второй мультиплексоры, первый, второй и третий элементы И, блок задания адресов, переключатель, элемент ИЛИ, элемент 2И-ИЛИ, первый и второй переключатели режима работы и блок ассоциативной памяти, выходы которого соединены с первой группой информационных входов первого мультиплексора, вторая группа информационных входов которого соединена с входами "Пуск" и "Стоп" устройства, выходы первого мультиплексора соединены с входами "Пуск" и "Стоп" формирователя строба, выход которого соединен с первым прямым входом первого элемента И, второй прямой вход которого является входом синхронизации устройства, выход первого элемента И соединен с первым входом элемента ИЛИ, выход которого соединен с входом синхронизации регистра сдвига, вход сброса которого соединен с входом сброса формирователя строба и входом начальной установки устройства, выходы регистра. сдвига соединены соответственно с входами блока индикации и первой группой информационных входов второго мультиплексора, управляющий вход первого мультиплексора соединен с подвижным контактом первого переключателя режима работы, замыкающий и размыкающий контакты которого подключены к шинам нулевого и единичного потенциала соответственно, информационный вход устройства соединен с первым размыкающим контактом второго переключателя режима работы, первый подвижный контакт которого соединен с входом сумматора по модулю два и миа первым информационным входом элемен- «ф та 2И-ИЛИ, выход которого соединен с информационным входом регистра сдвига, первый выход блока задания адресов соединен с первым замыкаю-. щим контактом второго переключателя режима работы, второй выход блока задания адресов соединен с вторым входом элемента ИЛИ, третий вход которого соединен с выходом второго элемента И, прямой вход которого соединен с выходом генератора импульсов, размыкающий и замыкающий контакты переключателя подключены к шинам единичного и нулевого потенциала

1 соответственно, подвижный контакт переключателя соединен с инверсным входом второго элемента И, первым входом третьего элемента И и первым управляющим входом блока ассоциативной памяти, второй подвижный контакт второго переключателя режима работы соединен с вторым входом третьего элемента И, инверсным входом первого элемента И, управляющим входом второго мультиплексора и вторым управляющим входом блока ассоциативной памяти, входы сравнения которого соединены с выходами второго мультиплексора, выход третьего элемента И соединен с прямым и инверсным управляющими входами элемента 2И-ИЛИ, второй информационный вход которого соединен с выходом сумматора по модулю два, второй размыкающий и второй замыкающий контакты второго переключателя соединены с шинами нулевого единичного потенциала соответственно, вторая группа информационных входов второго мультиплексора является адресными входами устройства..

2„ Анализатор по п. 1, о т л ич а ю ц и и с я тем, что блок ассоциативной памяти содержит первый и второй блоки оперативной памяти, 140123 два элемента И-НЕ, элемент ИЛИ и два переключателя, причем входы сравнения блока ассоциативной памяти соединены соответственно с адресным-i входами первого и.второго блоков оперативной памяти, выходы которых являются выходами блока ассоциативной.памяти, первый управляющий вход которого соединен с инверсным входом элемента ИЛИ, выход которого соединен с первыми входами первого и второго элементов И-НЕ, второй управляющий вход блока ассоциативной памяти соединен с вторыми входами первого и второго элементов И-НЕ, выходы которых соединены с входами записичтения первого и второго блоков оперативной памяти соответственно, информационные входы которых соединены с прямым входом элемента ИЛИ и подвижным контактом первого переключателя, размыкающий и замыкающий контакты которого соединены с шинами нулевого и единичного потенциала соответственно, инверсный и третий прямой входы первого и второго элементов И-НЕ соответственно соединеS ны с замыкающим контактом второго переключателя, подвижный контакт которого соединен с шиной нулевого потенциала, Изобретение относится к вычислительной технике и может быть использовано для контроля и диагностики цифровых устройств различного назначения по методу сигнатурного анализа.

Известно устройство для контроля дискретных объектов, содержащее контактный блок, два аналого-циФровых преобразователя, три регистра, коммутатор, селектор, формирователь стробов, блок памяти, генератор опроса, дешифратор, компаратор сигнатур и индикатор

Наиболее близок к предлагаемому по технической сущности анализатор сигнатур, содержащий регистр сдвига с обратными связями через сумматор по модулю два, формирователь теста, формирователь строба, два буферных регистра, блок памяти, генератор им5

1О пульсов опроса, дешифратор, компаратор и блок индикации, причем вход буферного регистра является информационным входом устройства, входы пуска, останова и тактовый вход которого соединены с первым, вторым и третьим входами формирователя строба соответственно, выход первого буферного регистра соединен с входом сумматора по модулю два, выход которого соединен с информационным входом регистра сдвига, выходы которого соединены с информационными входами второго буферного регистра, выход формирователя строба соединен с первым входом блока индикации и тактовыми входами регистра сдвига и второго буферного регистра, выходы которого соединены с информационными входами блока памяти, первой группой

Цель изобретения — расширение области использования сигнатурного анализатора путем обеспечения программного задания интервалов контроля.

Поставленная цель достигается тем, что в сигнатурньп» анализатор, содержащий генератор импульсов, регистр сдвига, сумматор по модулю два, формирователь строба и блок индикации, причем выходы регистра

30 сдвига соединены соответственно с группой входов сумматора по модулю два, введены первый и второй мультиплексоры, первый, второй и третий элементы И, блок задания адресов, переключатель, элемент ИПИ, элемент З5

2И-ИЛИ, первый и второй переключатели режима работы и блок ассоциативной памяти, выходы которого соединены с первой группой информационных входов первого мультиплексора, 40 вторая группа информационных входов которого соединена с входами "Пуск" и "Стоп" устройства, выходы первого мультиплексора соединены с входами

"Пуск" и "Стоп" формирователя строба,"5 выход которого соединен с первым прямым входом первого элемента И, второй прямой вход которого является входом синхронизации устройства, выход первого элемента И соединен с 50 первым входом элемента ИЛИ, выход которого соединен с входом синхронизации регистра сдвига, вход сброса которого соединен с входом сброса формирователя строба и входом началь-55 ной установки устройства, выходы регистра сдвига соединены соответственно с входами блока индикации и пер20 з 1140 информационных входов компаратора и вхоцами дешифратора, выходы которого соединены с группой входов блока индикации, второй вход которого соединен с выходом компаратора, выходы блока памяти соединены с второй группой информационных входов компаратора, управляющий вход которого и вход записи-считывания блока памяти соединены с первым выходом генерато- 10 ра импульсов опроса, второй выход которого соединен с тактовым входом второго буферного регистра (21 .

Недостатком известных устройств является ограниченная область применения из-за отсутствия возможности программного задания интервалов контроля.

12З 4 вой группой информационных входов второго мультиплексора, управляющий вход первого мультиплексора соединен с подвижным контактом первого переключателя режима работы, замыкающий и размыкающий контакты которого подключены к шинам нулевого и единичного потенциала соответственно, информационный вход устройства соединен с первым размыкающим контактом второго переключателя режима работы, первый подвижный контакт которого соединен с входом сумматора по модулю два и с первым информационным входом элемента 2И-ИЛИ, выход которого соединен с информационным входом регистра сдвига, первый выход блока задания адресов соединен с первым замыкающим контактом второго переключателя режима работы, второй выход блока задания адресов соединен с вторым входом. элемента ИПИ, третий вход. которого соединен с выходом второго элемента И, прямой вход которого соединен с выходом генератора импульсов, размыкающий и замыкающий контакты переключателя подключены к шинам единичного и нулевого потенциалов соответственно, подвижный контакт переключателя соединен с инверсным входом второго элемента И, первым входом третьего элемента И и первым управляющим входом блока ассоциативной памяти, второй подвижный контакт второго переключателя режима работы соединен с вторым входом третьего элемента И, инверсным входом первого элемента И, управляющим входом второго мультиплексора и вторым управляющим входом блока ассоциативной памяти, входы сравнения которого соединены с выходами второго мультиплексора, выход третьего элемента И соединен с прямым и инверсным управляющими входами элемента 2И-ИЛИ, второй информационный вход которого соединен с выходом сумматора по модулю два, второй размыкающий и второй замыкающий контакты второго переключателя соединены с шинами нулевого и единичного потенциала соответственно, вторая группа информационных входов второго мультиплексора является адресными входами устройства.

Кроме того, блок ассоциативной памяти содержит первый и второй блоки оперативной памяти, два элемента

11401

И-НЕ, элемент ИЛИ и два пе1 еключате." ля, причем входы сравнения блока ассоциативной памяти соединены соответственно с адресными входамн первого и второго блоков оперативной 5 памяти, выходы которых являются выходами блока ассоциативной памяти, первый управляющий вход которого соединен с инверсным входом элемента

ИЛИ, выход которого соединен с пер- 10 выми входами первого и второго элементов И-НЕ, второй управляющий вход блока ассоциативной памяти соединен с вторыми входами первого и второго элементов И-НЕ, выходы которых сое- 15 динены с входами записи-чтения первого и второго блоков оперативной памяти соответственно, информацион- ные входы которых соединены с прямым входом элемента ИЛИ и подвижным кон- 20 тактом первого переключателя, размыкающий и замыкающий контакты которого соединены с шинами нулевого и единичного потенциала соответственно, инверсный и третий прямой входы 25 первого и второго элементов И-НЕ соответственно соединены с замыкающим контактом второго переключателя, подвижный контакт которого соединен с шиной нулевого потенциала. 30

На фиг. 1 приведена структурная схема сигнатурного анализатора; на фиг. 2 и 3 — примеры реализации схем блока задания адресов и блока ассоциативной памяти.

Устройство содержит генератор 1 импульсов„ блок 2 задания адресов, регистр 3 сдвига, блок 4 индикации, блок 5 ассоциативной памяти, формирователь 6 строба, мультиплексоры 7 40 и 8, сумматор 9 по модулю два, элементы И 10 — 12, элементы ИЛИ 13, элемент 2И-ИЛИ 14, переключатель 15, переключатели 16 и 17 режима работы, вход 18 начальной установки, вход 19 45 синхронизации, вход 20 "Пуск", вход

21 "Стоп", информационйый вход 22 и адресные входы 23.

Блок задания адресов состоит из триггеров 24 и 25, элемента ИЛИ 26, элемента 27 задержки и кнопок 28 и 29.

Блок ассоциативной памяти содержит блоки 30 и 31 оперативной памяти, элементы И-НЕ 32 и 33, элемент ИЛИ 34, кнопку 35 переключателя и переключа" 55 b 36.

Предлагаемое устройство работает .следующим образом.

23

Предусмотрены два режима его работы, в первом из которых начало и конец измерительного интервала заtt ll даются управляющими сигналами Пуск и "Стоп", поступающими н.а входы 2 0 и 2 1 устройства, а в о втором гран чцы измерительного интервала з даются и-разрядными адресами начала и конца сегмента программы, подаваемыми на адресные входы. 2 3 .

По сигналу с входа 1 8 устройства осуществляется начальная установка формирователя 6 с троб а и регистра 3 сдвига .

Рассмотрим первый режим работы устройства . В этом случае пер еключатель 1 6 режима работы установлен в положение, в котором на управляющий вход мультиплексора 7 поступает потенциал, обеспечивающий прохождение на его выход сигналов с входов 20 и 2 1 устройства . Переключатель 1 7 установлен в положение, в котором со второй его контактной группы на входы элементов И 1 0 и 1 2 и на управляющий вход мультиплексора 8 подается нулевой потенциал . Сигнал

"Пуск " с входа 20 устройства поступает через мультиплексор 7 на вход формиров ателя 6 стро ба, на выходе которого при этом устанавливается единичный потенциал и через элементы И 1 0 и ИЛИ 1 3 на С-вход регистра

3 сдвига проходят синхроимпульсы с входа 1 9 устройства . При подключении к информационному входу 2 2 сигнатурного анализатора контролируемого потока данных он через первую контактную группу переключателя 1 7 проходит на вход сумматора 9 по модулю два, который совместно с регистром 3 сдвига образует генератор линейной рекуррентной последовательности максимального периода, вырабатывающий двоичную последовательность периода

M=2-1, Ь

\

С выхода регистра 3 сдвига п-разрядный код (сигнатура) поступает в блок 4, где осуществляется его индикация (как правило с помощью четырехразрядного щестнадцатеричного табло) для сравнения с эталонным кодом.

Во втором режиме работы сигнатурного анализатора переключатель 16 устанавливается в положение, в котором через мультиплексор 7 проходят сигналы с выхода блока 5 ассоциативной памяти.

7 1140! 8

В этом режиме цикл работы распадается на три фазы: стирание ранее записанных адресов начала и конца измерительного интервала; запись адресов начала и конца контролируемого сегмента программы; контроль данных.

Первые две фазы относятся к подго) товительным операциям, условно называемым программированием, а третья фаза является рабочей. Задаются ука- 10 занные фазы положением переключателя 17. В первых двух фазах работы на инверсный вход элемента И 10 поступает запрещающий единичный потенциал, через мультиплексор 8 на входы сравнения блока 5 ассоциативной памяти проходит информация с выхода регистра 3 сдвига, а через элементы

2 -HJIH 14 и ИЛИ 13 íà D- и С-входы регистра 3 сдвига соответственно по- 2п ступает информация с выходов блока 2 задания адресов.

Стирание ранее записанных адресов начала или конца измерительного интервала осуществляется следующим об- 25 разом.

Если на табло блока 4 индицируется нулевая сигнатура, то перед стиранием в регистр 3 надо записать хотя бы одну единицу. Обеспечивается это однократным нажатием кнопки 28 -. блока 2.

При нажатии кнопки 28 с выхода Q триггера 24 на информационный вход регистра 3 сдвига через элемент

2И-ИЛИ 14 поступает единичный сигнал, Кроме того, с выхода О триггера 24 через элемент ИЛИ 26 и элемент 27 задержки на первом выходе блока 2 появляется сигнал, который через элемент ИЛИ 13 проходит на синхронизирующий вход регистра 3 сдвига.

Задержка необходима для повышения надежности записи кодов в регистр 3.

) Если сигнатура отлична от нуля, 45 то необходимо перевести переключатель

15 в положение, при котором с выхода элемента И 12 на инверсный управляющий вход элемента 2И-ИЛИ 14 поступает сигнал, обеспечивающий прохождение 50 через него сигналов с выхода сумматора 9 по модулю два. Поскольку на вход сумматора 9 со второго выхода блока 2 поступает нулевой потенциал, то генерируется линейная рекуррент- 55 ная последовательность периода М =

= 2 -1 = 65535. Для повьппения темпа формирования последовательности на

23 синхрониэирующий вход регистра 3 сдвига проходят импульсы частотой около 100 кГц с выхода генератора 1 через элемент И 11 и элемент ИЛИ 13.

Поэтому переключатель 15 достаточно удерживать в этом положении в течение примерно 1 с. Сигналы с выхода регистра 3 сдвига через мультиплексор 8 поступают на входы блока 5 ассоциативной памяти, являющиеся адресными входами блоков 30 и 31. В соответствии с законом формирования линейных рекуррентных последователькостей при этом в некотором порядке перебираются все -разрядные адреса, кроме адреса 00 ° ..00.

На информационных входах блоков

30 и 31 присутствует нулевой сигнал, так как кнопка 35 отжата. При поступлении сигнала "0" с контактов переключателя 15 на первый управляющий вход блока 5 на первых входах элементов И 32 и 33 через элемент ИЛИ 34 появляется единичный сигнал. На вторые входы этих элементов поступает единичный потенциал со второго управляющего входа блока 5. В зависимости от положения переключателя 36у управляющего записью начального и конечного адресов, разрешающий потенциал поступает на третий вход одного из элементов И-HF. 32 или 33 и соответственно потенциал, соответствующий записи информации, проходит на входы записи-чтения соответствующего блока 30 или 31 оперативной памяти.

Таким образом "0" записывается во все ячейки выбранного переключателем 36 блока 30 или 31, кроме ячейки с адресом 00...00.

Для стирания содержимого этой ячейки одновременно с нажатием переключателя 15 необходимо подать на вход 18 сигнал начальной установки.

Регистр 3 сдвига при этом устанавливается в состояние 00...00 и этот код проходит на входы блока 5. Информации в блоке 5 стирается.

Запись в ЗУ адресов начала и,конца контролируемого сегмента програм" мы производится следующим образом.

Сначала набирается код адреса последовательно, поразрядно начиная со старших разрядов, путем;последовательного нажатия кнопок 28 и 29 . блока 2. При этом соответствующий значению разряда потенциал устанавливается на втором выходе блока 2, а на пер11401 вом его выходе после каждого нажатия любой кнопки с некоторой задержкой появляется импульс сдвига. Сигналы с выходов блока 2 через элемент

2И-ИЛИ 14 и элемент ИЛИ 13 проходит на D- и С-входы регистра 3 сдвига.

Процесс набора кода и записи его в регистр 3 контролируется по индикаторному блоку 4. В положении переключателя 17, соответствующем фазе так называемого программирования, выходы регистра 3 сдвига через мультиплексор 8 подключены к входам блока

5. Пусть. переключатель 36 это о блока установлен в положение, когда на третий вход элемента И-НЕ 32 посту.пает разрешающий потенциал, .а на третий вход элемента И-НЕ 33 - запрещаннций, вследствие на входе записи-чтения блока 30 установлен потенциал, соответствующий считыванию информации.

При нажатии кнопки 35 блока 5 на информационные входы блоков 30 и 31 25 поступает единичный потенциал. Одновременно через элемент ИЛИ 34 и элемент И-НЕ 32 на вход записи-чтения блока 30 поступает сигнал, соответствующий режиму записи, и в ячейку, адрес которой находится в регистре 3 сдвига, записывается "1". Аналогично осуществляется запись кода адреса конца интервала измерения.

При этом переключатель 36 блока 5

3S должен быть установлен в положение, когда на третий вход элемента И-НЕ 33 подается разрешающий потенциал, а на вход элемента И-НЕ 32 — запрещающий.

В блоке 31 "1" могут быть записаны в несколько ячеек, что соответствует нескольким адресам конца интервала измерения для программ, имеющих ветвление.

При контроле потока данных переключатель 17 устанавливается в поло" жение, соответствующее рабочей фазе режима. При этом к выходу мультиплексора 8 подключаются адресные входы устройства, на инверсный вход

23 10 элемента И 10 поступает нулевой потенциал, а на Р-вход регистра 3 сдвига — данные с информационного входа 22 устройства через сумматор.

9 по модулю два и элемент 2И-ИЛИ 14„

На входы записи-чтения блоков 30 и 31 поступает потенциал, соо-ветствующий считыванию информации, Пока текущий адрес не равен адресам, по которым в блоках 30 и 31 были записаны "1", на их выходах присутствуют нулевые сигналы. Как только текущий адрес сравняется с адресом, по которому в блоке 30 записана "1", на

его выходе появляется единичный сигнал, который через мультиплексор 7 поступает на вход формирователя 6 в качестве управляющего сигнала начала измерительного строба. Аналогичнб при считывании информации из блока

31 на его выходе появляется единичный сигнал конца измерительного интервала, по которому на выходе формирователя 6, а следовательно, и элемента И 10 устанавливается нулевой потенциал и прекращается поступление на С-вход регистра 3 импульсов сдвига. В качестве формирователя 6 строба может быть использован, например, RS-триггер.

В остальном работа сигнатурного анализатора в этом режиме не отличается от работы при задании интервала измерения внешними управляющими сигналами. Входы (информационный и синхронизации) сигнатурного анализатора подключаются к соответствующим точкам контролируемого устройства.

Таким образом, в предлагаемом устройстве обеспечивается возможность задания измерительного интервала не только внешними управляющими сигналами, но и адресами начала и конца сегментов программы, что расширяет область применения и эффективность сигнатурного анализатора, поскольку он пригоден для проверки аппаратурно-программных комплексов без их доработки.

1140123

1140123

Тираж 710 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., ц, 4/5

Заказ 265/38

Филиал ППП "Патент", r. Ужгород, ул. Проектная, Составитель 3. Моисеенко

Редактор Л. Пчелинская Техред A.Áàáëíåö Корректор О. Билак