Устройство для извлечения квадратного корня из суммы квадратов двух величин

 

УСТРОЙСТВО ДЛЯ ИЗВЛЕЧЕНИЯ КВАДРАТНОГО КОРНЯ ИЗ СУММЫ КВАДРАТОВ ДВУХ ВЕЛИЧИН, содержащее два блока вьщеления модуля, входы которых являются входами устройства, а выходы подключены к входам блока выделения минимального сигнала и к входам первого блока вьщеления максимального сигнала, выход которого соединен с первым входом сумматора и с входом делителя напряжения, первый выход которого и выход блока вьделения минимального сигнала соединены с входами второго блока вьщеления максимального сигнала, выход которого соединен с вторым входом сумматора, выход блока вьщеления минимального сигнала соединен с третьим входом сумматора, отличающееся тем, что, с целью повышения точности, устройство содержит третий и четвертый блоки вьщеления максимального сигнала, первые входы которых соединены соответственно с вторым и треть- 5 им выходами делителя напряжения, сл вторыеВХОДЫ соединены с выходом блока вьщеления минимального сигнала , а их выходы - соответственно с четвертым и пятым входами сумматора .

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) ((1) 4(5() ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ (21) 3660870/24-24 (22) 10 ° 11.83 (46) 15.02.85. Бюл. В 6 (72) В.А.Добрьщень, П.Д.Литвинец и В.А.Фильштинский (71) Харьковский инженерно-строитель-,, ный институт (53) 681.3(088.8) (56) 1 ° Авторское свидетельство СССР

Р 442487, кл. G 06 G 7/20, 1973.

2. Авторское свидетельство СС<Р

Р 957228, кл. С 06 G 7/20, 1981 .(прототип) . (54) (57) УСТРОЙСТВО ДЛЯ ИЗВЛЕЧЕНИЯ

КВАДРАТНОГО КОРНЯ ИЗ СУММЫ КВАДРАТОВ

ДВУХ ВЕЛИЧИН, содержащее два блока вьщеления модуля, входы которых являются входами устройства, а выходы подключены к входам блока вьщеления минимального сигнала и к входам первого блока вьщеления максимального сигнала, выход которого соединен с первым входом сумматора и с входом делителя напряжения, первый выход которого и выход блока вьщеления минимального сигнала соединены с входами второго блока вьщеления максимального сигнала, выход которого соединен с вторым входом сумматора, выход блока выделения минимального сигнала соединен с третьим входом сумматора, о т л и ч а ю щ е е с я тем, что, с целью повышения точности, устройство содержит третий и четвертый блоки вьщеления максимального сигнала, первые входы которых соеди- нены соответственно с вторым и треть- о им выходами делителя напряжения, вторые входы соединены с выходом блока выделения минимального сигнала, а их выходы — соответственно с четвертым и пятым входами сумматора.

1140133

Изобретение относится к вычислительной технике и автоматике и может быть использовано в аналоговых вычислительных машинах, а также в системах автоматики, например, для вычисления длины двухмерного вектора по

его составляющим.

Известно устройство для извлечения квадратного корня из суммы квадратов двух напряжений, содержащее 10 два блока вьделения модуля, входы которых являются входами устройства, а выходы подключены к входам первого блока вьделения максимального сигнала, выход которого подключен 15 к первому входу сумматора, второй вход которого соединен с выходом второго блока выделения максимального сигнала, причем выход сумматора является выходом устройства (1!.. щ

Однако устройство характеризуется невысокой точностью вычисдений (погрешность составляет 1,5 ) .

Наиболее близким к предлагаемому является устройство для извлечения 25 квадратного корня иэ суммы квадратов двух величин, содержащее два блока вьделения модуля, входы которых

- являются входами устройства, а выходы подключены к входам блока вьделения минимального сигнала и к входам первого блока выделения максимального сигнала, выход которого .подключен к первому входу сумматора и к входу делителя напряжения, выход блока выделения минимального сигнала подключен к первому входу второго блока выделения максимального сигнала, второй вхрд которого соединен с первым выходом делителя напряжения, а выход— с вторым входом сумматора, и к третьему входу сумматора, вьгход которого является выходом устройства (2! .

Однако это устройство характеризуется недостаточно высокой точностью 4 вычисления результата (1%,т.е. всего лишь на треть лучше, чем у аналога) .

Цель изобретения — повышение точности.

Поставленная цель достигается тем, что устройство для извлечения квадратного корня иэ суммы квадратов двух величин, содержащее два блока вьделения модуля, входы которых являются входами устройства, а выходы 55 подключены к входам блока выделения минимального сигнала и к входам первого блока выделения максимального сигнала, выход которого соединен с первым входом сумматора и с входом делителя напряжения, первый выход которого и выход блока выделения минимального сигнала соединены с входами второго блока выделения максимального сигнала, выход которого соединен с вторым входом сумматора, выход блока вьделения минимального сигнала соединен с третьим входом сумматора, содержит третий и четвертый блоки вьделения максимального сигнала, первые входы которых соединены соответственно с вторым и третьим выходами делителя напряжения, вторые входы соединены с выходом блока вьделения минимального сигнала, а их выходы — соответственно с четвертым и пятым входами сумматора.

На чертеже представлена блок-схема устройства.

Устройство содержит первый и второй блоки 1, 2 выделения модуля, блок 3 выделения минимального сигнала, блоки 4-7 выделения максимального сигнала, делитель 8 напряжения и сумматор 9.

Устройство работает следующим образом.

На входы первого и второго блоков вьделения модуля, являющиеся входами устройства, подаются входные сигналы Х и У соответственно. На выходе блока 1 формируются при этом сигнал !Х1, а на выходе блока 2 — сигнал !У!. Эти сигналы поступают на входы блока 3 вьделения минимального сигнала и на входы первого блока 4 вьделения максимального сигнала. Таким образом на вьыоде блока 3 выде— ляется сигнал

m in(!Xj, !У! ), (1) а на выходе блока 4 — сигнал

M=max(I X.I, !У! ) . (2)

Эти сигналы поступают на первый и третий входы сумматора 9 соответственно. Кроме того, сигнал m поступает на первые входы второго, третьего и четвертого блоков вьделения максимального сигнала, вторые входы которых соединены соответственно с первым, вторым и третьим выходами делителя 8 напряжения, подключенного входом к выходу первого блока 4 вьделения максимального сигнала. На первом, втором и третьем выходах делителя 8 напряжения формируются соответственно сигналы d

Составитель Г.Осипов

Редактор Л.Авраменко Техред А.Бабинец Корректор С.Шекмар

Заказ 265/38 Тираж 710 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r.Óæãoðoä, ул.Проектная, 4 тельно, на выходе второго блока 5 выделения максимального сигнала выделяется величина max(d

2,...5). Сигнал Z на выходе сумматора 9 определится формулой

Z=S M+S max(d» M,ш)+Б ш+Б4шах(12М, m)+S тах(д И,m)а4Х +Y (3)

Коэффициенты д1, d, d и S -S f5 выбираются из условия минимума ошиб133 4 ки. При dq 1/8, 412 3/8, dq=3/4, Б =1, Б =1/16, Б =5/32, Б, =17/64, Б =13/64 погрешность вычисления по 5 формуле (3) не превышает 0,527..

Поскольку устройство содержит в своем составе только типовые элементы аналоговой вычислительной техники, его реализация не вызывает затруднений.

Благодаря введению двух новых элементов и новых функциональных связей точность устройства повышается по сравнению с прототипом, который является также и базовым образцом,