Устройство для задания тестов

 

УСТРОЙСТВО ДЛЯ ЗАДАНИЯ ТЕСТОВ по авт. ев, № 1038926, отличающееся тем, что, с целью повышения достоверности контроля и расвтрения области применения устройства , в него введены переключатель режимов и коммутатор адреса, содержащий группы вторых, третьих и четвертых элементов И-НЕ, элемент НЕ, подключенный входом к первым входам вторых элементов И-НЕ, а выходом - к первым входам третьих элементов И-НЕ, соединенных вторыми входами с соответствующими вторыми выходами блока установки адреса, третьими.входами - с соответствутощими разрядными выходами счетчика импульсов , а выходами - с первыми вхо-. дами четвертых элементов И-НЕ, подключенных вторыми входами к выходам вторых элементов И-НЕ, связанных вторыми входами с соответствующими выходами регистра числа, апервыми входами через переключатель режимов - с шинами Логический О и Логическая 1, причем выходы четСЛ вертых элементов И-НЕ являются адресС ными выходами устройства.

СОЮЭ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (!1)

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЭОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

С .1З;з, (61) 1038926 (21) 3656659/24-24 (22) 28, 10 .83

{46) 23.02.85. Бюл. У 7. (72) А .Л.Самойлов (53) 621.396(088.8) (56) 1. Авторское свидетельство СССР

Ф 1038926, кл. С 05 В 19/405, 1981 (прототип). (54)(57) УСТРОЙСТВО ДЛЯ ЗАДАНИЯ ТЕСТ0В по авт. св. У 1038926, о т л ич а ю щ е е с я тем, что, с целью повышения достоверности контроля и расширения области применения устройства, в него введены переключатель режимов и коммутатор адреса, содержащий группы вторых, третьих и четвертых элементов И-HE эле4(51) С 05 В 23/02 G 05 В 19/40 мент НЕ, подключенный входом к первым входам вторых элементов И-НЕ, а выходом — к первым входам третьих

t элементов И-НЕ, соединенных вторыми входами с соответствующими вторыми выходами блока установки адреса, третьими. входами — с соответствующими разрядными выходами счетчика импульсов, а выходами — с первыми вхо-. дами четвертых элементов И-НЕ, подключенных вторыми входами к выходам вторых элементов И-НЕ, связанных вторыми входами с соответствующими выходами регистра числа, а первыми входами через переключатель режимов — с шинами "Логический 0" и

"Логическая 1", причем выходы четвертых элементов И-НЕ являются адрес ными выходами устройства.

1141379

Изобретение относится к регулирующим и управляющим системам общего назначения и может быть использовано для испытания, контроля и диагностики неисправностей устройств ввода-вывода двоичной информации, представленной в виде кодовых комбинаций.

По основному авт. св. Ф 1038926 известно устройство, содержащее блок элементов И, блок задания начального кода, первым входом соединенный с выходом первого формирователя и с первыми входами блока элементов И, вторые входы которого подключены к выходам блока задания начального кода, и последовательно соединенные генератор импульсов, счетчик импульсс в, дешифратор и второй формирователь импульсов, выход которого соединен с R-входом счетчика импульсов, входом первого формирователя импуль"ов и входом генератора импульсов, а также блок управления, блок сумматоров, регистр числа, дополнительный элемент И, блок установки адреса и коммутатор, выходами через регистр числа соединенный с выходами устройства, с первыми входами коммутато30

«ра и блока сумматоров, вторые входы которого подключены к выходам блока задания начального кода, вторым входом соединенного с входом второго формирователя импульсов и с пер- З5 вым выходом блока управления, второй выход которого соединен с вторым входом коммутатора, третьи входы коммутатора соединены с первыми выходами блока сумматоров, ро-âbùoä 40 переноса которого подключен к P o— входу переноса блока сумматоров, третий выход блока управления соединен с первым входом дополнительного элемента И, вторым входом подключен- 45 ного к выходу генератора импульсов, выходом — к С-входу регистра числа, вторые входы которого. соединены с выходом блока элементов И, блок установки адреса выходом соединен с S-входами счетчика импульсов, в котором блок задания начального кода содержит элемент И, переключатель, установочный регистр и последовательно соединенные элемент за- 55 держки, элемент И-НЕ и сдвигающий регистр, выходами подключенный к выходам блока, первый вход элемента И, соединен с входом блока, второй вход — с переключателем, а выход— с С -входом сдвигающего регистра, С -вход которого соединен с выходом и элемента задержки, V„-âõoä — с выходом Q<<, D-входы — с выходами установочного регистра, первыми входами подключенного к шине логической "t", а вторыми входами — к шине логического "О", второй вход элемента И-НЕ соединен с входом блока, первый вход переключателя подключен к шине логической "1", а второй вход — к шине логического "0".

Устройство обеспечивает формирование проверочных тестов типа псевдослучайный, сдвиговый, шахматный, постоянный коды, а также тест с упорядоченной структурой двоичных кодов. изменяющихся по принципу "+1". Эти тесты позволяют проверить радиоэлектронные блоки в том числе и блоки с многоадресной оперативной памятью. В данном устройстве первый разряд адреса при последовательной смене адресов изменяет свое состояние при каждом очередном обращении к ЗУ. Второй разряд адреса меняет свое значение через два такта (через два адреса), а третий разряд — через четыре такта и т.д., т.е. каждый следующий разряд адреса переключается в два раза реже предыдущего. Последний разряд адреса сменит свое состояние один раз при переходе во вторую половину адресов .проверяемого ОЗУ Г 13.

Однако проверка адресной части контролируемого блока в различных разрядах адресных шин происходит с разной частотой смены кодов. При этом лишь первый разряд подвергается активному воздействию кодами с максимальной частотой смены символов.

Другие же разряды адресных шин не проверяются на максимальное быстродействие, что снижает достоверность проверки радиоэлектронных блоков с памятью. Особенно это сказывается в полупроводниковых ЗУ, содержащих адресные дешифраторы внутри микросхемы. В таких ЗУ необходимо проверять устойчивую работу при предельных (минимаЛьных) временных соотношениях составляющих времени цикла по различным адресным цепям с целью проверки воспроизводимости динамических параметров на идентичность

1141379

Такая организация обеспечивает все возможные адресные переходы и определенную динамику смены сигналов в каждбм разряде адресных шин. Но при этом не обеспечивается проверка каждого разряда адресных шин на максимальную частоту смены сигналов. Это видно, если расписать кодовые комбинации, поступающие на адресные шины испытуемого блока памяти

1-й цикл

9 адреса

0 0...0 0 0 0

1 О. ° .0.0 1

0 0...0 0 0

1 0...0 0 1

1 0...00 1

0 0...000

1 0...0 0 1

3 цепей ЗУ по времени задержки в адресном дешифраторе.

Целью изобретения является повышение достоверности контроля и расширение области применения устройства путем проверки на максимальное быстродействие каждого разряда адресных шин.

Поставленная цель достигается тем, что в устройство введены пере" 10 ключатель режимов и коммутатор адреса, содержащий группы вторых, .третьих и четвертых элементов И-HE элемент НЕ, подключенный входом к первым входам вторых элементов И-НЕ„15 а выходом — к первым входам третьих элементов И-НЕ, соединенных вторыми входами с соответствующими вторыми выходами блока установки адреса, третьими входами — с соответствукнци- g0 ми разрядными выходамн счетчика импульсов, а выходами — с первыми входами четвертых элементов И-НЕ, подключенных вторыми входами к выходам вторых элементов И-НЕ, связанных 25 вторыми входами с соответствующими выходами регистра числа, а первыми входами через переключатель режимов с шинами "Логический 0" и "Логическая 1", причем выходы четвертых щ элементов И-НЕ являются адресными выходами устройства.

В предлагаемом устройстве для задания тестов цель достигается яутем трансляции двоичных кодов 35 через вновь введенный коммутатор адреса,на одну группу входов которых поступают упорядоченные коды с выходов счетчика импульсов, а на другую группу входов — коды с выхо- 40

I да регистра числа, образующего совместно с сумматором, коммутатором числа и блоком задания начального кода генератор псевдослучайных чисел, который при этом устанавлива- 45 ется оператором в режим формирования упорядоченных кодов с циклическим сдвигом начального кода тесто. вой программы. В этом случае при включении оператором в коммутаторе 50 адреса управляющего ключа на адресные выходы устройства через коммутатор адреса будут проходить коды, реализующие проверку каждого разряда адреса проверяемого блока на мак- 55 симальное быстродействие. При отключении в коммутаторе управляннцего ключа на адресные выходы через коммутатор адреса будут проходить упорядоченные коды с выходов счетчи-: ка импульсов.

Существенным отличили известного устройства от предлагаемого является наличие в последнем коммутатора адреса, который позволяет использовать имеющийся в составе известного устройства генератор псевдослучайных чисел для формирования программы опроса адресов, обеспечивающих проверку е одинаковой достоверностью всех разрядов адреса на максимальное быстродействие во всем информационном объеме проверяемой памяти.

Известны устройства, позволяющие проверять динамические характеристики адресных входных цепей запоминающих устройств галопирующими тестами. Принцип контроля блоков памяти галопирующими тестами основан на организации проверки всех возможных адресных переходов. Это. осуществляется последовательной выборкой каждого адреса после воздействия на все другие адреса. При этом обращения производятся в следующей последовательности смены адресов;

1-й цикл 0-0-1-0-2-0-3-0-4-0...0(N-1), где О, 1, 2,3.... номер адреса;

2-й цикл 0-1-1-1-2-1-3-1-4-... 1(N-1)

3-й цикл. 0-2-1-2-2-2-3-2-4-2... 2. (N-1); (И-1)-й цикл О-(N-1)-1-(N-1) -2(N-1)-3- 1 (Ю-1) ...... (N-1)-(N-1) .

1141379

2 0...0 1 0

2 0...010

0 0...00 0

3 0...0 1

0 0...00 0

1 0...0 0 1

3 0...0 1 1

1 0...0 0 1

4 0...1 0 0

4 0...1 0 0

0 0...0 0 0

1 0...00 1

0 0...0 0 0 (N-1)-й цикл

В адреса

0...0 0 0

1...11 1

0...00 1

1...11 1

0...010

1...1 1 1

0...0 1 1

1...111

1...111

0-1 1...1 1 1 N-1 1...1 1 1 Ц1 . 1.. ° 1 1 !

Из этих кодовых последовательностей видно, что определенная смена сигналов в каждом разряде адреса обеспечивается, но воздействие с мак симальной частотой смены сигналов в каждом разряде обеспечивается лишь на отдельных участках адресов, что снижает достоверность проверки адресных входов полупроводниковых микросхем. Кроме того, полная провер ка всех адресных переходов осуществ

20 в

55 ляется за Я циклов контроля, каждый из которых содержит N тактов обращения. Следовательно, полный контроль запоминающего устройства осуществляется за и обращения.

Известны микросхемы (например, МК 4164 (США) информационной емкостью 64К слов (¹2 ) . В этом случае полный контроль всех адресных переходов галопирующнм тестом осуществится за 2х(2 ) обращений (где 2 — учитывает цикл записи и считывания) .. Изобретение обеспечивает проверку динамических характеристик каждого разряда адресных шин испытуемых полупроводниковых запоминающих устройств sa 2x20N обращений (при N=2 потребуется 2х20х2 обраще16 16 ний), что значительно быстрее, чем проверка галопирующим тестом. При этом обеспечивается полная проверка на максимальное быстродействие кажgoro разряда адресных шин.

На фиг. 1 приведена функциональная схема устройства для задания тестов; на фиг. 2 — принципиальная схема блока задания начального кода; на фиг ° 3 — принципиальная схема бло. ка управления; на фиг. 4 — времен- . ная диаграмма работы блока задания начального кода; на фиг. 5 — принципиальная схема коммутатора адреса. устройство (фиг. 1) содержит блок 1 установки адреса, счетчик 2 импульсов, дешифратор 3, второй формирователь 4 импульсов, генератор 5 тактовых импульсов, первый формиро- ватель 6 импульсов, .блок 7 задания начального кода, блок 8 сумматоров, коммутатор 9, регистр 10 числа, блок 11 элементов И, дополнительный элемент И 12, блок 13 управления, коммутатор 14 адреса, первый выход 15 блока управления, выход 16 первого формирователя импульсов, выходы 17 блока задания начального кода, второй 18 и третий 19 выходы блока управления, выходы 2О регистра числа, выходы 21 счетчика импульсов, вторые выходы 22 блока установки адреса, адресные выходы 23 устройства.

Блок 7 задания начального кода содержит переключатель 24, элемент И 25, элемент 26 задержки, элемент И-НЕ 27, сдвиговый регистр 28, установочный регистр 29.

/ 1141

Блок 13 vIIpÿвлення содержит Второй переключатель 30, первый и второй подвижные контакты которого соединены, соответственно с выходами 18 н 19 блока 13 управления и соединяют- 5 ся с шинами "Логическая 1" или "Логический 0", а также кнопку "Сброс" 3 1 и RS-триггер 32.

Коммутатор 14 адреса содержит группы вторых 33, третьих 34 и четвертых 35 элементов И-НЕ, переключатель 36 режимов и элемент НЕ 37.

Блок 1 установки адреса представляет собой тумблерный регистр, каждый разряд которого выполнен на сдвоенном тумблере с нейтральным положением.

Первый и второй контакты каядого, тумблера соединены между собой и подключены к первой группе выходов блока I установки адреса и могут быть подключены к шине "Логический 0".

Четвертый контакт каждого тумблера соединен с второй группой выходов 22 блока 1 установки адреса и может быть подключен к шине "Логический 0". 25

Блок 1 установки адреса необходим для фиксации выходов счетчика 2 импульсов в положение "0" или "1" при локализации неисправностей в проверяемом блоке, а также для сокращения разрядности счетчика в зависимости от информационной емкости объекта,испытаний. В опытном образце в блоке 1 установки адреса применяют шестнадцатиразрядный тумблерный регистр на тумблерах ПТ6- 15В, обеспечивающий

35 установку каждого выхода счетчика импульсов в одно из трех положений:II 1!э ну н н ъ н

Счетчик 2 импульсов предназначен 40 для формирования полного набора упорядоченных символов, стимулирующих входное .воздействие на адресные шины контролируемого блока, а также для получения информации о конце цикла программы контроля. В опытном образце был использован шестнадцатиразрядный счетчик импульсов.

Дешифратор 3 служит для получения сигнала запуска первого формирователя 4 импульсов при достижении максимального состояния счетчика 2 импульсов.

Формирователь 4 импульсов необходим для установки в исходное положе- 55 ние регистра 10 числа, счетчика 2 импульсов, запуска второго формирователя 6 импульсов и подготовки генера.

179 тора 5 имиульсон к р;нн>г» и <..н<.:..у. щем цикле.

Формирователи 4 и 6 импульсов выполнены на стандартных логических схемах И-НЕ.

Генератор 5 тактовых импульсов вырабатывает последовательность им— пульсов для изменения состояния счетчика 2 импульсов и регистра 10 числа. В опытном образце был применен генератор на микросхемах И-НЕ с периодом следования импульсов 0,5, 1,2,4,10000 мкс.

Формирователь 6 импульсов управляет работой блока 7 задания начального кода и блока 11 элементов И.

Блок 7 задания начального кода формирует исходный код тестовой програм. мы в виде двадцатиразрядного двоичного числа, меняющего свое значение после прохождения полного цикла конт роля испытуемого блока.

Блок 8 сумматоров с кольцевым переносом вырабатывает тесты типа

"псевдослучайный код". В опытном образце был применен двадцатиразрядный сумматор на микросхемах 133ИИЗ.

Коммутатор 9 числа предназначен для трансляции кода числа с блока 8 сумматоров или i-га выхода на i+1 вход регистра 10 числа. Коммутатор переключается с блока управления в зависимости от режима, выбранного оператором. Коммутатор выполнен на логических схемах 2И-ИЛИ-НЕ.

Регистр 10 числа служит для запОминания двоичного кода, поступающего с коммутатора 9 числа. B опытном образце использовался двадцатиразряд. ный регистр числа íà D-триггерах со счетным входом (микросхемы 133ТМ2) .

Блок 11 элементов И является буферньи каскадом в цепи импульсной установки в регистр 10 числа исходноч о.кода, поступающего с блока 7 начального кода.

Схема И 12 запрещает прохождение счетных импульсов на регистр 10 числа. Сигнал запрета подается с блока 13 управления в режиме формирования теста постоянный код".

Блок 13 управления служит для установки в исходное состояние регистра 10 числа, счетчика 2 импульсов, генератора 5 импульсов, блока 7 задания начального кода, а также для управления работай коммутатора 9 числа и схемы И 13. Изменение режи11 41379

20 мов работы осуществляет оператор с помощью кнопки и переключателя, выведенных на панель управления.

Коммутатор 14 адреса, в зависимости от положения переключателя 36, пропускает двоичный код с выходов 2 1 счетчика 2 импульсов или с выходов 20 регистра 10 числа на адресные выходы 23 устройства.

Устройство работает следующим 10 образом.

Начальное состояние блоков устройства определяется положением установочных тумблеров в блоке 1 установки адреса, переключателя 24 и уста- 15 новочного регистра 29 в блоке 7 задания начального кода, переключателя 30 и кнопки 3 1 в блоке 13 управления, переключателя 36 в коммутаторе 14 адреса.

Положение тумблеров в блоке 1 установки адреса определяет количество разрядов, работающих в счетном режиме в счетчике 2 импульсов, в зависимости от информационной емкости 25 испытуемых многоадресных блоков памя. ти. Например, при проверке блока информационной емкостью 8К слов (8192 слова = 2 ) первые тринадцать тумблеров должны быть установлены в нейтральное положение, а остальные тумблеры — в нулевое. При этом первые тринадцать разрядов 2 счетчика импульсов будут работать в счетном режиме, а t4-16 разряды установлены в состояние "1", так как на 14-16

S-входы счетчика 2 импульсов поступят нулевые потенциалы.

Положение переключателя 24 в блоке 7 задания начального кода опреде- 40 ляет режим работы этого блока. При включении переключателя 24 блок 7 задания начального кода работает в режиме сдвига исходного кода, набранного оператором на установочном 45 (тумблерном) регистре 29, после полного перебора состояний счетчика 2 импульсов. При отключении переключателя 24 блок 7 задания начального кода будет иметь всегда на выходах 17 50 информацию, равную набранной на регистре 29, так как сдвиг информации будет запрещен на элементе И 25. Сле довательно, исходное состояние блока 7 определяется выбранным, с по- 55 мощью переключателя 24 режимом работы блока 7 задания начальнсго кода и ис ходным кодом, набранным на регистре 29.

Положение переключателя 30 в блоке 13 управления определяет режим работы устройства при формировании тестов типа постоянный код сдвиговый код, "псевдослучайный код", В положении "Пост" переключа-теля 30 на выходах 20 регистра 10 числа код будет иметь значение кода на выходах 17 блока 7 задания начального кода. В положении "Сдвиг" переключателя 30 информация на выходах 20 регистра 10 числа будет сдвигаться на один разряд относительно кода на выходе 17 блока 7 задания начального кода при каждом такте работы устройства (т.е. при изменении состояния счетчика 2 импульсов на "+1").

В положении "Перем" переключателя 30 информация на выходах 20 регистра числа 10 будет изменяться по псевдослучайному закону в зависимости от кода на выходах 17 блока 7 задания начального кода.

Начальное положение переключате,ля 30 может быть произвольным к зависит от выбранного оператором режима формирования тестов.

Кнопка 31 в блоке 13 управления в исходном состоянии обеспечивает по. дачу на S- âõîä триггера 32 потенциала "0", а на R-вход, — "1". При этом на выходе t5 триггера 32 будет "1";

При нажатии на кнопку 31 на выходе 15 будет "0", обеспечивая формирование сигнала начальной установки для блока задания начального кода 7 через формирователь 4 импульса, представляющий собой элемент И, сигнал начальной установки отрицательной полярности поступает на R-вход регистра 10 числа, устанавливая его в начальное состояние (состояние "0").

Положение переключателя 36 в коммутаторе 14 адреса обеспечивает прохождение двоичных кодов со счетчика 2 импульсов или с выхода регистра 10 числа. При этом, если ключ 36 установлен в положение "Псевд", то разрешается прохождение чисел с выхода регистра 10 числа через коммутатор 14 адреса на выходы 23 устройства, а при отключении ключа 36 коммутатор 14 адреса пропускает коды адреса с выходов счетчика 2 импульсов.

Режим работы коммутатора 14 адреса выбирается произвольно операто11413 ром, следовательно, и начальное положение ключа 36 может быть любое.

Работа блока 7 задания начального кода заключается в формировании исходного кода тестовой программы. Пер вый исходный код набирается оператором на регистре 29. После нажатия кнопки 31 на пульте блока 13 управления,код,набранный на регистре 29, переписывается в сдвиговый регистр 28. ip

После перебора всех значений счетчика 2 импульсов .сигнал переполнения с выхода дешифратора 3 через формирователи 4 и 6 импульсов и через элемент И. 25 поступает на вход С1 сдвигающего регистра 28 и сдвигает первоначально записанный код на один разряд. Новый код является начальным (исходным) кодом следующей тесто вой программы. Для примера рассмот- 2б рим работу блока задания начального кода, если на регистре 29 набран код 00. ° ° 01. Нажатием кнопки 31 в блоке 13 управления с выхода триггера 32 на вход 15 блока задания 25 начального кода и на второй вход. первого формирователя 4 импульсов (фиг. t) поступает сигнал сброса отрицательной полярности, который

:задерживается на элементе 26 задерж,ки и подается на вход С2 сдвигающего регистра 28, на входе V2 которого формируется сигнал с элемента И-НЕ 27 положительной полярности, длительностью равной общей длительности сиг.

35 налов на первом и втором входах элемента И-НЕ 27. По отрицательному фронту сигнала на входе С2 произойдет запись кода, набранного на тумблерах Регистра 29, в сдвигающий ре- 4О гистр 28, т.е. будет записан код

00...01.

Положительный потенциал на вхо" де 72 разрешает запись информации по 0-входам регистра числа и запре45 щает сдвиг, нулевой потенциал запрещает запись по Р-входам и разрешает сдвиг. На выходе (1 будет "1" на выходах ()2.;.(120 — "0".

С выхода формирователя 6 импуль- . 50 сов на вход 10 поступают импульсы, :аЫработанные по заднему фронту сигна. ла сброса поступающего с выхода 15 блока 13 управления или сигнала переполнения счетчика 2 импульсов. Через 55 элемент И 25 подаются синхроимпульсы сдвига на вход С41 регистра 28. Первый импульс не сдвигает информацию, 79 l2 так как на входе V2 еще держится положительный сигнал. После полного цикла контроля, т.е. достижения максимального значения счетчика 2 импульсов на вход Cl поступит второй импульс, код числа будет сдвинут во второй разряд сдвигающего регистра 28.

Полный цикл контроля испытуемого блока будет повторен при новом начальном коде.

Поскольку сдвигающий регистр содержит 20 разрядов, то после прохождения двадцати циклов контроля работа блока задания начального кода повторится, т.е. снова " 1" будет записана в первом разряде сдвигающего регистра, но сигнала сброса на входе 15 не будет, если оператор не нажмет кнопку 3 1 сброса на пульте блока 13 управления. При необходимости можно отключить сдвиг информации тумблером 24. В этом случае на входе С1 сдвигающего регистра 28 будет "0".

При этом на выходах Q1. ° .Q20 сдвигающего регистра 28 после нажатия кнопки 3 1 в блоке 13 управления будет постоянный код числа, равный . значению кода, набранного оператором на регистре 29. В экспериментальном устройстве был применен двадцатиразрядный сдвигающий регистр на микросхемах 133ИР1.

В блоке 13 управления в положеII !! нии Сдвиг с первого подвижного контакта переключателя 30 на управляющий вход коммутатора 9 поступает с выхода 19 блока 13 управления сиг!! !1 нал 0, разрешая прохождение кода числа с i-ro выхода регистра 10 числа на вход i+1-ro регистра 10 числа, обеспечивая формирование теста типа Сдвиговый", с второго подвижного контакта переключателя 30 поступает с выхода 18 блока 13 управления раз. решающий сигнал "Лог. 1" на второй вход элемента И 12.

В положении "Пост" с выхода 18 блока 13 .управления на второй вход элемента И 12 подается сигнал "0", запрещая прохождение тактовых импульсов с генератор 5 импульсов на

С-вход регистра 10 числа. При этом код, записанный по S-входам регистра 10 числа, остается неизменным во время всего цикла контроля испытуемого блока.

Кнопка 3 1 формирует сигнал сбро- са, триггер 32 лпквилирус т . д!!Мкт l4

Исходное число с блока 7 задания ачального кода поступает на первые

-входы блока 8 сумматоров, на втоые В-входы которого приходит двоичйй код с выхода регистра числа.

В блоке 8 сумматоров происходит ложение исходного числа с кодом, анее записанным в регистре 10 числа блока 7 задания начального кода. апример, из блока 7 задания началього кода поступило число 00011001, абранное оператором на тумблерном егистре 29 в блоке 7 задания началього кода (для примера взято восьмиаэрядное слов), которое является ервым проверочным стимулом. Вторым роверочным стимулом будет результат т сложения

00011001

00011001

001 10010

С выхода блока 8 сумматоров двоич. ный код транслируется через коммутатор на D-входы регистра 10 числа и при поступлении первого тактового импульса с элемента И 12 записывается в него. Так заканчивается формирование второго информационного стимула, который с выходов 20 регистра 10 числа посылается в испытуемый блок и на вторые В-входы блока 8 сум маторов, где происходит сложение результирующего кода с исходным кодом, 35 т.е.

00011001

01001011

При поступлении на счетный вход регистра 10 числа тактового импульса результат суммирования записывает ся через коммутатор 9 в регистр 10

45 числа, образуя третий испытательный стчмул тестов . Аналогично сбудет полу. чен четвертый тест

01001011

so 00011001

Чтобы проанализировать полученные тесты выпишем их в порядке следования

55 0001 1001

00! 10010

01001011

01! 00 00

l3 1141379

"дребезга" контактов при нажатии и отпускании оператором кнопки 31. н

С выхода триггера 32 иэ блока 13 А .управления сигнал сброса поступает р на второй вход первого формировате- 1 н ля 4 импульсов и на первый вход 15 блока 7 задания начального кода. с

Предлагаемое устройство обеспе- р чивает формирование тестов типа с

"псевдослучайный код", "сдвиговый 10 Н код", "постоянный код", "упорядочен- н ный адресный код" и вновь введенный н дополнительный тест - "псевдослучай- р иый адресный код". Указанные тесты н позволяют проводить испытания, конт- 15 р роль и диагностику блоков радиоэлект- п ронной аппаратуры, в том числе блоки п с многоадресной полупроводниковой о памятью.

Формирование теста типа "псевдо- 20 случайный код".

В блоке 13 управления переключатель 30 оператор устанавливает в положение Перем". В этом случае с блока 13 управления поступает сигнал на управляющий вход коммутатора 9, разрешающий прохождение числа с выхода блока 8 сумматоров на D-входы регистра 10 числа, одновременно с блока 13 управления поступают сигналы разрешения на первый вход элемента И 12. Для приведения устройства в исходное состояние в блоке 13 управления нажатием кнопки 31 формируется сигнал сброса отрицательной полярности, который проходит через второй формирователь 4 импульсов н устанавливает в начальное состояние счетчик 2 импульсов, регистр 10 числа, генератор 5 импульсов, кроме 40 того, сигнал сброса отрицательной полярности с выхода 15 блока 13 управления поступает для установки в исходное состояние блока 7 задания начального кода, в котором оператор предварительно набирает исходный код с помощью регистра 29. Исходный код с выхода 17 блока 7 установки на. чального кода через блок 11 элементов И записывается в регистр 10 числа, формируя двоичный код, который является первым испытательным информационным стимулом псевдослучайного теста, затем тактовые импульсы с генератора 5 импульсов поступают на счетный вход счетчика 2 импульсов и через элемент И 12 — на счетный вход регистра 10 числа.

1141379

Представленные тесты не имеют упорядоченной структуры, но строго детерминированы во времени„ т.е. могут быть повторены в той же последовательности, что необходимо при конт- 5 роле блоков запоминающих устройств, когда в первом цикле проверки осуществляется запись информации, а в следующем будет. считывание. Такие тесты носят название "псевдослучайные". Всего в предлагаемом устройстве может быть сформировано за один

2 И полный цикл контроля M=2 тестов, где М вЂ” информационная емкость испытуемого блока, п=1,2,3...16= разрядность счетчика 2 импульсов.

Одновременно с формированием испы. тательных тестов на контролируемый блок с выходов 23 коммутатора 14 адреса посылаются коды адреса (адресные стимулы), по которым записываются проверочные тесты в испытуемый блок. При этом, если переключатель 36 в коммутаторе 14 адреса отключен, то нулевой потенциал с переключателя 36 поступает на первые входы вторых элементов И-НЕ 33, на всех выходах которого при этом будут единичные потенциалы, поступающие на вто- ЗО рые входы четвертых элементов И-НЕ 35.

Следовательно, через элементыИ-НЕ 35 в. этом случае будут проходить на выход 23 устрочства упорядоченные коды адреса с выходов 21 счетчика 2 импульсов ° Упорядоченные коды адреса вырабатываются следующим образом.

На блоке 1 установки адреса опера тор задает необходимую разрядность счетчика 2 импульсов. С блока 13 40 управленйя через первый формирова тель 4 импульсов поступает сигнал на обнуляющий вход счетчика 2 импульсов, устанавливая его в нулевое состояние.

Код первого адресного стимула на выходах 21 счетчика 2 импульсов имеет вид 00 ... 00. Этот код прохо, дит, через коммутатор 14 адреса на выходы 23 и направляется на адрес. ные шины испытуемого блока. По этому адресу в проверяемый блок записывается первый испытательный код, поступающий на информационные входы проверяемого блока с выходов 20 регистра 10 числа. С приходом перво- 5 го тактового импульса на счетный вход счетчик 2 импульсов меняет свое, состояние по принципу "+1", формируя код адресного стимула, посылаемого через коммутатор 14 на адресные выходы 23 устройства. По этому адресу в испытуемый блок поступает второй информационный стимул с выходов 20 регистра 10 числа. При достижении максимального состояния счетчика 2 импульсов сигнал. с выхода дешифратора 3 запускает первый формирователь 4 импульсов, с выхода которого сигнал устанавливает регистр 10 числа и счетчик 2 импульсов в нулевое состояние и подготавливает генератор 5 импульсов к работе в следующем такте. По заднему фронту сигнала первого формирователя 4 импульсов запускается формирователь 6 импульсов, который управляет работой блока 7 задания начального кода и блоком элементов И 11. Таким образом, с выходов 23 счетчика 2 импульсов в испытуемый блок посылаются тесты в виде двоичного кода

0000 .... 0000

0000 .... 0001

000 ..... 0010

000.......0011

000...... 0100

111 ..... 1111

Эти тесты имеют упорядоченную структуру и определяют порядок выбора адреса, по которому посыпается проверочный тест с выходов 20 регист. ра 10 числа °

Вновь введенный коммутатор 14 адреса позволяет осуществлять. выбор адресов проверяемого блока памяти не только по упорядоченному закону, но и по псевдослучайному. Для этого необходимо ключ 36 коммутатора 14 адреса установить в положение

"Псевд". При этом с выхода элемента НЕ 37 на первые входы третьих элементов И-НЕ 34 (в коммутаторе 14 адреса) поступит нулевой потенциал.

Следовательно, на первых входах элементов И-HE 35 будут единичные потенциалы, разрешающие прохождение

17 11413 псевдослучайных кодов с выходов 20 регистра 10 числа через открытые . элементы И-HE 33 и 35 на адресные выходы 23 устройства. Это позволяет проверять устойчивость записи, хранения и считывания информации в контролируемых блоках с памятью при произвольном порядке выбора адресов, что обеспечивает максимальное приближение к реальным условиям работы 1О блоков памяти в цифровых вычислительных системах.

Режим формирования теста типа

"сдвиговый код" и разновидностей

"шахматного кода". 15

В блоке 13 управления оператор устанавливает переключатель 30 в положение "Сдвиг". В этом режиме с блока 13 управления поступает сигнал на управляющий вход коммутатора 9. 20

При этом входы регистра 10 числа отключаются от выходов сумматора 8, но через коммутатор 9 соединяются со своими выходами, причем выход i-ro разряда регистра 10числа соединяется 25 с П-входами i+1-го разряда, выход последнего разряда регистра 10 числа соединяется с D-входом первого разряда, образуя кольцевой сдвиговый регистр. 30

Исходный код числа с блока 7 задания начального кода по импульсу второго формирователя 6 через блок 11 элементов И записывается по S-входам в регистр 10 числа. Записанный код является первым информационным стимулом, который посылается с выходов 20 регистра 10 числа в испытуемый блок, в ячейку, соответствующую поступившему адресному стимулу с вы- 40 хода 23 счетчика 2 импульсов..

С приходом первого тактового импульса на счетный вход регистра 10 числа .код, записанный в него, сдвигается на один mar, образуя следующий информационный стимул.

При установке в блоке 7 чередующегося кода 101010 ... 10 на выходе регистра 10 числа будут формироваться коды типа "шахматный тест", кото- 50 рый может иметь разновидность вида 1100 1100 ... 1100 и другие.

Режим формирования теста типа

"постоянный код".

Переключатель 30 в блоке 13 управ 55 ления должен быть установлен в положение "Пост". В этом режиме с блока 13 управления поступает сигнал на элемент И 12, запрещающий прохождение тактовых импульсов на счетный вход регистра 10 числа. Поэтому

s регистре 10 числа будет постоянная информация, записанная по S-входам с блока 7 установки начального кода через блок 11 элементов И. Для изменения кода в регистре 10 числа необходимо с помощью регистра 29 в блоке 7 установки начального кода установить новый код, далее при нажатии кнопки 31 в блоке 13 управления формируется сигнал сброса, который поступает через первый формирователь 4 импульсов на обнуляющий вход регистра 10 числа и счетчика 2, а также подготавливает генератор 5 к работе. По входу 15 сигнал сброса записывает исходный код в блоке 7 задания начального кода, с выхода которого новый код поступает на входы блока элементов И 11 и с приходом сигнала с выхода формирователя 6 импульсов на управляющий вход блока элементов И 11, код переписывается по 8-входам в регистре числа 10 и направляется в испытуемый блок. Далее, в процессе контролирования испытуемого блока, код с выхода регистра 10 числа не меняется.

Режим проверки на максимальное быстродействие (максимальную частоту переключения) каждого разряда адресных шин испытуемого блока проводится при использовании псевдослучайного теста. Для этого переключатель 36 в коммутаторе 14 адреса необходимо установить в положение

"Псевд", в блоке 13 управления переключатель 30 — в положение "Перем"; включить ключ 24 и установить код

00 ... 01 на установочном регист-ре 29 в блоке 7 задания начального кода.

При нажатии кнопки "Пуск" в блоке 13 управления сигнал сброса поступает с выхода 15 блока 13 управления через первый формирователь 4 импульсов и обнуляет счетчик 2 импульсов, генератор 5 тактовых импульсов, регистр 10 числа, блок 7 задания начального кода. При этом двоичный код переписывается в сдвигающий регистр 28 блока 7 задания начального кода и через блок элементов И 11 переписывается в регистр 10 числа. Код 00 ... 01 является первым проверочным стимулом, 1141379

3) О

О, + О

О О ° . ° 0011

17, 16 ... 4321

О О ... 0001

0 0 ... 0011

4) О

О

+ О

О ° °

О О ... 0001

О О ... 0010 2

О 0 ... 0011 3

О О ... 0100 4

О ° ° °

О

О О ... 0101 .5

О 1 ... 1111 И-1 N-1

О который с выходов,20 регистра 10 числа поступает на информационные входы испытуемого блока и первую группу входов коммутатора 14 адреса, через который код поступает на 5. адресные выходы 23 устройства. Следовательно, в этом режиме код адре1 са и код записываемой информации будут совпадать.

С приходом первого тактового им- 10 пульса с выхода генератора 5 через элемент И 12 на счетный С-вход регистра 10 числа при взаимодействии блока 8 сумматоров„ коммутатора 9 числа и регистра 10 числа произой- 15 дет формирование второго проверочно го стимула, который будет иметь вид

20 ... 17, 16 ... 4321

О ... О О..., 0001

1)+ 0 ... О О ... 0001 20

2) О ... 0 О ... 0010

Этот код поступит на информацион ные 20 и адресные 23 выходы устройства, аналогично сформируются и другие проверочные стимулы (коды) 25

20 ... 17, 16 ... 4321

О ... О О ... 0001

+0... О О ...0010

0 О ...0100

17 16 ... 4321

О О ... 0001

О О ... 0100

5) О ... О О ... 0101

N) О ... О 1 ... 1111

В таблице приведены коды в порядке их следования.

Р такта Разряды Адреса

20 ... 17 16 ... 432-1 45

Из анализа полученных в первом цикле (под циклом понимается время полного перебора всех состояний счет ных разрядов счетчика 2 импульсов) кодов видно, что они имеют упорядоченную структуру, которая обеспечит соответствующую выборку адресов. При этом на первый разряд адресных шин поступают символы с максимальной частотой переключения, на втором и последующих разрядах частота переключения вдвое реже предыдущего разряда.

Следовательно, в первом цикле работы, в наиболее тяжелых условиях, проверяется первый разряд адресных шин.

Рассмотренные коды совпадают с упорядоченными кодами адреса, формирующимися в счетчике импульсов известного устройства, далее формируется дополнительная тестовая программа выборки адресов в соответствии с целью изобретения.

С окончанием перебора всех состояний счетчика 2 импульсов (конец первого цикла контроля) на выходе дешифратора 3 формируется сигнал конца цикла, который пройдет через формирователь 4 импульсов и обнулит счетчик 2 импульсов, генератор 5 тактовых импульсов, регистр 10 числа, а также через формирователь б импульсов переключит в следующее состояние блок 7 задания начального кода (т.е. в сдвигающем регистре 28 произойдет сдвиг информации вправо на один разряд). При этом на выходах 17 блока 7 задания начального кода будет код

20 ... 17 16 ... 4321

О ... О О . ° ° 0010, который является первым информационным проверочным и адресным стимулом, направляющимся в испытуемый блок с числовых выходов 20 и адресных выходов 23 устройства.

По аналогйи с первым циклом работы блок 8 сумматоров при взаимодействии с коммутатором 9 числа .и регистром 10 числа сформирует последовательность кодов, которая будет иметь вид

Ф такта 20... 17 16...4321 9 адре" са

1 0... О О...0010 2

О- ° ° О О. ° .010(4

О. ° . О О...0110 6

1 14 137 .) О... О 0...1000 8

О... О 0...1010 10

20

Таким образом, в каждом новом цикле контроля будут смещаться сигналы с максимальной частотой переключения в очередной разряд адреса.

Через К циклов контроля в первый разряд адреса будут снова поступать сигналы с максимальной частотой переключения (где К вЂ” разрядность блока 7 задания начального кода) .

В опытном образце К = 20. Таким обра-45 зом, в отличие от известного устройства, за двадцать полных циклов контроля каждый разряд адреса будет проверен на максимальную частоту смены входных сигналов, что позволит достоверно дать заключение о соответствии динамических параметров техническим характеристикам радиоэлектронных блоков с памятью.

Введение коммутатора 14 адреса позволило кроме основной задачи по формированию дополнительной програмы т1л1г г ркlt:дирееoR ре питт и залягу

N-! О... 1 1...1110 N-2

Из этой тестовой последовательности видно, что на первый разряд адресных шин поступает постоянный нулевой потенциал, на второй разряд поступает последовательность кодов с максимальной частотой переключе15 ния, на третий и последующие разряды подаются сигналы переключения вдвое реже предыдущего разряда, т.е. во . втором цикле контроля произошел сдвиг всей кодовой комбинации на один разряд в сторону старших разрядов. Аналогично в третьем цикле контроля произойдет сдвиг начальной информации в блоке 7 задания начально25 го кода. Это обусловит соответственный сдвиг всей кодовой комбинации на один разряд. Следовательно, в третьем цикле на третий разряд адресных шин будет поступать кодовая последовательность с максимальной частотой переключения, а на каждый последующий разряд поступят сигналы переключения вдвое реже, чем на предыдущей 4 фиксации выходов счетчика 2 пмпуиь сов в положения 1 пли О." при диагностике неисправностей, когда адреса в проверяемом блоке выбираются по упорядоченному закону. В этом случае часто возникает необходимость установить тот или иной разряд счетчика в положение "1" или "О", но все другие разряды счетчика 2 импульсов должны работать в счетном режиме. Для формирования упорядоченных кодов адреса необходимо отключить переключатель 36 в коммутаторе 14 адреса. При этом разрешается прохождение сигналов с выхода 21 счетчика 2 импульсов на адресные

S выходы 23 устройства. Если при этом оператор, проводя диагностику обнаруженной в проверяемом блоке неисправности, установит какой-либо тумблер в блоке 1 установки адреса в положение "1" или "О", то на выходе 23 соответствующего разряда коммутатора 14 адреса также будет потенциал "1™ или "О".

Рассмотрим это подробнее на приме ре первого разряда. Если первый тумб лер в блоке 1 установки адреса установлен в положение "О", то установочный Я-вход счетчика 2 импульсов будет подключен с помощью тумблера к шине "Логический О", что вызовет установку в "1" выхода 2 счетчика 2 импульсов, это обеспечит прохождение счетного импульса по цепи переноса

,в следующие разряды. Следовательно, все другие старшие разряды (в нашем случае 2 ... 16) будут работать в счетном режиме. С соответствующего первого 22 выхода блока 1 установки адреса нулевой потенциал поступит на второй вход первого элемента И-..НЕ группы элементов И-НЕ 34 в коммутаторе 14 адреса. В результате на выходе этого элемента И-НЕ будет "1", на обоих входах первого элемента И-НЕ группы элементов И-HE 35 будут единичные потенциалы, а на выходе — 10"

При установке этого же (первого) тумблера в блоке 1 установки адреса в положение "1" на выходе 2 счетчика 2 импульсов, как в c31 1÷;Iå установ. ки в "О", будет "1", но на соответст вующем выходе 22 I!oтерп .;1! R отличие о1 устанс>гки II О", ." . ;.ин пчнЫП . С. 11=.- ч1 П 1 Гс I > ° I.1 . . .:1 1 - . : 11

23 1141379

24 дах первого элемента И-НЕ группы элементов И-НЕ 34 будут единичные потенциалы, а на выходе — нулевой.

В этом случае на выходе 23 первого разряда будет "1", а другие разряды будут переключаться соответственно переключению разрядов счетчика 2 импульсов.

Таким образом, введенный коммутатор 14 адреса выполняет две функции — основную, для обеспечения дополнительной программы выборки адре5 сов и вспомогательную — для фиксации разрядов адресных выходов в положении "О" или "1" при диагностике неисправностей проверяемого блока.

3141379

1 141379

I1Ô

Составитель Н.Горбунова

Редактор В.Иванова Техред:С.Легеза Корректор Л.Пилипенко

Заказ 494/35 Тираж 863 . Подписное

ВНИИПИ Государственного комитета СССР по делам йзобретений и открытий

113035, Москва, Ж-35, Раушскаа наб., д. 4/5

Филиал ППП "Патент", г.ужгород, ул.,Проектная, 4