Устройство для возведения в квадрат и извлечения квадратного корня

 

УСТРОЙСТВО ДЛЯ ВОЗВЕДЕНИЯ В КВАДРАТ И ИЗВЛЕЧЕНИЯ КВАДРАТНОГО КОРНЯ, содержащее регистр основания, блок , возведения десятичной цифры в квадрат, двухразрядный умножитель, десятичный счетчик, преобразователь десятичного числа-в двоичньй код, первую и вторую схемы сравнения, генератор импульсов, триггер реверса, первый элемент И, блок управления, причем блок управления содержит генератор тактов, счетчик, первьш, второй и третий дешифраторы, второй, третий и четвертьм элементы И, счетчик циклов, счетчик тактов, первый и второй триггеры, элемент ИЛИ, группу элементов ИЛИ, триггер операций , выход генератора тактов соединен со счетным входом счетчика, разрядные выходы которого соединены с информационными входами первого дешифратора , выходы с первого по пятьй которого соединены с первыми входами элементов ИЛИ группы, вторые входы которых соединены с первого по пятьй выходами второго дешифратора, информационные входы которого соединены с разрядными выходами счетчика циклов, счетный вход которого соединен с выходом второго элемента И, первьш вход которого соединен с выходом генератора тактов и первым входом третьего элемента И, выход которого соединен со счетным входом счетчика тактов, разрядные выходы которого соединены с информационными входами третьего дешифратора, первьй выход которого соединен с первым входом четвертого элемента И, выход которого соедилен с входом сброса счетчика циклов и первым входом элемента ИЛИ, выход которого соединен с первым входом первого триггера , первьй выход которого соединен с вторым входом второго.элемента И, (Л второй вход первого триггера соединен с шестым выходом второго дешифратора , вторым входом элемента ИЛИ и первым входом второго триггера, выход которого соединен с вторым вхо дом четвертого элемента И, первьй выход триггера операций соединен с входа «1 стробирования первого и вто4; рого дешифраторов, второй выход триг гера операций соединен с входом стробирования третьего дешифратора, втоо аь рой выход первого триггера соединен с вторым входом третьего элемента И, выходы элементов ИЛИ группы соединены соответственно с первыми управляющими входами блока возведения десятичной цифры в квадрат, регистра основания , двухразрядного умножителя, преобразователя десятичного числа в двоичньй код десятичного счетчика, входы выбора операции устройства соединены с первым и вторым входами триггера операций, информационный

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

406 А

4(5() G 06 F 7/552

ОПИСАНИЕ ИЗОБРЕТ

М ДВТОРСМОМУ СВИДЕТЕЛЬСТВЪ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬТИЙ (21) 3464558/24-24 (22) 05.07.82 (46) 23.02.85. Бюл. № 7 (72) А.H.Ôoéäà, О.Т.Чигирин и Ю.Т.Чигирин (53) 681.325(088.8) (56) 1. Авторское свидетельство СССР

¹ 391560, кл. С 06 F 7/552, 1973.

2. Авторское свйдетельство СССР № 1084784, кл. G 06 Р 7/552, 1982 (прототип). (54)(57) УСТРОЙСТВО ДЛЯ ВОЗВЕДЕНИЯ В

КВАДРАТ И ИЗВЛЕЧЕНИЯ КВАДРАТНОГО

КОРНЯ, содержащее регистр основания, блок возведения десятичной цифры в квадрат, двухразрядный умножитель, десятичный счетчик, преобразователь десятичного числа.в двоичный код, перву о и вторую схемы сравнения, генератор импульсов, триггер реверса, первый элемент И, блок управления, причем блок управления содержит генератор тактов, счетчик, первый, второй и третий дешифраторы, второй, третий и четвертый элементы И, счетчик циклов, счетчик тактов, первый и второй триггеры, элемент ИЛИ, группу элементов ИЛИ, триггер операций, выход генератора тактов соединен со счетным входом счетчика, разрядные выходы которого соединены с информационными входами первого дешифратора, выходы с первого по пятый которого соединены с первыми входами элементов ИЛИ группы, вторые входы которых соединены с первого по пятый выходами второго дешифратора, информационные входы которого соединены с разрядными выходами счетчика циклов, счетный вход которого соединен с выходом второго элемента И, первый вход которого соединен с выходом генератора тактов и первым входом третьего элемента И, выход которого соединен со счетным входом счетчика тактов, разрядные выходы которого соединены с информационными входами третьего дешифратора, первый выход которого соединен с первым входом четвертого элемента И, выход которого соединен с входом сброса счетчика циклов и первым входом элемента ИЛИ, выход которого соединен с первым входом первого триггера, первый выход которого соединен с вторым входом второго. элемента И, второй вход первого триггера соединен с шестым выходом второго дешифратора, вторым входом элемента ИЛИ и первым входом второго триггера, выход которого соединен с вторым вхо дом четвертого элемента И, первый выход триггера операций соединен с входами стробирования первого и второго дешифраторов, второй выход триг гера операций соединен с входом стро бирования третьего дешифратора, второй выход первого триггера соединен с вторым входом третьего элемента И, выходы элементов ИЛИ группы соединены соответственно с первыми управляющими входами блока возведения десятичной цифры в квадрат, регистра основания, двухразрядного умножителя, преобразователя десятичного числа в двоичный код десятичного счетчика, входы выбора операции устройства соединены с первым и вторым входами триггера операций, информационный

1141406 вход устройства соединен с входом ! установки числа регистра основания, разрядные выходы которого соединены с первыми разрядными входами блока возведения десятичной цифры в квадрат и двухразрядного умножителя, выход которого соединен.с входом преобразователя десятичного числа в двоичный код, выход которого соединен со счетным входом десятичного счетчика, разрядные входы которого соединены с выходом блока возведения десятичной цифры в квадрат, разрядные выходы регистра основания соединены соответственно с первой группой управляющих входов первой и второй схем сравнения, вторые группы управляющих входов которых соединены соответственно с выходом десятичного счетчика, информационный вход первой схемы сравнения соединен с вторым выходом третьего дешифратора, информационный вход второй схемы сравнения соединен с седьмым выходом второго дешифратора, выход первой схемы сравнения соединен с первым входом первого элемента И, второй вход которого сое. динен с шестым выходом второго дешифратора, третий вход первого элемента И соединен с выходом генератора импульсов и тактовым входом преобразователя десятичного числа в двоичный код, третий, четвертый, пятый, шестой и седьмой выходы третьего дешифратора соединены соответственно с вторыми управляющими входами блока возведения десятичной цифры в квадрат, регистра основания, двухразрядного умножителя, преобразователя десятичного числа в двоичный код и десятичного счетчика, о т л и ч а ю— щ е е с я тем, что, с целью повы1

Изобретение. относится к вычислительной технике и может быть применено в цифровых приборах для обработки результатов измерения (вычисление промежуточных операций) .

Известно устройство для возведения в квадрат, состоящее из регистра основания, матрицы разрядов, шения быстродействия, в него введены вычитающий счетчик, сдвиговый регистр, элемент задержки, одновибратор, второй, третий и четвертый элементы ИЛИ и третий триггер, выход которого соединен с четвертым входом первого элемента И, выход которого соединен с первым входом второго элемента ИЛИ, выход которого соединен с входом сдвига регистра сдвига, разрядные выходы которого соединены соответственно с разрядными входами вычитающего счетчика, разрядные выходы которого соединены соответственно с вторыми разрядными входами блока возведения десятичной цифры в квадрат и двухразрядного умножителя, счетный вход вычитакицего счетчика соединен с выходом триггера реверса, первый вход которого соединен с выходом третьего элемента ИЛИ, первый вход которого соединен с выходом первой схемы сравнения и первым входом четвертого элемента ИЛИ, выход которого соединен с первым входом третьего триггера, вто. рой вход которого соединен с вторым входом триггера реверса, входом запуска одновибратора и выходом второй схемы сравнения, выход одновибратора соединен с вторым входом второго элемента ИЛИ и через элемент задержки подключен к информационному входу регистра сдвига, входы сброса вычитающего счетчика, регистра сдвиг a, установочный вход одновибратора, вторые входы третьего и четвертого элементов ИЛИ соединены с восьмым выходом второго дешифратора, девятый выход которого соединен с вторым информационным входом первой схемы сравнения.

2 матрицы пр оиз ведения двух разрядов, накопителя, преобразователя числа в код, генератора импульсов и схемы управления .

Возведение числа в квадрат производится за несколько тактов, которые формируются схемой управления. В первый такт при поступлении числа в

406 4

3 1141 регистр основания матрица разрядов выдает команду, соответствующую данному числу, которая запоминается в накопителе. Во второй такт матрица произведений двух разрядов вццает константу, соответствующую удвоенному произведению первого Разряда на второй, где первый разряд является младшим разрядом числа. Удвоенное произведение преобразуется преобра- 10 зователем числа в код в число-импульсный код, который поступает в определенные разряды накопителя. В третий такт производится умножение первого

Разряда на третий и суммирование число-импульсного кода, соответствую щего их:-двоенному произведению, с цифрами определенньм разрядов накопителя. Количество подобных операций сложения определяется количеством Зъ разрядов числа, которые необходимо возвести в квадрат (1).

Недостатком данного квадратора является невозможность извлечь из дан-. ного числа квадратный корень. 2S

Наиболее близким техническим реше-, нием к изобретению является устройство для возведения в квадрат и извлечения квадратного корня, содержащее регистр основания, матрицу возве-З0 дения десятичной цифры в квадрат, матрицу произведения двух разрядов, десятичный счетчик, преобразователь десятичного числа в двоичный код, две схемы сРавнения, генеРатоР импульсов, реверсивный счетчик, элемент И, триггер реверсов, блок управ. ления, разрядные выходы реверсивного счетчика соединены с разрядными входами матриц возведения, десятичной цифры в квадрат и произведения двух разрядов, выходы которых соединены соответственно с входами десятичного счетчика и преобразователя десятичного числа в двоичный код, выход кото- 5. рого соединен со счетным входом десятичного счетчика, выход которого соединен с первыми группами управляющих входов первой и второй схем сравнения, вторые группы управляющих sxo«50 дов которьм соединены с разрядными . выходами регистра основания.

Извлечение квадратного корня в известном устройстве производится методом последовательных проб за не- $5 сколько циклов, начиная с единицы123.

Недостатком известного устройства является большое время, необходимое для достижения результата при боль ших значениях подкоренного числа °

Целью изобретения является повышение быстродействия устройства.

Поставленная цель достигается тем, что в устройство для возведения в квадрат и извлечения квадратного корня, содержащее регистр основания, блок возведения десятичной цифры в квадрат, двухразрядный умножитель, десятичный счетчик, преобразователь десятичного числа в двоичный код, первую и вторую схемы сравнения, генератор импульсов, триггер реверса, 1 первый элемент И, блок управления, причем блок управления содержит генератор тактов, счетчик, первый, второй и третий дешифраторы, второй, третий и четвертый элементы И, счетчик циклов, счетчик тактов, первый и второй триггеры, элемент ИЛИ, группу элементов ИЛИ, триггер операций, выход генератора. тактов соединен со счетным входом счетчика, разрядные выходы которого соединены с информа- ционными входами первого дешифратора, выходы с первого по пятый которого соединены с первыми входами эле. ментов ИЛИ группы, вторые входы которых соединены с первого по пятый выходами второго дешифратора, информационные входы которого соединены с разрядными выходами счетчика циклов, счетный вход которого соединен с выходом второго элемента И, первый вход которого соединен с выходом генератора тактов и первым входом третьего элемента И, выход которого соединен со счетным входом счетчика тактов, разрядные выходы которого соединены с информационными входами третьего дешифратора, первый выход которого"соединен с первым входом четвертого элемента И, выход которого соединен с входом сброса счетчика циклов и первым входом элемента KilH выход которого соединен с первьм вхо дом первого триггера, первый выход которого соединен с вторым входом второго элемента И, второй вход первого триггера соединен с шестым выходом второго дешифратора, вторым входом элемента ИЛИ и первым входом второго триггера, выхоД которого сое динен с вторым входом четвертого элемента И, первый выход триггера операций соединен с входами стробирования первого и второго дешифрато1141406 ров, второй выход триггера операций соединен с входом стробирования третьега дешифратара, второй выход первогоо триггера соединен с вторым входом третьего элемента И, выходы элементов ИЛИ группы соединены соответственно с первыми управляющими входами блока возведения десятичной цифры в квадрат, регистра основания, двуХразрядного умножителя, преобразователя десятичного числа в двоичный код десятичного счетчика, входы выбора операции устройства соединены с первым и вторым входами триггера операций, информационный вход устройства — с входом установки числа регистра основания, разрядные выходы которого соединены с первыми разрядными входами блока возведения десятичной цифры в квадрат и двухразрядного умножителя, выход которого соединен с входом преобразователя десятичного числа в двоичный кад, выход которого соединен со счетным входом десятичнония десятичной цифры в квадрат, разряднь е выходы регистра основания соединены соответственно с первой группой управляющих входов первой и второй схем сравнения, вторые группы

ЗО управляющих входов которых соединены соответственно с выходом десятичного счетчика, информационный вход первой схемы сравнения соединен с вторым выходом третьего дешифратора, инфор-.

Мационный вход второй схемы сравнени» вЂ” с седьмым выходом второго дешифратора, выход первой схемы сравнения — с первым входом первого элемента И, второй вход которого соединен с шестым выходом второго дешифра. тора, третий вход первого элемента И вЂ” с выходом генератора импульсов и тактовым входом преобразователя десятичного числа в двоичный кад, третий, четвертый, пятый, шестой и седьмой выходы третьего дешифратора соединены соответственно с вторыми управляющими входами блока возве50 дения десятичной цифры в квадрат, регистра основания, двухразрядного умнажителя, преобразователя десятичного числа в двоичный код и десятичного счетчика, введены вычитающий счетчик, сдвиговый регистр, элемент задержки, одновибратор, второй, третий и четвертый элементы ИЛИ и тре55 го счетчика, разрядные входы котора- 25 го соединены с выходом блока вазведетий триггер, выход которого соединен с четвертым входом первого элемента И, выход которого соединен с первым входом второго элемента ИЛИ, выход которого соединен с входом сдвига регистра сдвига, разрядные выходы которого соединены соответст венно с разрядными входами вычитающего счетчика, разрядные выходы которого соединены соответственно с втбрыми разрядными входами блока возведения десятичной цифры в квадрат и двухразрядного умножителя, счетный вход вычитающего счетчика — с выходами триггера реверса, первый вход которо»

ro соединен с выходом третьего элемента ИЛИ, первый вход которого соединен с выходом первой схемы сравнения и первым входом четвертого элемента ИЛИ, выход которого соединен с первым входом третьего триггера, второй вход которого соединен с вторым входом триггера реверса, входом запуска аднавибратора и выходом второй схемы сравнения, выход адновибратора — с вторым входом второго элемента ИЛИ и через элемент задержки подключен к информационному входу регистра сдвига, входы сброса вычитающего счетчика, регистра сдвига, установочный вход одновибратора, вторые входы третьего и четвертого элементов ИЛИ соединены с восьмым выходом второго дешифратора, девятый выход которого соединен с вторым информационным входом первой схемы сравнения, На фиг.1 представлена блок-схема предлагаемого устройства; на фиг.2 блок-схема преобразователя десятичного числа в двоичный код.

Устройство для возведения в квадрат и извлечения квадратного корня (фиг.1) содержит регистр 1 основания, блок 2 возведения десятичной цифры в квадрат, двухразрядный умножитель

3, десятичный счетчик 4, преобразователь 5 десятичного числа в двоичный код, генератор 6 импульсов, вычитающий счетчик 7, сдвиговый регистр 8, второй элемент ИЛИ 9, первый элемент И 10, элемент 11 задержки, одновибратор 12, третий элемент ИЛИ 13, триггер 14 реверса, первую 15 и вторую

16 схемы сравнения, четвертый элемент ИЛИ 17, третий триггер 18, блоХ

19 управления, генератор 20 тактов, счетчик 21, первый 22, второй 23 и

1141406

В устройстве возведение десятичного числа в квадрат производится с использованием таблицы умножения.

Приосновании числа, равном десяти, 30 Преобразуем приведенную форму проиэведениеодного разряда на другой записи в форму, удобную для ана(аЬ,ba,ся)занимает два разряда,а их удво- лиза. енноепроизведение — три разряда.

7 третий 24 дешифраторы, первый элемент ИЛИ 25, первый 26 и второй 27 триггеры, триггер 28 режимов, второй 29, третий 30 и четвертый 31 элементы И, счетчик 32 циклов, счетчик 33 тактов и группу элементов ИЛИ 34.

Преобразователь десятичного числа в двоичный код (фиг.2) содержит сдвиговый регистр 35, схемы И 36 и 37, 10 схему ИЛИ 38, триггер 39 и схему И 40.

Как видно из приведенной формы записи, суммирование частных произведений для возведения десятичнрго 45 числа в квадрат реализуется при помощи десятичного счетчика.

Частные произведения, равные квад. рату каждого разряда, записываются в определенные разряды счетчика — 50 квадрат 1-ro разряда (с ) записывается в 1- и 2-й разряды счетчика, квадрат 2-ro разряда (Ь ) - в 3- и

4-й разряды счетчика, квадрат 3-го разряда (е ) — в 5- и 6-.й разряды 55 счетчика. Частные произведения, рав ° ные удвоенным произведениям двух разрядов (2сЪ, 2са, 2Ьа), преобразу».

При таком способе возведения десятичного числа, например, А= Ъс в

4 квадрат, где с — первый разряд числа, Ь вЂ” второй разряд, a — третий разряд, алгоритм работы устройства следующий.

Сначала первый разряд а числа умножается на все разряды числа А, начиная с первого разряда. Затем на все разряды числа А умножается второй разряд и т.д. Полученные частные произведения суммируются, причем каждое последующее частное произведение сдвигается относительно предыдущего на один разряд влево. ются в число-импульсньй код и поступают в определенные разряды счетчика, где суммируются с числом, находящимся там.

Число-импульсный код -удвоенного произведения 2сЬ поступает на счетный вход 2-го разряда счетчика (единицы) и на счетный вход 3-ro разряда счетчика (десятки).

Число=импульсный код удвоенного произведения 2са поступает на счетный вход 3-го разряда счетчика (единицы) и на счетный вход 4-ro разряда счетчика (десятки).

Число-импульсный код удвоенного произведения 2Ъц поступает на счет406

1141

9 ный вход 4-ro разряда счетчика (еди-, ницы) и на счетный вход 5-го разряда счетчике (десятки) .

Извлечение квадратного корня в предлагаемом устройстве иэ десятичного числа А производится методом последовательных проб за несколько циклов. Сначала определяется старший п-й разряд, затем (п-1)-й разряд и т.д. Последним находится первый раз- 10 ряд. Для этого последовательно возводятся в квадрат числа натурайьного ряда а„, ..., а, отличаннциеся одно от другого на одну градацию (единицу), начиная с и-ro (старшего) разряда, и сравниваются с числом А.

Старший и-й разряд корня определяется следующим образом. Последова. тельно возводятся в квадрат разрядные числа, причем в (п-1)-м, (и-2) — щ

-м,..., 1-м разрядах числа равны нулю, а в и-и разряде в квадрат возво-, дятся числа натураЛьного ряда (м„, yz ..., ot ), отличающиеся одна от другого на одну градацию (единицу) 25 и сравниваются с числом А. Последовательность таких операций продолжается до тех пор, пока выполняется неравенство (е„;, о, о, ... о)2ЙА, т.е. осуществляется условие (а„,, о, о, 30 ...о) 2-АьО.

Операция определения старшего разряда корня заканчивается в тот момепт, когда выполняется неравенство (a, о, о, ...о) >А. Старший раз- ряд корня будет меньше на одну градацию (единицу) того числа а„, когда бьла получена положительная разность, т.е. старппппб разряд корня будет а„ (i-i).

40 (n-1)-й разряд корня определяется следующим образом. Последователь" но возводятся в квадрат разрядные числа, причем в ((n-2), (п-,3),..., 1 разрядах числа равны нулю, в и-м раз-gg ряде число равно a„ (i-1), а в (и-1)-м разряде в квадрат возводятся числа натурального Ряда o))Ii) отличакщиеся одно от другого на одну градацию (единицу), и сравнива- g0 ются с числом А. Последовательность таких операций продолжается до тех пор, пока выполняется неравенство

12 кА (а (,„, ь а(„,н В ..., о, . ° °, 0) -A} т.е. осуществляется условие (а„ 1 1,.

Ъ2 А а<„„1 . .., о, ..., о) -АйО.

Операция определения (n-1)-го раэ ряда корня заканчивается в тот момент, когда выполнено неравенство („<1,, а<„„,...., о,..., о) ò А, (и-1)-й разряд корня будет меньше на одну градацию (единицу) того числа а „ „... когда была получена положительная разность, т.е. (п-1)-й разряд корня будет а(„,1(1 . Таким образом определяются последующие разряды корня вплоть до первого разряда.

Устройство работает следующим образом.

1. Операция возведения в квадрат.

При поступлении 1-ro импульса из генератора 20 тактов в счетчик 21 первый дешифратор" 22 выдает разрешающий потенциал через группу элементов ИЛИ 34 на регистр 1 основания, по которому в него записывается число А=цЪс, которое необходимо возвести в квадрат.

При поступлении в счетчик 21 2-го импульса из генератора 20 тактов пер. вый дешифратор 22 через группу элементов ИЛИ 34 выдает разрешающий потенциал на блок 2 возведения десятич- ной циФры в квадрат. По этому сигналу квадрат каждого разряда (a2 Ь с2) числа А поступает на соответствуняцие разрядные входы десятичного счетчика 4.

Прн поступлении в .счетчик 21 3-го импульса из генератора 20 тактов первый дешифратор 22 через группу элементов ИЛИ 34 выдает разрешающий сигнал на двухраэрядный умножитель 3 и на преобразователь 5 десятичного числа в двоичный код. По этому сигналу удвоенное произведение 2сЬ (единицы) иэ двухразрядного умножителя 3 поступает на преобразователь 5 десятичного числа в двоичный код. Затем преобразованное число импульсов поступает на десятичный счетчик 4.

При поступлении в счетчик 21 4-го импульса иэ генератора 20 тактов первый дешифратор 22 через группу элементов ИЛИ 34 выдает разрешаниций сигнал на двухраэрядный умножитель 3 и на преобразователь 5 десятичнрго числа в двончньй код. По этому сигналу удвоенное произведение 2еЬ (десятки) из двухразрядного умножителя 3 поступает на преобразователь 5 деся-, тичного числа в двоичный код; Затем преобразованное число импульсов по-. ступает на десятичный счетчик 4.

При поступлении 5- и 6-го импульсов иэ генератора 20 тактов в счетчик ных двоично-десятичных счетчиков деЪ сятичного счетчйка 4.

При поступлении в счетчик 33 тактов 2-ro импульса из генератора 20 тактов третий дешифратор 24 вьдает разрешающий сигнал на двухразрядный умножитель 3 и преобразователь десятичного числа в двоичный код 5. По этому сигналу удвоенное произведение

2сЬ (единицы) из двухразрядного умножителя 3 поступает на преобразователь

5 десятичного числа в двоичный код.

При поступлении в счетчик 33 тактов 3-го импульса из генератора 20 тактов третий дешифратор 24 вьдает разрешающий сигнал на двухразрядный умножитель 3 и преобразователь десятичного числа в двоичный код 5. По этому сигналу удвоенное произведение

2сЪ (десятки) из двухразрядного умно" жителя 3 поступает на преобразователь

5 десятичного числа в двоичный код.

При поступлении 4- и 5-ro импульсов из генератора 20 тактов в счетчик

33 тактов производится преобразова- ние удвоенного произведения 2сц в пропорциональное число импульсов, которое поступает в десятичный счетчик 4.

При поступлении 6- и 7-го импульсов из генератора 33 тактов третий дешифратор 24 выдает разрешающий сигнал на двухразрядный умножитель 3 и преобразователь 5 десятичного числа в двоичный код, по которому производится преобразование удвоенного произведения 2Ъа, находящегося в двухразрядном умножителе 3, в пропорциональное число импульсов, которые поступают в десятичный счетчик 4.

При поступлении 8-ro импульса из генератора 20 тактов в счетчик 33 тактЬв третий дешифратор 24 вьдает разрешающий сигнал на первую схему

15 сравнения, по которому производит. ся сравнение числа А, хранящегося в регистре 1 основания, из которого производится извлечение квадратного корня, и числа (асс)2, находящегося в десятичном счетчике 4.

Если А)(ыЬс), первая схема 15 сравнения вьдает сигнал на первый элемент И 10. Первый элемент И 10 через второй элемент ИЛИ 9 вьдает сигнал на сдвиговый регистр 8, который выдает импульс, поступающий на счетный вход n-ro разряда вычитакицего счетчика 7, 1 .е. в вычитающем. 1141406

21 производится преобразование удвоенного произведения 2сы в пропорцио-I нальное число импульсов, которые поступают в десятичный счетчик 4. При поступлении 7- и 8-го импульсов из генератора 20 тактов в счетчик 21 первый дешифратор 22 через группу элементов ИЛИ 34 вьдает разрешающий сигнал на двухразрядный умножитель 3 и на преобразователь 5 деся- 10 тичного числа в двоичный код, по которому производится преобразование удвоенного произведения 2Ьс,находящегося в двухразрядном умножителе З,в пропорциональное число импульсов,ко- 15 торые поступают в десятичный счетчик 4.

2. Операция извлечения квадратного корня.

При поступлении 1-го импульса из 20 генератора 20 тактов в счетчик 32 циклов второй дешифратор 23 вьдает сигнал начальной установки, устанавливающий все блоки устройства, имеющие цифровую память, в исходное сос- 25 тояние. При поступлении в счетчик 32 пиклов второго импульса из генератора 20 тактов второй дешифратор 23 через группу элементов ИЛИ 34 выдает разрешающий сигнал на регистр 1 30 основания. По этому сигналу в pef

;гистр 1 основания записывается чисЬо А=ыЬс, из которого необходимо извлечь квадратный корень. Кроме того, по сигналу второго дешифратора 23 первый элемент И 10 вьдает сигнал, поступающий через второй элемент ИЛИ

9 на сдвиговый регистр 8, а первый элемент ИЛИ 25 вьдает сигнал на первый триггер 26. Из сдвигового регист-411 ра 8. в старший и-й разряд вычитакицего счетчика 7 записывается единица.

Выходной сигнал триггера 26 запрещает прохождение сигналов генератора

20 тактов через второй элемент И 29 на счетчик 32 циклов и разрешает про. хождение этих сигналов через второй элемент И 30 на счетчик 33 тактов.

По 1-му импульсу, поступившему из генератора 20 тактов в счетчик 33 тактов через второй элемент И 30, третий дешифратор 24 выдает разрешающий потенциал на.блок 2 возведения десятичной цифры в квадрат. По этому сигналу квадрат каждого Разряда (ы

Ь, c ) числа (1,0,...,0), записанного в вычитакяций счетчик 7, поступает на соответствующие входы определен13 1 141 счетчике устанавливается число (2,0, ...,О) .

Кроме того, 8-й импульс, поступающий в счетчик 33 тактов из генератора 20 тактов, устанавливает счетчик

33 тактов в исходное состояние.

Последовательность работы устройства при поступлении следующих групп из 8 импульсов на счетчик 33 тактов аналогична рассмотренной. Когда бу- 10 дет выполнено условие А((а,, О.

О), первая схема 15 сравнения устанавливает триггер 27 в единичное состояние и запрещает прохождение сигналов из первого элемента И 10 через второй элемент ИЛИ 9 на сдвиговьй регистр 8, В результате второй триггер 27 разрешает прохождение сигнала третьего дешифратора 24 через четвертьй элемент И 31 и первый элемент ИЛИ 2б . 25 на единичньй вход первого триггера 26. Триггер 26 разрешает прохождение сигналов генератора 20 тактов через второй элемент H 29 на вход счетчика 32 циклов и запрещает прохожде- д ние этих сигналов через третий элемент И 30 на вход счетчика 33 тактов.

Сигнал генератора 20 тактов через второй элемент И 29 поступает на счетчик 32 циклов= По сигналу второго денгифратора 23 вторая схема 16 сравнения устанавливает в единичное состояние триггер 14 реверса. Кроме того, по сигналу второй схемы 16 сравнения срабатывае г одновибратор

12 и выдает одиночный импульс. который через второй элемент ИЛИ 9 и сдвиговый регистр поступает на счетный вход и-го разряда вычита«ощего счетчика 7. Так как триггер 14 ревер са находится в единичном состоянии, то из старшего и-го разряда производится вычитание единицы. Кроме того, сигнал одновибратора 12 через время определяемое параметрами элемента

11 задержки, переключает сдвиговый регистр 8. На этом нахождение старшего n-ro разряда квадратного корня з ак а нч ива етс."..

При поступлении следующего импуль. са из генератора 20 тактов на счетчик 32 циклов второй дешифратор 23 выдает управлянлций сигнал на первую

406 14 схему 15 сравнения, разрешает прохождение сигналов через первый элемент И 10 и второй элемент ИЛИ 9 на сдвиговый регистр 8. Сигнал первой схемы 15 сравнения через третий элемент ИЛИ 13 поступает на нулевой вход триггера 14 реверса, которь««« выдает разрешающий потенциал на шину сложения вычитающего счетчик" 7. Из сдвигового регистра 8 на счетный вход (и-1)-го разряда вычитающего счетчика 7 поступает импульс, т.е. в (n-1)-й разряд вычитающего счетчи.ка 7 записывается единица. Выходной сигнал первого триггера 26 запрещает прохождение сигналов генератора

20 тактов через второй элемент И 29 на счетчик 32 циклов и разрешает про хождение. этих сигналов через третий элемент И 30 на счетчик 33 тактов.

Дальнейшая работа устройства по нахождению (и-1)-го разряда происходит таким же образом, как и при нахождении и-го разряда.

Нахождение первого разряда корня ничем не отличается от нахождения предыдущих разрядов корня. Когда будет выполнено условие А (а; „.,Ь; „ с;), первая схема 15 сравнения выдает запрещающий сигнал на первьй элемент И 10 и устанавливает второй триггер 27 в единичное состояние.

Через четвертьй элемент И 31 пройдет сигнал третьего дешифратора 24, который установит в единичное состояние первьй триггер 26. Последний выдает разрешающий потенциал на второй элемент И 29 и запрещающий потснциал на третий элемент И 30. Сигнал генератора 20 тактов поступит через второй элемент И 29 на счетчик 32 циклов и переведет его в нулевое состояние. На этом операция извлечения квадратного корня из десятичного числа заканчивается.

Таким образом, введение в устройство вычитающего счетчика, сдвигового регистра, элемента задержки, одновибратора, трех элементов ИЛИ; триггера позволяет уменьшить время вычисления квадратного корня путем поразрядного формирования результата.

1141406

1141406

Составитель А.Казанский

РедактоР В.Данко ТехРед М.Кузьма, КоРРектоР В.Синицкая

Заказ 496/36 Тираж 710 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д,4/5

Филиал ППП "Патент", r.Óæãîðoä, ул.Проектная, 4