Устройство синхронизации телевизионных сигналов от независимых источников программ

 

1. УСТРОЙСТВО СИНХРОНИЗАЦИИ ТЕЛЕВИЗИОННЫХ СИГНАЛОВ ОТ НЕЗАВИСИМЫХ ИСТОЧНИКОВ ПРОГРАММ, содержащее аналого-цифровой преобразователь, информационный вход которого является входом видеосигнала, а выход с оединен с сигнальными входами первого и второго запоминающих блоков, выходы которых подключены к первому и второму информационным входам коммутатора, выход которого подключен ко входу цифроаналогового преобразователя, выход которого является выходом устройства ,, адресные входы первого запоминающего блока соединены с первой группой выходов блока управления адресацией запоминающих блоков, вторая группа выходов которого подключена к адресным входам второго запоминающего блока, первый, второй и третий входы синхронизации блока управления адресацией запоминающих блоков соединены соответственно с выходами тактовых импульсов, строчных синхроимпульсов и кадровых синхроимпульсов первого синхрогенератора , .четвертый, пятый и шестой входы синхронизации блока управления адресацией запоминающих блоков соединены соответственно с выходами тактовых импульсов, строчных синхроимпульсов и кадровых синхроимпульсов второго синхрогенератора, вход синхронизации аналого-цифрового преобразователя соединен с выходом тактовых импульсов первого синхрогенератора , вход синхронизации цифроаналогового преобразователя соединен с выходом тактовых импульсов второго синхрогенератора, о тличающее ся тем, .что, с целью повышения точности синхронизации , в него введены блок управлениярежимом записи и считывания запоминающих блоков и инвертор, причем первых вход управления блока § управления режимом записи и считывания запоминающих блоков соединен с (Л выходом кадровых синхроимпульсов первого синхрогенератора, а второй вход управления соединен с выходом строчных синхроимпульсов второго синхрогенератора, выход блока управления режимом записи и считывания запоминающих блоков соединен с входом управления коммутатора, с управляющим входом блока управления адресацией запоминающих блоков, с выходом управления режимом записи и считывания второго запоминающего блока и через инвертор с входом управления режимом записи и считывания первого запоминающего блока. 2. Устройство по п. 1, о т л ичающееся тем, что блок управления адресацией запоминающих блоков содержит первый и второй коммутаторы, инвертор и четыре счетчика, причем установочный вход первого счетчика объединен со счетным входом второго счетчика, установочный вход третьего счетчика

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

1(я) Н 04 N 5/04

Ф й:.й".оказии

@АТЬ» i

ОПИСАНИЕ ИЗОБРЕТЕНИЯ (""" "

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3623104/24-09 (22) 13 ° 07.85 (46) 28.02.85. Бюл. Ф 8 (72) В.И.Шепель и Г.H.Èàòåíêoâà (53) 621.397(088.8) (56) 1. Патент C!tIA N-" 4120048, кл. 365-239, 1977.

2. Патент США Ф 4007486, кл. 358-13, 1979 (прототип). (54) (57) 1, УСТРОЙСТВО СИНХРОНИЗАЦИИ

ТЕЛЕВИЗИОННЫХ .СИГНАЛОВ ОТ НЕЗАВИСИМЫХ ИСТОЧНИКОВ ПРОГРАММ, содержащее аналого-цифровой преобразователь, информационный вход которого является входом видеосигнала, а выход соединен с сигнальными входами первого и второго запоминающих блоков, выходы которых подключены к первому и второму информационным входам коммутатора, выход которого подключен ко входу цифроаналогового преобразователя, выход которого является выходом устройства,, адресные входы первого запоминающего блока соединены с первой группой выходов блока управления адресацией запоминающих блоков, вторая группа выходов которого подключена к адресным входам второго запоминающего блока, йервый, второй и третий входы синхронизации блока управления адресацией запоминающих блоков соединены соответственно с выходами тактовых импульсов, строч ных синхроимпульсов и кадровых синхроимпульсов первого синхрогенератора, четвертый, пятый и шестой входы синхронизации блока управления адресацией запоминающих блоков соединены соответственно с выходами тактовых импульсов, строчных синхроим„„SU„„1142904 A

1 пульсов и кадровых синхроимпульсов второго синхрогенератора, вход синхронизации аналого-цифрового преобразователя соединен с выходом тактовых импульсов первого синхрогенератора, вход синхронизации цифроаналогового преобразователя соединен с выходом тактовых импуль-: сов второго синхрогенератора, о тл и ч а ю щ е е с я тем, .что, с целью повышения точности синхронизации, в него введены блок управления режимом записи и считывания запоминающих блоков и инвертор, причем первых вход управления блока управления режимом записи и считывания запоминающих блоков соединен с выходом кадровых синхроимпульсов первого синхрогенератора, а второй вход управления соединен с выходом строчных синхроимпульсов второго синхрогенератора, выход блока управ ления режимом записи и считывания запоминающих блоков соединен с входом управления коммутатора, с управ ляющим входом блока управления адресацией запоминающих блоков, с выходом управления режимом записи и считывания второго запоминающего блока и через инвертор с входом управления режимом записи и считывания первого запоминающего блока.

2. Устройство по п. 1., о т л ич а ю щ е е с я тем, что блок управления адресацией запоминающих блоков содержит первый и второй коммутаторы, инвертор и четыре счетчика, причем установочный вход первого счетчика объединен со счетным входом второго счетчика, установочный вход третьего счетчика

:1142904 соединен со счетным входом четвертого счетчика, выходы разрядов первого и второго счетчиков объединены и соединены с первыми информационными входами первого и второго коммутаторов, выходы разрядов третьего и четвертого счетчиков объединены и соединены с вторыми информационными входами первого и второго коммутаторов, вход управления первого коммутатора объединен с входом инвертора и является управляющим входом блока управления адресацией запоминающих блоков, выход инвертора подключен к входу управления второго коммутатора, группа выходов второго коммутатора и группа выходов первого коммутатора являются соответственно первыми и вторыми, группами выходов блока управления адресацией запо минающих блоков, счетный вход и установочный вход первого счетчика, установочный вход второго счетчика являются соответственно первым, . вторым и третьим входами блока управления адресацией запоминающих

Изобретение относится к промыш-ленности средств связи и может быть .использовано при построении устройств синхронизации телевизионных сигналов от независимых источников программ в системе аппаратно-студийного комплекса телевизионного центра.

Известно устройство синхронизации телевизионных сигналов от независимых источников программ, содержащее !О запоминающий блок, выход которого подключен к одному из входов элемента И,.второй вход которого соединен с первым выходом блока управления, второй выход которого подклю- 15 чен к входу управления запоминающего блока, вход запоминающего блока соединен с выходом аналого-цифрового преобразователя, .выход элемента И соединен с входом цифроаналогового 1О преобразователя, входы блока управления соединены соответственно с выходами первого и второго синхрогенераторов 1 1. блоков, счетный вход и установочный вход четвертого счетчика, установочный вход третьего счетчика являются соответственно четвертым, пятым и шестым входами блока управления адресацией запоминающих блоков.

3. Устройство по п. 1, о т л ичающее с я тем, что блок управления режимом записи и считывания запоминающих блоков содержит первый и второй триггеры и элемент И, первый вход элемента И, объединенный с первым установочным входом первого триггера, и второй вход элемента И являются соответственно первым и вторым входами управления блока управления режимом записи и считывания запоминающих блоков, выход элемента И соединен с вторым установочным входом первого триггера, выход первого триггера соединен с входом второго триггера, выход которого . является выходом блока управления режимом. записи и считывания запоминающих блоков.

Недостаток этого устройства— низкая точность синхронизации, обусловленная тем, что в запоминающем блоке происходит задержка сигнала до тех пор, пока íà его вход управления не поступит с выхода блока управления сигнал адреса считывания, определяющий номер нужной ячейки запоминающего блока. Таким образом, происходит задержка на время одного периода обращения к запоминающему

1блоку, что приводит к рассогласованию фазы видеосигнала на выходе устройства относительно фазы синхроимпульсов телецентра.

Наиболее близким по технической сущности к предлагаемому является устройство синхронизации телевизионных сигналов от независимых источников программ, содержащее запоминающие блоки, сигнальные входы которых соединены с выходами аналогоцифрового преобразователя, информационный вход которого является входом

3 ii429 видеосигнала, выходы запоминающих блоков подключены к информационным входам коммутатора, выход которого подключен к входу цифроаналогового преобразователя, выход которого является выходом устройства, адресные входы запоминающих блоков соединены с соответствующими группами выходов блока управления адресацией запоминающих блоков, первый, второй и 10 третий входы синхронизации которого соединены соответственно с выходами тактовых импульсов, строчных синхро импульсов и кадровых синхроимпульсов первого синхрогенератора, четвертый, пятый и шестой. входы синхронизации блока управления адресацией запоминающих блоков соединены соответственно с выходами тактовых импульсов, строчных синхроимпульсов и кадровых синхроимпульсов второго синхрогенератора, вход синхронизации аналогоцифрового преобразователя соединен с выходом тактовых импульсов первого синхрогенератора, вход синхронизации цифроаналогового преобразователя соединен с выходом тактовых импульсов второго синхрогенератора 2).

Недостатком этого устройства является низкая точность синхрони30 зации, обусловленная тем, что в запоминающих блоках происходит повторная перезапись считанного из запоминающих блоков сигнала, его хранение до следующего цикла считывания информации из запоминающих блоков. Таким образом, происходит задержка сигнала, равная времени передачи одной телевизионной строки (64 мкс) . При такой задержке считывания видеосигнала из запоминающих блоков происходит за40 держка видеосигнала относительно фазы строчных синхроимпульсов телецентра, а следовательно, рассогласование фазы видеосигнала на выходе устройства относительно синхроимпульсов телецентра, что приводит к низ-! шей точности синхронизации на выходе

l устройства.

Цель изобретения — повышение точ- 50 ности синхронизации.

Поставленная цель достигается тем, что в устройство синхронизации телевизионных сигчалов от независимых источников программ, содержащее аналого-цифровой преобразователь, информационный вход которого является входом видеосигнала, а выход

04 4 соединен с сигнальными входами первого и второго запоминающих блоков, выходы которых подключены к первому и второму информационным входам коммутатора, выход которого подключен к входу цифроаналогового преобразователя, выход которого является выходом устройства, адресные входы первого запоминающего блока соединены с первой группой выходов блока управления адресацИей запоминающих блоков, вторая группа выходов которого подключена к адресным входам второго запоминающего блока, первый, второй и третий входы синхронизации блока управления адресацией запоминающих .блоков соединены соответственно с выходами тактовых импульсов

Э строчных синхроимпульсов и кадровых синхроимпульсов первого синхрогенератора, четвертый, пятый и шестой входы синхронизации блока управления адресацией запоминающих блоков соединены соответственно с выходами тактовых импульсов, строчных синхроимпульсов и кадровых синхроимпульсов второго синхрогенератора, выход синхронизации аналого-цифрового преобразователя соединен с выходом тактовых импульсов первого синхрогенератора, вход синхронизации цифроаналогового преобразователя соединен с выходом тактовых импульсов второго синхрогенератора, введены блок управления режимом записи и считывания, запоминающих блоков и инвертор при1 чем вход управления блока управления режимом записи и считывания запоминающих блоков соединен с выходом кадровых синхроимпульсов первого синхрогенератора, а второй вход управления соединен с выходом строч» ных синхроимпульсов второго синхрогенератора, выход блока управления режимом записи и считывания запоминающих блоков соединен с входом управления коммутатора, с управляющим входом блока управления адресацией запоминающих блоков, с выходом управления режимом записи и считывания второго запоминающего блока и через инвертор с входом управления режимом записи и считывания первого запоминающего блока.

При этом блок управления адресацией запоминающих блоков содержит первый и второй коммутаторы, инвертор и четыре счетчика, причем установочный вход первого счетчика объе1142904 динен со счетным входом второго счетчика, установочный вход третьего счетчика соединен ео счетным входом четвертого счетчика, выходы разрядов первого счетчика и второго счетчиков объединены и соединены с первыми информационными входами первого и второго коммутаторов, выходы разрядов третьего и четвертого счетчиков объединены и соединены с вторыми 10 информационными входами первого и второго коммутаторов, вход управления первого коммутатора объединен с входом инвертора и является управляющим входом блока управления адресацией запоминающих блоков, выход интегратора подключен к входу управления второго коммутатора,,группа выходов второго коммутатора и группа выходов первого коммутатора является соответ.

"ственно первыми и вторыми гоуппами вы" хопов блока управления адресацией запоминающих блоков. счетный вход и установочный вход первого счетчика. установочный вход второго счетчика являются соответственно первым, вторым и третьим входами блока управления адресацией запоминающих блоков счетный вход и установочный т вход четвертого счетчика, установочный вход третьего счетчика являются соответственно четвертым, пятым и шестым входами блока управления адресацией запоминающих блоков.

Кроме того1блок управления режи» . З5

-мом записи и считывания запоминающих блоков содержит первый и второй триггеры и элемент И, первый вход элемента И, объединенный с первым устано- . вочным входом первого триггера, и второй вход элемента И являются со" ответственно первым и вторым входами управления блока управления режимом записи и считывания запоминающих блоков, выход элемента И соединен с

45 вторь м установочным входом первого триггера, выход первого триггера соединен. с входом второго триггера, выход которо го является выходом блока управления режимом записи и считывания запоминающих блоков.

На фиг. 1 представлена структурная электрическая схема устройства; на фиг. 2 — схема блока управления адресацией запоминающих блоков; на фиг. 3 — схема блока управления режимом записи и считывания запоми( нающих блоков.

Устройство синхронизации телеви/ зионных сигналов от независимых источников программ (фиг. 1) содержит аналого-цифровой. преобразователь

1, информационный вход которого является входом видеосигнала, а вы-. ход соединен с сигнальными входами первого 2 и второго 3 запоминающих блоков. Выходы запоминающих блоков

2 и 3 подключены к первому и второму информационным входам коммутатора 4 выход которого соединен с входом цифроаналогового преобразователя 5, выход которого является выходом устройства. Вход управления блока 6 управления адресацией запоминающих блоков подключен к выходу блока 7 управления режимом записи и считывания запоминающих блоков, первый из входов управления которого соединен с выходом кадровых синхроимпульсов первого синхронизатора 8, второй— с выходом строчных синхроимпульсов второго синхрогенератора 9 центра.

Выход блока 7 управления режимом записи и считывания запоминающих блоков также соединен с входом управления режимом записи и считыва-. ния второго запоминающего блока 3 и через инвертор 10 — с входом управления режимом записи и считывания первого запоминающего блока 2, ад— ресный вход которого соединен с первой группой выходов блока 6 управления адресацией запоминающих блоков, вторая группа выходов которого подключена к адресному входу второго запоминающего блока 3.

Первый, второй и третий входы синхронизации блока 6 управления адресацией запоминающих блоков соединены соответственно с выходами тактовых импульсов, строчных синхроимпульсов и кадровых синхроимпульсов первого синхрогенератора 8. Четвертый, пятый и шестой входы синхранизации блока 6 управления адресацией запоминающих блоков соединены соответственно с выходами тактовых импульсов, строчных синхроимпульсов, и кадровых синхроимпульсов второго синхрогенератора 9.

Вход синхронизации аналого-цифрового преобразователя 1 соединен с выходом тактовых импульсов первого синхрогенератора 8, вход синхронизации цифроаналогового преобразователя

5 соединен с выходом тактовых импульсов второго синхрогенератора 9.

1142904

Блок 6 управления адресацией запоминающих блоков (фиг. 2) содержит пер-вый счетчик 11 и второй счетчик 12, третий счетчик 13 и четвертый счетчик 14. Установочный вход первого счетчика 11 соединен со счетным вхо.дом второго счетчика 12. Установочный вход четвертого счетчика 14 соединен с счетным входом третьего счетчика 13. Выходы разрядов первого и второго счетчиков 11 и 12 подключены к первым информационным входам первого коммутатора 15 и второго коммутатора 16. Выходы разрядов счетчиков 13 и 14 подключены к вторым информационным входам первого и второго ком «утаторов 15 и 16. Вход уп-. равления первого коммутатора 15 соединен с входом инвертора 17 и является входом управления блока 6 управления адресацией запоминающих блоков. Выход инвертора 17 подключен к входу управления второго коммутатора 16.

Группа входов второго коммутатора

16 и группа выходов первого коммутатора 15 являются соответственно первой и второй группами выходов блока

6 управления адресацией запоминающих блоков. Счетный вход первого счетчика

11, его установочный вход и установочный вход второго счетчика 12 являются соответственно первым, вторым и третьим входами синхрониза- ции блока 6 управления адресацией запоминающих блоков; Счетный вход четвертого счетчика 14, его установочный вход и установочный вход третьего счетчика 13 являются соответственно четвертью пятым и шестым входами синхронизации блока 6 управления .адресацией запоминающих блоков.

Блок 7 управления режимом записи и считывания запоминающих блоков (фиг. 3) содержат элемент И 18, первый вход которого, объединенный с первым установочным входом первого триггера 19, и второй вход являются соответственно первым и вторым входами управления блока 7 управления

- режимом записи и считывания запоминающих блоков. Выход элемента И 18 соединен с вторым установочным входом первого триггера 19, выход первого триггера 19 соединен с входом второго триггера 20, выход которого является выходом блока 7 управления режимом записи и считывания запоминающих блоков.

Устройство синхронизации телевизионных сигналов от независимых источников программ работает следующим образом.

На вход аналого-цифрового преобразователя 1 поступает видеосигнал, преобразуется в нем в двоичный параллельный код и поступает на сигнальные входы запоминающих блоков

2 и 3. Когда в первый запоминающий блок 2 производится запись, из втоl5 рого запоминающего блока 3 производится считывание видеосигнала.

Считываемая из запоминающих блоков

2 и 3 информация .поступает на коммутатор 4, который подключает к цифроаналоговому преобразователю 5 выход того запоминающего блока, который находится в режиме считывания. Работой коммутатора 4 управляет блок 7 управления режимом записи и считывания запоминающих блоков, который формирует, управляющий сигнал при совпадении фазы строчного синхроимпульса второго синхрогенератора 9 с фазой кадрового синхроимпульса

ЗО первого синхрогенератора 8. Управляющий сигнал с выхода блока 7 управления режимом записи и считывания второго запоминающего блока 3 и че- рез инвертор 10 — на вход управления режимом записи и считывания первого запоминающего блока 2. Управ- ляющий сигнал блока 7 управления режимо«« записи и считывания запоминающих блоков поступает также на управ". ляющий вход блока 6 управления адресацией запоминающих блоков, в котором производится управле,ние коммутатором 15 и через инвертор 17 — коммутатором 16. Коммутаторы

15 и 16 производят подключение на адресные входы запоминающих блоков

2 и 3 адресов записи, формируемых счетчиками 11 и 12, и адресов считывания, формируемых счетчиками 13 и 14.

На счетный вход счетчика 11 поступают тактовые импульсы, а на его установочный вход — строчные синхроимпульсы от первого синхрогеиератора

8. На счетный вход счетчика 12 поступают строчные синхроимпульсы, а на его установочный вход — кадровые синхроимпульсы от первого синхрогенератора 8. На счетный вход счетчика 14 поступают тактовые импульсы, а на его

9 1142904 установочный вход — строчные синхроимпульсы от второго синхрогенератора 9. На счетный вход счетчика 13 поступают строчные синхроимпульсы, а на его установочный .вход — кадровые

5 синхраимпульсы от второго синхрогенератора 9. При совпадении фазы строчных синхронмпульсов от второго синхро. генератора 9 с фазой кадровых синхроимпульсов от первого сннхрогенератора 1О ,8 блок 7 управления режимом записи и считывания запоминающих блоков .переключает один из запоминающих блоков

2 и 3, работающих в режиме записи, в

I0 режим считывания и до начала следующего цикла считывания видеосигнал вы-водится из одного из запоминающих блоков 2, 3 и без задержки поступает через коммутатор 4 на цифроаналоговый преобразователь 5.

Использование предлагаемого устройства фазовой синхронизации сигналов от независимых источников программ в системе аппаратно-студийного комплекса телецентра позволит создать видеоэффекты на основе эффективного использования миксирования видеосигналов.

ВНИКНИ Заказ 752 45 Ти аж 659. Подписное

Филиал ППП Натент, г.Ужгород, ул.Проектная, 4