Триггерное устройство, устойчивое к внешним воздействиям (его варианты)

 

1. Триггерное устройство, устойчивое к внешним воздействиям, содержащее триггер, логический элемент, последовательную RC-цепь, первый и второй транзисторы, первый, второй и третий резисторы, входы установки и сброса триггера через первый и второй резисторы соответственно соединены с одной из шин питания, база первого транзистора соединена с второй шиной питания и через третий резистор - с его эмиттером и с первым выводом последовательности RC-цепи, коллектор второго транзистора соединен с входом установки триггера, первый вход логического элемента соединен с входной шиной, отличающееся тем, что, с целью повышения надежности путем упрощения схемы, триггер выполнен в виде RS-триггера, логический элемент - в виде элемента Исключающее ИЛИ, выход которого соединен с вторым выводом последовательной RC-цепи, второй вход - с выходом RS-триггера, вход сброса которого соединен с коллектором первого транзистора, эмиттер и база которого соединены соответственно с базой и эмиттером второго транзистора.

2. Триггерное устройство, устойчивое к внешним воздействиям, содержащее триггер, первый и второй логические элементы, последовательную RC-цепь, первый и второй транзисторы, первый, второй и третий резисторы, входы установки и сброса триггера соединены с выходами соответственно первого и второго логических элементов, первые входы которых подключены к входной шине и к счетному входу триггера, выход которого через последовательную RC-цепь соединен с эмиттером первого транзистора, который через первый резистор соединен с его базой и с одной из шин питания, первые выводы второго и третьего резисторов подключены к второй шине питания, второй вывод второго резистора соединен с коллектором второго транзистора, отличающееся тем, что, с целью повышения надежности путем упрощения схемы, логические элементы выполнены в виде элементов 2ИЛИ-НЕ, вторые входы первого и второго логических элементов соединены с вторыми выводами соответственно третьего и второго резисторов, второй вывод третьего резистора соединен с коллектором первого транзистора, эмиттер и база которого соединены соответственно с базой и эмиттером второго транзистора.