Устройство измерения временных интервалов

 

1. УСТРОЙСТВО ИЗМЕРЕНИЯ ВРЕМЕННЫХ ИНТЕРВАЛОВ, содержащее полосовой фильтр и последовательно соединенные режекторный фильтр, первый дискретный .аттенюатор, аналого-цифровой преобразователь и вычислитель, первьй выход которого подключен к управляющему входу аналого-цифрового преобразователя, а также блок регулировки усиления, вход которого соединен с выходом аналого-цифрового преобразователя,а выход - с управляющим входом первого дискретного аттенюатора, и второй дискретный аттенюатор, о тличающее-ся тем, что, с целью повышения его точности, мезкду выходом блока регулировки усиления и управляющим входом второго дискретного аттенюатора введены последовательно соединенные блок вьщеления амплитуды ближней станции, блок определения перегрузки и блок накопления , при этом выход второго (Л дискретного аттенюатора соединен с входом режекторного фильтра через полосовой фильтр, а управляющие входы блока вьделения амплитуды ближней станции и блока накопления соединены с вторым входом вычислителя. 4 4 О О

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3687339/24-09 (22) 04.01.84 (46) 07.03.85. Бюл. N - 9 (72) А.И. Полушкин, А.В. Балов, Н.Н. Смирнов, В.Н. Иванов и В.И. Цыганов (53) 621.396.933.527.8 (088.8) (56) 1. Патент США 1(- 3947849, кл. С 01 S 1/20, 1976.

2. Dean W.N., Ro th D. F . The

AN/BRN-5 Loran Receiver. - "Navigation" (USA), vol. 23, 1976-1977, Р 4, р. 287-297, fig. 5 (прототип). (54)(57) 1. УСТРОЙСТВО ИЗМЕРЕНИЯ

ВРЕМЕННЫХ ИНТЕРВАЛОВ, содержащее полосовой фильтр и последовательно соединенные режекторный фильтр, первый дискретный аттенюатор, аналого-цифровой преобразователь и вычислитель, первый выход которого подключен к управляющему входу ана4(51) G 91 S 1/20, С 01 S 3/10 лого-цифрового преобразователя, а также блок регулировки усиления, вход которого соединен с выходом аналого-цифрового преобразователя,a выход — с управляющим входом первого дискретного аттенюатора, и второй дискретный аттенюатор, о тл и ч а ю щ е е.с я тем, что, с целью повышения его точности, между выходом блока регулировки усиления и управляющим входом второго дискретного аттенюатора введены последовательно соединенные блок выделения амплитуды ближней станции, блок определения перегрузки и блок накопления, при этом выход второго дискретного аттенюатора соединен с входом режекторного фильтра через полосовой фильтр, а управляющие входы блока выделения амплитуды ближней станции и блока накопления соединены с вторым входом вычислителя.

1144062

2. Устройство по п.1, о т л ич а ю щ е е с я тем, что блок выцеления амплитуды ближней станции выполнен в виде первого и второго однотактиых параллельных N -разрядных регистров, выходы которых соответственно подключены к первому и второму входам компаратора, выход которого подключен к R -входу RG -триггера непосредственно, а к его

5-входу через элемент НЕ, прямой и инверсный выходы Рб -триггера соответственно через первые входы первого и второго элементов И подключены к C -входам первого и вто рого однотактных параллельных М -разрядных регистров, З -входы которых запараллелены и являются входом блока выделения амплитуды ближней станции, запараллеленные вторые вхо ды элементов И и запараллеленные

1-входы однотактньгк параллельных .

Й-разрядных регистров являются управляющим входом блока выделения амплитуды ближней станции, выходом которого является выход второго однотактного параллельного 1 -разрядного регистра.

3. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок определения перегрузки выполнен в виде первого и второго компараторов и первого и второго источников опор" ного сигнала, при этом первый вход первого компаратора является входом блока определения перегрузки,второй вход первого компаратора подИзобретение относится к радионавигации и может использоваться в приемоиндикаторах импульсно-фазовых радионавигационных систем (ИФРНС).

Известно устройство изменения временных интервалов приемоиндикатора ИФРНС Лоран-С, содержащее последовательно включенные входной полосовой фильтр, режекторный фильтр, дискретный аттенюатор, выхопной фильтр и вычислитель (1j . ключен к выходу первого источника опорного сигнала, выход второго источника опорного сигнала подключен к первому входу второго компаратора, второй вход которого подключен к первому входу первого компаратора,а выходы компараторов являются выходом блока определения перегрузки.

4. Устройство по п.1, о т л ич а ю щ е е с я тем, что блок накопления выполнен в виде первого и второго элементов И, первые входы которых являются входом блока накопления, а выходы подключены соответственно к 6 -входу и -входу

35-триггера, выход которого подключен к входу управления реверсом й-разрядного реверсивного счетчика, выход которого является выходом бло, ка накопления, и делителя частоты, выход которого соединен с запараллеленными вторыми входами элемен, тов И непосредственно, а с С -входом А1 -разрядного реверсивного счетчика через последовательно соединенные элемент задержки и ключ, при этом вход делителя частоты и

R-вход М -разрядного реверсивного счетчика являются управляющим входом блока накопления, а первый, второй и третий управляющие входы ключа подключены соответственно к первым входам первого и второго элементов И и к выходу элемента ИЛИ, М входов которого подключены к выходу М -разрядного реверсивного счетчика.

В данном устройстве установленные на входе полосовой и режекторный фильтры ограничивают динамичес-.

5 кий диапазон и при приеме сигналов ближней станции могут возникнуть перегрузки, снижающие точность измерения.

Наиболее близким техническим

10 решением к изобретению является устройство измерения временных интервалов, содержащее.полосовой фильтр и последовательно соединенно через первые входы первого и второ го элементов И подключены к

С-входам первого и второго однотактных параллельных и -разрядных регистров, 2 -входы которых запараллелены и являются входом блока выделения амплитуды ближней станции, запараллеленные вторые входы элементов И и запараллеленные 3 -входы однотактных параллельных Й -разрядных регистров являются управляющим входом блока выделения амплитуды ближней станции, выходом которого является выход второго однотактного параллельного Й -разрядного регистра.

Блок определения перегрузки вы-. полнен в виде первого и второго компараторов и первого и второго источников опорного сигнала, при этом первый вход первого компаратора является входом блока определения перегрузки, второй вход первого компаратора подключен к выходу первого источника опорного сигнала, выход второго источника опорного сигнала подключен к первому входу второго компаратора, второй вход которого подключен к первому входу первого компаратора, а выходы компараторов . являются выходом блока определения перегрузки.

Кроме того, блок накопления выполнен в виде первого и второго элементов И, первые входы которых являются входом блока накопления, а выходы подключечы соответственно к 8 -входу и 8 -входу Rá -триггера, выход которого подключен к входу управления реверсом М -разрядного реверсивного счетчика, выход которого является выходом блока накопления, и делителя частоты, выход которого соединен с запараллеленными вторыми входами элементов И непосредственно, а с С -входом 9 -pasрядного реверсивного счетчика через последовательно соединенные элемент задержки и ключ, при этом вход делителя.-частоты и R -âõîä

„А-разрядного счетчика являются управля1ощим входом блока накопления, а первый, второй и третий управляю40 щие входы ключа подключены соответственно к первым входам первого и второго элементов И и к выходу элемента ИЛИ, М входов которого под3 1144062 ные режекторный фильтр, первый дискретный аттенюатор, аналого-цифровой преобразователь и вычислитель, первый выход которого подключен к управляющему входу аналого-цифрового преобразователя, а также блок регулировки усиления, вход которого соединен с выходом аналого-цифрового преобразователя, а выход— с управляющим входом первого дис- 10 кретного аттенюатора, и второй дискретный аттенюатор (?j .

Однако известное устройство имеет недостаточную точность измерений. 15

Цель изобретения — повышение точности.

Поставленная цель достигается тем, что в устройство измерения временных интервалов, содержащее полосовой фильтр и последовательно соединенные режекторный фильтр, первый дискретный аттенюатор,аналого-цифровой преобразователь и вычислитель, первый выход которого 25 подключен к управляющему входу аналого-цифрового преобразователя, а также блок регулировки усиления, вход которого соединен с выходом аналого-цифрового преобразователя, а выход — с управляющим входом первого дискретног аттенюатора,и второй дискретный аттенюатор,между выходом блока регулировки усиления и управляющим входом второго дискретного аттенюатора введены последовательно соединенные блок выделе-. ния амплитуды ближней станции, блок определения перегрузки и блок накопления, прн этом выход второго дискретного аттенюатора соединен с входом режекторного фильтра через полосовой фильтр, а управляющие входы блока выделения амплитуды ближней станции и блока накопления соединены с вторым выходом вычислителя.

Блок выделения амплитуды ближней станции выполнен в виде первого и второго однотактных парал- 50 лельных 1 -разрядных регистров, выходы которых соответственно подключены к первому и второму входам ю компаратора, выход которого подключен к К -входу R5-триггера не- 55 посредственно, а к его 6 -входу через элемент НЕ, прямой и инверсный выходы RS-триггера соответствен1144062 ключены к выходу М -разрядного реверсивного счетчика.

На фиг.1 представлена структурная электрическая схема предлагаемого устройства, на фиг.2 - вариант его реализации.

Устройство (фиг.1) содержит полосовой фильтр 1, режекторный фильтр 2, первый дискретный аттенюатор 3, аналого-цифровой преобразователь (АЦП) 4, вычислитель 5, блок 6 регулировки усиления, второй дискретный аттенюатор 7, блок 8 выделения амплитуды ближней станции, блок 9 определения перегрузки и блок

10 накопления.

Блок 8 выделения амплитуды ближней станции (фиг.2) содержит первый и второй однотактные параллельные N -разрядные регистры 11 и 12, компаратор 13, 85 -триггер 14, элемент НЕ 15 и элементы И 16 и 17..

Блок 9 определения перегрузки (фиг.2) содержит первый и второй .компараторы 18 и 19 и источники

20 и 21 опорного сигнала.

Блок 10 накопления (фиг.2) содержит элементы И 22 и 23, 35 -триг, гер 24, M -разрядный реверсивный счетчик 25, ключ 26, элемент 27 за, держки, делитель 28 частоты и элемент ИЛИ 29.

Устройство работает следукнцим образом.

На вход устройства от антенны поступают принятые из эфира последовательности радиоимпульсных сигналов ИФРНС, излучаемые ведущей (/ ), и двумя ведомыми (5 и 8) наземными станциями ИФРНС, а также сигналы помехи. Зона приема сигналов станций 5,о и 8 является рабочей зоной устройства. В общем случае амплитуды принятых в рабочей зоне сигналов станций Д, б и В отличаются одна от другой в зависимости от расстояний между станциями А, Б и В местоположением предлагаемого устройства. При этом в любой одной точке рабочей зоны соотношение (разбаланс) между принимаемыми сигналами U максимальной, т.е. ближней, станции и сигналами П„„„ минимальной, т.е. дальней, станции, определяемое как D = 20 .38—

U макс

Нмин может превышать значения D

1О

S0

Значение Л р.,«е определяется геометрией расположения передающих станций. Общий динамический диапазон сиг- налов, т.е. соотношение между предельным значением максимального сигнала U „ и предельным значением минимального сигнала

П ц„„ „ре принимаемым в разных точках зонй, например вблизи от передающей станции и на максимальном удалении от нее, составляет вели- .

„HHó D - 20 lg — «» ° лв

U о. поед

П ми«, п ед

При этом Э „ e> у Л «Ре

Устройство с. дополнительно введенной цепью (фиг.2) предназначено для работы в условиях, когда

Л p,ape* = 115 дБ, Л p, qpep, = 77,5 дБ.

С входа устройства (фиг. 2) принятые радиоимпульсные сигналы и сигналы помех поступают на вход дискретного аттенюатора 7, обеспечивающего изменение общего динамического диапазона устройства с помощью аттенюации сигналов на Dr (Do „

D>.ape< = 37,5 дБ. Для этого аттенюатор 3 может имет, например,Ц =4 ступени аттенюации: 2,5; 5 10 и

20 дБ, и управляться с помощью числа, записанного в виде М =4 разрядного двоичного кода. При этом логическая "1", записанная в одном из разрядов, обеспечивает включение соответствующей ступени аттенюации.

Например, при наличии логической "1" в младшем разряде включается первая ступень аттенюации — 2,5 дБ, лри наличии логической "1" во втором разряде подключается вторая ступень аттенюации — 5 дБ при наличии логической "1" в общих младших разрядах включаются две ступени аттенюации (2,5+5) дБ = 7,5 дБ. При наличии логической "1" во всех четырех разрядах управляющего числа включены все четыре ступени аттенюации, т.е. обеспечивается аттенюация на (2,5+5+10+20) дБ = 37,5 дБ. При наличии логического "0" во всех четырех разрядах управляющего числа все ступени аттенюации выключены и аттенюатор 7 имеет максимальный коэффициент передачи, равный единице, т.е. К, = 1.

В начальный момент дискретный аттенюатор 7 имеет коэффициент передачи К7 = 1, установленный в ре1144062

55 зультате поступления на его управляющий вход нулевого числа, записанного на выходе блока 10 накопления.

Нулевое. число на выходе блока 10 устанавливается в момент включения устройства в результате поступления на управляющий вход блока 10 обнуляющего кода с второго выхода вычислителя 5. С выхода дискретного аттенюатора 7 принятые сигналы поступают через полосовой 1 и режекторный 2 фильтры на вход аттенюатора 3. Полосовой фильтр 1 .обеспечивает фильтрацию полезных радиоимпульсных сигналов станций и Ь от внеполосных помех, а режекторный фильтр — подавление внутриполосных помех. Величина подавления помехи режекторным фильтром 2 определяется выражением

В = П где U д s — напряжение

U2 ex

2 Ьых помехи на входе режекторного фильтра, U< > - напряжение остатков помехи на выходе режекторного фильтра.

Отфильтрованные от помех полезные радиоимпульсные сигналы поступают на вход дискретного аттенюатора 3, который имеет Н ступеней аттенюации и обеспечивает раздельную аттенюацию каждого из сигналов станций А, Б и В Для устранения существующего между сигналами станций разбаланса Пр < Э

= 77,5 дБ аттенюатор 3 может иметь, например, И = 6 ступеней аттенюации: 1 25; 2 5; 5; 10; 20 и 40 дБ и управляться с помощью числа,записанного в виде N = 6 разрядного двоичного кода, поступающего на его управляющий вход. При этом логическая "1", записанная в одном из разрядов, обеспечивает включение соответствующей ступени аттенюации.

Например, при наличии логической "1" в младшем разряде включается первая ступень аттенюации—

1,25 дБ, при наличии логической "1" во втором разряде подключается вторая ступень аттенюации — 2,5 дБ, при наличии логической "1" в обоих младших разрядах включаются две ступени аттенюации (1,?5+2,5) дБ =

=- 3 75 дБ. При наличии логической "1" во всех шести разрядах управляющего числа включены все 6 ступеней аттенюации, т.е. обеспечи5

45 вается аттенюация (1,25+2,5+5+10+

+20+40) дБ = 78, 75 дБ.

В начальный момент дискретный аттенюатор 3 имеет коэффициент передачи .К = 1, установленный в реФ зультате поступления на его управляющий вход нулевого числа,записанного на выходе блока 6 регулировI ки усиления, что обеспечивает пропускание сигнала без ослабления на вход АЦП 4, который осуществляет преобразование мгновенных значений амплитуд аналоговых сигналов (радиоимпульсов ИФРНС), поступающих с выхода аттенюатора 3, в цифровой код, т.е. осуществляет кван-. тование по уровню. При этом квантование по времени осуществляется с помощью тактовых импульсов, посту. пающих на управляющий вход АЦП 4 с выхода вычислителя 5. С выхода

АЦП 4 преобразованные в цифровую форму радиоимпульсные сигналы поступают на вход вычислителя 5 и на вход блока 6 регулировки усиления.

Блок 6 осуществляет сравнение (в цифровой форме) амплитуды радиоимпульсного сигнала с пороговым уровнем U„, равным предельному значению минимального сигнала . и еф умноженному на коэффициент передачи от входа устройства до выхода аттенюатора 3 при К =

К = 1. По результатам этого сравнения блок 6 вырабатывает сигнал, который управляет коэффициентом передачи аттенюатора 3. Если амплитуда сигнала на выходе аттенюатора 3 равна U то коэффициент передачи аттенюатора 3 не изменяется. Выходной сигнал блока 6 при этом равен нулю (код "000000"). Если амплитуда сигнала на выходе аттенюатора 3 превышает U» то на выходе блока 6 появляется записанное в параллельном двоичном коде число, равное единице, т.е. код "000001".

Под действием логической "1", присутствующей в первом разряде управляющего числа, включается первая ступень аттенюации, обеспечивающая ослабление сигнала на 1,25 дБ. Затем в блоке 6 осуществляется сравнение уменьшенной на 1,25 дБ амплитуды сигнала с пороговым уровнем, и если амплитуда выходного сигнала аттенюатора 3 по-прежнему превышает U<, то к числу, записан1144062

30

9 ному на выходе блока 6, прибавляется единица, т.е. появляется логическая "1" во втором разряде управляющего числа (код ™000010"), в результате чего в аттенюаторе 3 устанавливается вторая ступень аттенюации 2,5 дБ. Затем э блоке 6 снова осуществляется сравнение уменьшенной амплитуды сигнала cU по результатам которого происходит 10 прибавление единицы к числу, записанному на его выходе (a случае превышения сигнала), вычитание единицы из этого числа {в случае черезмерного уменьшения сигнала) и 15 сохранение неизменным этого числа при равенстве амплитуды сравниваемого сигнала с пороговым уровнем Un. Такая операция происходит для сигналов всех трех станций A,б и 8, 2б поочередно поступающих с входа устройства на вход аттенюатора 3 °

Рассмотрим случай, когда прием сигналов осуществляется в последовательности Д,.6 и Ц, а соотноше- 25 ние амплитуд сигналов станций h,Ь, и Б подчиняется неравенству

Д ) 5 > Ь, при этом превышение амплитуды ближней станции А над предельным значением минимального сигнала U@Ä цо . не превосходит D p, д = ? 7,5 дБ, т. е. укладывается в диапазон регулировки аттенюатора 3. В этом случае в результате описанной работы цифровой системы автоматической регулировки усиления (АРУ) аттенюатора 3 на его выходе обеспечивается выравнивание амплитуд сигналов станций A,Б и

6 между собой и приведение их к 4О уровню U<. При этом в зависимости от амплитуд сигналов станций Д, Б и б с помощью блока 6 для каждой из станций поочередно устанавливается соответствующий коэффициент пе- 4 редачи аттенюатора 3. Поскольку между коэффициентом передачи аттенюатора 3 и управляющим сигналом, поступающим с выхода блока 6, существует однозначное соответствие, то управляющий сигнал с выхода блока

6 содержит информацию, позволяющую косвенно, через коэффициент передачи аттенюатора 3, определить амплитуды сигналов станций 4, Б и Ь на входе аттенюатора 3. При этом чем больше амплитуда сигнала на входе аттенюатора 3, тем больше управляющее число на выходе блока 6 и тем меньше коэффициент передачи аттенюатора 3 °

С выхода блока 6 сигналы, содержащие информацию о коэффициентах передачи аттенюатора 3 для каждой из станций Д, 6 и & (косвенно определяющие амплитуды сигналов станций Д, 5 и 8 на входе аттенюатора 3) в виде двоичных шестираэрядных чисел поочередно, в соответствии с временем прихода сигналов станций 4,8 и 8 цоступают на вход

У блока 8 выделенйя амплитуды ближней станции, в котором осуществляется определение наибольшего иэ поступивших чисел, косвенно определяющего амплитуду ближней станции.

Работа блока 8 происходит следующим образом. В момент включения устройства на управляюпщй вход блока 8 с второго выхода вычислителя

5 поступает код установки нуля "01".

При этом логический "0" поступает на вторые входы элементов И 16 и 17, а логическая "1" — на входы (входы установки нуля) однотактных параллельных N -разрядных (N = 6) регистров 11 и 12. По. этому сигналу на выходах регистров 11 и 12 устанавливается нулевое число, т.е. код

"000000". Выходные сигналы регистров

11 и 12 поступают соответственно на первый (Д) и второй (5) входы компаратора 13. На выходе компаратора 13 сигнал равен логической "1" только в том случае, когда число, поступающее на первый вход (Д) компаратора, превышает число, поступающее на его второй (б) вход. В данном случае числа, поступающие на оба входа компаратора, равны межпу собой, и на выхопе компаратора 13 присут ствует сигнал "Лог.0", который с выхода комнаратора 13 поступает на 3 -вход 85 -триггера 14 и на вход элемента НЕ 15, с выхода которого сигнал "Лог.1" поступает на 5 -вход R5 -триггера 14. Вход 0 — нулевой вход триггера, а вход 8 — его единичный вход. При поступлении сигнала

"Лог.1" с выхода элемента НЕ 15 на б-вход R5 -триггера 14 на его прямом выходе (q) устанавливается логическая "1", а на инверсном (q) логический "0". Логическая "1" с прямого выхода 05 -триггера 14 поступает на первый вход элемен1144062

12 та И 16, а логический "О" с инверсного выхода RQ -триггера 14— на первый вход элемента И 17. Поскольку первоначально на вторые входы элементов И 16 и 17 с управляющего входа блока 8 поступает логический "О", то выходные сигналы элементов И 16 и 17 равны логическому "0". Сигналы "Лог.О" с выходов элементов И 16 и 17 поступают на С -входы регистров 11 и

12, на выходах которых при этом сохраняются нулевые выходные сигналы.

После отработки системы АРУ аттенюатора 3 с выхода блока 6 на информационный вход блока 8, т.е. на 2 -входы регистров 11 и 12, поступает записанное в виде шестиразрядного параллельного двоичного кода управляющее число, косвенно определяющее амплитуду сигнала станции 4 а с второго выхода вы) числителя 5 на управляющий вход блока 8 — тактовьй импульс, представляющий собой двоичное число

10, записанное в виде двухразряд ного параллельного двоичного кода. . При этом на вторые входы, элементов И 16 и 17 поступает сигнал

"Лог.1", в результате чего на выходе элемента И 16 появляется логическая "1". Под действием логической "1", поступившей с выхода элемента И 16 íà C -вход регистра 11, на выходе регистра 11 вместо нулевого числа записывается управляющее число с выхода блока 6, косвенно определяющее амплитуду сигнала станции 1 на входе аттенюатора

3. Это число поступает на первый вход компаратора 13, на второй вход которого поступает нулевое число с выхода регистра 12. Поскольку управляющее число, определяющее амплитуду сигнала станции Д боль1 ше нуля, на выходе компаратора 13 появляется сигнал "Лог. 1", который поступает на Й -вход 85 -триггера

14, устанавливая тем самым на его прямом выходе (q) логический "О", а на инверсном (Ц) — логическую "1".

С инверсного выхода R5 -триггера 14 сигнал "Лог.1" поступает на первьй вход элемента И 17.

На втором такте работы блока 8 с выхода блока 6 на 3 -входы регист5

Z5 за

4О

55 ров 11 и 12 поступает управляющее

1 число, соответствующее сигналу станции Б, а с второго выхода вычислителя 5 на управляющий вход блока 8 поступает тактовьй импульс — двоичное число "10", записанное в параллельном двоичном коде.

При этом на вторые входы элементов И 16 и 17 поступает сигнал

"Лог.1", в результате чего на выходе элемента И 17 появляется логическая "1". Под действием логической "1", поступившей с выхода элемента И 17 на С -вход регистра 12, на выход которого вместо нулевого числа записывается управляющее число с выхода блока 6, косвенно определяющее амплитуду сигнала станции 5, Это число поступает на второй вход компаратора 13, на первый вход которого с выхода регистра 11 поступает число, определяющее амплитуду станции А, Поскольку амплитуда сигнала станции A больше амплитуды сигнала станции Б на выходе компаратора 13 сохраняется логическая "1". Сигнал "Лог.1" с выхода компаратора 13 поступает на -вход 5 -триггера 14, устанавливая тем самым на его прямом (Q) выходе логический "О", а на инверсном (q) — логическую "1". С инверсного выхода g5 -триггера 14 сигнал

"Лог.1" поступает на первый вход элемента И 17.

На третьем такте работы блока 8 с выхода блока 6 на 2 -входы регистров 11 и 12 поступает управляющее число, определяющее амплитуду сигнала станции 6 а с второго выхода вычислителя 5 на управляющий вход блока 8 поступает тактовый импульс — двоичное число "10". При этом на вторые входы элементов И 16 и 17 поступает сигнал "Лог. 1", в результате чего на выходе элемента И 17 появляется логическая "1".

Под действием логической "1", поступающей с выхода элемента И 17 на 0 -вход регистра 12, на выходе регистра 12 записывается управляющее число с выхода блока 6, определяющее амплитуду сигнала станции 8, Это число поступает на второй вход компаратора 13, на первый вход которого с выхода регистра 11 поступает число, определяющее амплитуду станции . Поскольку амплитуда сиг13 нала станции A больше амплитуды сигнала станции 3 на выходе комт паратора 13 сохраняется сигнал

"Лог.1", который поступает на -вход 38 -триггера 14, устанавливая тем самым на его прямом (g) выходе логический "О", а на инверс ном (g) — логическую "1". С инверсного выхода RG-триггера 14 сигнал "Лог. 1" поступает на первый вход элемента И 17.

На четвертом такте работы блока

8 с выхода блока 6 на 3 -входы ре гистров 11 и 12 вновь поступает управляющее число, соответствующее амплитуде сигнала станции А, а с второго выхода вычислителя 5 на управляющий вход блока 8 поступает тактовый импульс — двоичное число "10". При этом на вторые входы элементов И 16 и 17 поступает сигнал "Лог.1", в результате чего на входе элемента И 17 появляется логическая "1", Под действием логической "1", поступившей с выхода элемента И 17 на С -вход регистра 12, на выход регистра 12 за"

1п сывается управляющее число с вы" хода блока 6, определяющее амплитуду сигнала станции Д, Это число поступает на второй вход компаратора 13, на первый вход которого с выхода регистра 11 также поступает число, определяющее амплитуду станции, Поскольку числа, поступающие на оба входа компаратора

13, равны между собой, на выходе компаратора 13 появляется сигнал

"Лог.О", который поступает на вход элемента НЕ 15, с его выхода поступает на 5 -вход Я -триггера 14„ устанавливая тем самым на его прямом выходе логическую "1", а на инверсном — логический "0". С прямого выхода RG-триггера 14 сигнал

"Лог.1" поступает на первый вход элемента И 16.

На пятом такте работы блока 8 с выхода блока 6 на 3 -входы регистров 11 и 12 поступает управляющее число, определяющее амплитуду сигнала станции Б а с второго выхода

) вычислителя 5 на управляющий вход . блока 8 поступает тактовый импульс двоичное число "10". При этом на вторые выходы элементов И 16 и 17 поступает сигнал "Лог. 1", в результате чего на выходе элемента И 16

1 44062

14 появляется логическая "1". Под действием логической "1", поступающей с выхода элемента И 16 на

С -вход регистра 11, на выходе регистра 11 записывается число, соответствующее амплитуде сигнала станции b, Это число поступает на первый вход компаратора 13, на второй вход которого с выхода регистра 12 поступает число, соответствующее амплитуде станции Д, Поскольку амплитуда сигнала станции A больше амплитуды сигнала станции Б, на выходе комларатора 13 сохраняется сигнал "Лог.О", который поступает на вход элемента НЕ 15, а с

его выхода поступает на 6 -вход

I(5-триггера 14, устанавливая тем самым на его .прямом выходе логическую "1", а на инверсном — логический "0". С прямого выхода

55-триггера 14 сигнал "Лог.1" поступает на первый вход элемента И 16.

Аналогичным образом происходит работа блока 8 на шестом, седьмом и т.д. тактах.

10

30

Из рассмотренного видно, что, начиная с четвертого такта, на выходе регистра 12 являющегося выходом блока 8, выделяется наибольшее из поступивших с выхода блока

6 управляющих чисел, косвенно определяющее амплитуду ближней станции на входе аттенюатора 3. Не трудно показать, что при любом другом распределении соотношений амплитуд сигналов станций A,g и

В и при другой последовательности приема станций не позже, чем на четвертом такте, на выходе блока 8 устанавливается число. соответствующее. амплитуде ближней станции на входе аттенюатора 3.

Сигнал свыхода блока 8,,содержащий информацию об амплитуде сигнала ближней станции поступает на вход блока 9 определения перегрузки. В.предлагаемом устройстве под перегрузкой понимается превышение В,о уровня сигнала на входе аттенюатора 3 над пороговым уровнем U> на величину, большую чем

Dp ppgg В этом случае на выходе блока б устанавливается максимальное управляющее число ("111111") и коэффициент передачи аттенюатора 3 становится минимальным.!

6 случае, если число, поступающее на его первьй (Д) вход, больше числа, поступающего на второй (8) вход. В остальных случаях выходные сигналы компараторов 18 и 19 равны логическому "0". Отсюда следует, что входной сигнал компаратора 18 равен логической " 1" при Пр ъ77,5 дБ логи ескому 0 — npH Dpz <77 5 дБ.

Соответственно выходной сигнал компаратора 19 равен логической " 1" при D ро (75 дБ и логическому "0"— при П о )75 дБ.

Выходные сигналы компараторов

18 и 19 формируют выходной сигнал блэка 9 в виде двухразрядного двоичного кода, причем старший разряд формируется компаратором 19, а младший — компаратором 18. Таким образом на выходе блока 9 при

Dpe > 77,5 дБ присутствует код "01", при 75 дБ « Рр» а 77,5 дБ — код "00", а при D а 75 дБ — код "10". Отсюда следует, что рассматриваемому случаю Dpo c D p. npep, = 77,5 дБ соответв1 11 ствуют два выходных кода — 00 и

Эти коды поступают на информационньй вход блока 10. При этом сигнал с выхода компаратора 18 блока 9 поступает на первый вход элемента И 22 и на первый управляющий вход ключа 26, а сигнал с выхода компаратора 19 блока 9 поступает на первый вход элемента И 23 и на второй управляющий вход ключа 26.

На третий управляющий вход ключа

26 поступает сигнал с выхода элемента ИЛИ 29. Ключ 26 управляется трехразрядным двоичным кодом. Сос- тояние младшего разряда этого кода определяется сигналом, поступающим на первьй управляющий вход ключа 26 с первого входа элемента И 22,т.е. с выхода компаратора 18 блока 9.

Состояние среднего разряда определяется сигналом, поступающим на второй управляющий вход ключа 26 с первого входа элемента И 23, т.е. с выхода компаратора 19 блока 9.

Состояние старшего разряда определяется сигналом, поступающим на третий управляющий вход ключа 26 с вы-, хода элемента ИЛИ 29. Ключ 26 разоми кнут при постчппении кодов 000

"010", " 100" и замкнут при поступле нии кодов "001", " 101", " 110".

15 1144062

В предлагаемом устройстве факт наступления перегрузки определяется косвенным образом в блоке 9 путем сравнения управляющего числа для сигнала ближней станции, вьщеленного блоком 8, с опорным числом, которое формируется в блоке 9 с помощью источника 20 опорного сигнала и соответствует управляющему сигналу "111110", устанавливаемому 10 на выходе блока 6 при превышении амплитуды сигнала на входе аттенюатора 3 над пороговым уровнем на ве. личину, равную Dpo =-Dp пре, Следовательно, если амплитуда сигнала ближней станции на входе аттенюатора 3 превышает пороговый уровень

U> на величину, большую чем Dp,пре то управляющее число "111111" на выходе блока 6, вьщеленное блоком 2п

8, больше опорного числа "111110", формируемого источником 20. Второе опорное число, формируемое в блоке 9 источником 21, на одну единицу меньше, чем первое, т.е. равно 25

"111100".

Сравнение информационных сигналов с опорными в блоке 9 осуществляется с помощью компараторов

18 и 19. Компараторы 18 и 19 идентичны рассмотренному компаратору

13 блока 8. Сигнал с выхода блока 8 (шестиразрядное двоичное число) поступает на первьй (Й) вход компаратора 18 и на второй (Б) вход компаратора 19. На второй вход компаратора 18 с выхода источника 20 опорного сигнала поступает двоичное число "11 1110", соответствующее . управляющему сигналу на выходе бло- 4О ка 6, который устанавливается при превышении входного сигнала аттенюатора 3 над пороговым уровнем U „ на Р пре4 = 77,5 дБ и соответстр,прЕд вует в ючению в аттенюаторе 3 пя- 45 ти наибольших ступеней аттенюации.

На первый вход компаратора 19 с выхода источника 21 опорного сигнаI 11 ла поступает двоичное число 111100 соответствующее управляющему 50 числу на выходе блока 6. Это число устанавливается при превышении сигнала аттенюатора 3 над пороговьи уровнем на 75 дБ и соответствует включению четырех наибольших ступеней аттенюации в аттенюаторе 3.

Компараторы 18 и 19 формируют на

11 11 своих выходах сигнал 3Ior.1 в том

l7 1

Накопительным элементом блока 10 является реверсивный М -разрядный (M=4) счетчик 25, который осуществляет накопление счетных импульсов, поступающих на его счетный вход (С-вход) через ключ 26 .и элемент 27 задержки с выхода делителя 28 частоты. Первоначально на всех выходах счетчика 25 присутствуют сигналы, равные логическому "0". Нулевой выходной сигнал счетчика 25 сформирован с помощью управляющего сигнала установки нуля (двоичного числа

"01"), поступающего в момент включения устройства на управляющий вход блока 10 с второго выхода вычислителя 5. При этом сигнал "Лог.0" поступает на вход делителя 28 частоты, а "Лог.1" — на g -вход (вход установки нуля) счетчика 75. По этому сигналу на всех М =4 выходах счетчика 25 устанавливаются логи-. ческие "О", т.е. двоичное число

"0000". При поступлении сигнала

"IIor.О" с выходов счетчика 25 на входы элемента ИЛИ 29 на выходе элемента ИЛИ 29 устанавливается сигнал "Лог.О", который с выхода элемента ИЛИ 29 поступает на третий управляющий вход ключа 26, а на второй и первый входы поступают управляюшие сигналы соответственно с первых входов элементов И 23 и 22. В соответствии с изложенным рассматриваемому случаю Dp< (D> л е соответствуют два управляющих кода для клю--а 26 — коды "ООО" и "010". Под действием кодов "000" и "010" ключ 26 размыкается, размыкая тем самым цепь, по которой на счетный вход (С-вход) счетчика 25 поступают счетные импульсы. Следовательно, в рассмотренных случаях изменения нулевого состояния счетчика 25 не происходит, и на управляющий вход аттенюатора 7 с выхода блока 10 поступает нулевой управляющий сигнал — код

"0000", устанавливающий коэффициент передачи аттенюатора 7 равным единице. Следовательно, в случае, когда

В о 4 D „ >т.е. отсутствует перегрузка, 1 = 1 и вся регулировка усиления в устройстве осуществляется с помощью аттенюатора 3.

Рассмотрим случай, когда, например в результате изменения местоположения устройства, превышение D сигнала ближней. станции на входе

144062

Сигналы "Лог.1" и "Лог.О" с выхода блока 9 поступают соответственно на первый и второй управляющие входы ключа 26 блока 10, на третий управляющий вход которого, как было показано, вначале поступает сигнал "Лог.0", т.е. поступает код "001". Под действием управляющего кода "001" ключ 26 замыкается, замыкая тем самым цепь для прохождения счетных импульсов на счетный вход счетчика 25. Сигнал

"Лог. 1" с входа блока 10 также поступает на первый вход элемента И 22, а сигнал "Лог.О" с входа блока 10 — на первый вход элемента И 23, При поступлении с выхо да делителя 28 частоты на вторые аттенюатора 3 над пороговым уров aeM U<, становится больше, чем

Dp,„ = 77,5 дБ, т.е ° возникает перегрузка.

Такой сигнал не может быть уменьшен до уровня U при включении пяти максимальных ступеней аттенюации, дающих ослабление (40+20+

+10+5+2,5) дБ = 77,5 дБ, и .поэтому в аттенюаторе 3 включаются все шесть ступеней аттенюации, дающие общее ослабление (77,5+1,25) дБ.

Такой аттенюации соответствует управляющее двоичное число "111111", появлиющееся на выходе блока 6 во время приема сигналов ближней станции. Это число, как быпо показано, выделяется на выходе блока

8, откуда поступает на первый вход компаратора 18 и на второй вход компаратора t9 блока 9. В компараторе

18 число "1 11111" сравнивается с числом "11.1110", поступающим на второй его вход с источника 20, и поскольку двоичное число "111111"

;больше "111110", на выходе компара- .

:тора 18 появляется сигнал "Лог.1".

В компараторе 19 число "111100", поступающее на его первый вход с источника 21, сравнивается с числом "111111", поступающим на второй вход с входа блока 9, и поскольку двойное число "111100" меньше "111111", на выходе компаратора 19 появляется сигнал "Лог.О", Сигналы "Лог.1" с выхода компаратора 18 и "Лог.О" с выхода компаратора 19 образуют код "01" выходного сигнала блока 9.

1144062

20 входы элементов И 22 и 23 счетного импульса ("Лог. 1") на выходе элемента И 22 появляется логическая

"1" в результате имеющего место совпадения сигналов "Лог.1" на обоих входах элемента И 22.

Сигнал "Лог.1" с выхода элемента И 22 поступает на 5 -вход (единичный вход) ЙЯ -триггера 24, а на его -вход с выхода элемента И 23 поступает сигнал "Лог.О".

При поступлении логической "1" на

5-вход 85-триггера 24 на его неинвертирующем выходе, соединенном с входом управления реверсом счетчика

25, появляется логическая "1" ° Под действием логической "1", поступающей с выхода RG -триггера 24, счетчик 25 устанавливается в режим суммирования счетных импульсов

"Лог.1", поступающих с выхода дели теля 28 частоты через ключ 26 с задержкой, формируемой элементом 27.

Элемент 21 задержки предназначен для задержки счетного импульса на время, необходимое для прохождения импульса через элементы И 22 и 23 на вход управления реверсом счетчика 25. Счетные импульсы "Лог.1" с выхода делителя 28 частоты поступают с частотой, как минимум, в четыре раза меньше, чем тактирующие импульсы, поступающие на управляющий вход блока 10 с второго выхода вычислителя

5 в виде двоичного числа " 10".

Объясняется это тем, что установка коэффициента передачи в аттенюаторе 7 осуществляется после выделения амплитуды ближней станции в блоке

8, на что требуется четыре тактовых. импульса, поступающих с дополнительного выхода вычислителя 5 в виде двоичного числа "10".

Первый счетный импульс ("Лог. 1"), поступающий на счетный вход счетчика 25,. записывает логическую "1" в младшем разряде, т.е. изменяет выходной код счетчика 25 с "0000" на

"0001". При этом, в результате появления на одном из выходов счетчика

25 логической "1", появляется логическая "1" и на выходе элемента ИЛИ

29, с выхода которого сигнал "Лог.1" поступает на третий управляющий вход ключа 26, изменяя тем самым его управляющий код с "001" на "101", под действием которого ключ ?6 оста50

Рассмотрим случай, когда при включенном аттенюаторе 7 в результате, например, изменения местоположения устройства, превышение

Dpp сигнала ближней станции на входе аттенюатора 3 над пороговьм уровнем Uä не станет ниже 75 дБ (D« 75 gB). IIp » sToN Ha вых ется замкнутым. В результате измерения выходного сигнала счетчика 25 с

"0000" на "0001" изменяется управляющее число на управляющем входе аттенюатора 7.

Под действием управляющего числа

"0001", поступающего с выхода блока

10 на управляющий вход аттенюато- ра 7 при возникновении перегрузки, 10 включается его первая ступень атте- . нюации, обеспечивающая уменьшение коэффициента передачи на 2,5 дБ.

Если такой аттенюации оказывается недостаточно и по-прежнему сохраня15 ется перегрузка, т.е. В ъ 0 о

77,5 дВ, то после прихода следующего счетного импульса на С-вход счетчика 25 (с выхода делителя 28 частоты) его состояние изменяется на единицу, в результате чего управляющее число на управляющем входе аттенюатора 7 изменяется с "0001" на "0010". Под действием этого числа включается вторая ступень аттенюации аттенюатора 7, т.е.

5 дБ, уменьшая его коэффициент передачи.

Уменьшение коэффициента передачи в аттенюаторе 7 происходит до тех пор, пока не устанавливается соотношение 75 дБ D><77,5 дБ, соответствующее прекращению перегрузки.

В этом случае на выходах компарато:ров 18 и 19 блока 9 определения

35 перегрузки появляются сигналы, равные логическому "О", которые с выходов компараторов 18 и 19 образуют код

"00" выходного сигнала блока 9.

Сиг алы "Лог.О" с выхода блока 9

40 поступают на первый и второй управляющие входы ключа 26 блока 10, изменяя его управляющий код с "101 на "100". Под действием этого кода ключ 26 размыкается, не пропуская

45 более счетные импульсы на С -вход счетчика 25 и прекращая тем самым накопление выходного сигнала блока 10 и изменение состояния аттенюатора 7.

1144

21

1 компаратора 18 блока 9 появляется сигнал "Лог ° 0", а на выходе компаратора) 19 блока 9 — сигнал

"Лог.1", которые образуют код "10" выходного сигнала блока 9 и с его 5 выхода поступают соответственно на первый и второй управляющие входы ключа 26 блока 10, на третий управляющий вход которого поступает в этом случае логическая "1", т.е. поступает код "110". Под действием управляющего кода "110" ключ 26 замыкается, замыкая цепь для прохождения счетных импульсов на счетный вход счетчика 25. Сигнал "Лог.1" 15 с выхода блока 10 также поступает на первый вход элемента И 23, а сигнал "Лог.О" с входа блока 10 - на первый вход элемента И .22. При поступлении с выхода делителя 20

28 частоты на вторые входы элеI ментов И 22 и 23 появляется логическая "1" в результате имеющего места совпадения сигналов "Лог.1" на обоих входах элемента И 23.

Сигнал "Лог.11 с выхода элемента И 23 поступает на -вход (нулевой вход) 85 -триггера 24, в резуль. тате чего на его неинвертирующем выходе, соединенном с входом управления реверсом счетчика 25, появляется логический "О".

Под действием логического "О", поступающего с выхода gQ -триггера 24, счетчик 25 устанавливается 35 в режим вычитания. При этом при поступлении на его С -вход счетного импульса ("Лог.1") из числа, записанного на выходе счетчика, вычитается единица. В результате при 40 поступлении счетного импульса управляющий код аттенюатора 7 уменьшается на одну единицу в младшем разряде. Соответственно с изменением управляющего кода изменяется и коэф- 45 фициент передачи аттенюатора 7, увеличиваясь с каждым счетным импульсом на 2,5 дБ. Увеличение коэффициента передачи в аттенюаторе

7 происходит до тех пор, пока пре- 50 вышение Эгд сигнала ближней станции на входе аттенюатара 3 над пороговым уровнем U не станет 75 дБ 6 Dp и с 77,5 дБ. В этом случае на выходах компараторов 18 и 19 блока 9 оп-,55 рщеления перегрузки появляются сигналы, равные "Лог.О", с выходов компараторов 18 и 19 образуют код

062

"00" выходного сигнала блока 9 и поступают на первый и второй управляющие входы ключа 26 блока 10, изменяя его управляющий код с "110" на "100". Под действием этого кода ключ 26 размыкается, не пропуская более счетные импульсы на С -вход счетчика 25,. прекращая тем самым отрицательное накопление выходного сигнала блока 10 и .изменение состояния аттенюатора 7.

Рассмотрим также возможный случай, когда в результате вычитания на выходе счетчика 25 устанавливается нулевое число (код "ОООО" ), что соответствует максимальному коэф= фициенту передачи аттенюатора 7 (К =ll), но при этом сохраняется соотношение В „ c 75 дБ.

В этом случае на выходах компараторов 18 и 19 блока 9 сохраняются соответственно логический "О" и логическая 1". Сигналы с выходов комиараторов образуют код "10" выходного сигнала блока 9. Сигналы

"Лог.О" и "Лог,1" с выхода блока 9 поступают соответственно на первый и второй управляющие входы ключа

26 блока 10, на третий управляющий вход которого поступает "Лог.О" с выхода элемента ИЛИ 29. Под действием управляющего кода "010" ключ 26 размыкается, не пропуская более счетные импульсы на С -вход счетчика 25, предотвращая тем самым дальнейшее изменение состояния счетчика (т.е. переброс кода с "0000" на "1111")..В этом случае регулирование амплитуды сигналов осуществляется только аттенюатором 3.

В результате совместного дей-. ствия аттенюаторов 3 и ? на вход вычислителя 5 с выхода АЦП 4 поступают сигналы станций А,Б и 6, отфильтрованные от внеполосных и внутриполосных помех, выравненные по амплитуде и равные пороговому уровню IJ и преобразованные в цифровую форму. Вычислитель 5 осуществляет измерение временных интервалов меяду приходом сигналов ведомых станций б и 3 и сигналами ведущей станции A и по измеренным временным интервалам вычисление навигационных параметров.

При этом точность измерения временных интервалов в предлагае23 мом устройстве выще, чем в известном. Объясняется это тем, что аттенюатор 7 осуществляет только общее для станций A Б и 5 изменение коэффициента усиления устройства, а существующий между сигналами станций разбаланс устраняется только раздельной (по станциям) регулировкой коэффициента передачи аттенюатора 3. Предлагаемая регулировка аттенюатора 7 с помощью блоков 8-10 позволяет устранить перегрузку всей входной цепи, а не только режекторного фильтра,как в известном устройстве, а также

144062

24

L. исключает появление амплитудноманипулированных помех, возникающих в результате изменения коэффициента передачи аттенюатора 7 (что имеет место в известном устройстве) . Это повыпает, по сравнению с известным устройством, динамический диапазон устройства, а также величину подавления -помехи, 10 что приводит к увеличению точ ности измерения временных интервалов при приеме отличающихся по амплитуде радиоимпульсных сигналов в условиях воздействия постоянной

15 по амплитуде помехи.

1144062

Фиг.2

ВНИИПИ Закаэ 900/38 ТиРаж 748 Поддисное

Филиал ППП "Патевт", r.Óìõ.îðîä, ул.Проектнаа, 4