Многоканальный преобразователь угла поворота вала в код

 

ССНОЭ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (ll) А

4(51) Н 03 И 1/48

ОПИСАНИЕ ИЗОБРЕТ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3634721/24-24 (22) 04,07. 83 (46) 07.03.85. Бюл. Ф 9. (72) А.А.Андреев, Л.А.Серкин, . С.В.Сипкин, В.В.Петров и Г.И.Трусов (53) 681.325(088.8) (56) 1. Авторское свидетельство СССР ((- 732956, кл. G 08 С 9/04, 1977.

2. Авторское свидетельство СССР

Ф 947895, кл. G 08 С 9/04, 1980 (прототип) . (54)(57) 1. МНОГОКАНАЛЬНЬП1 ПРЕОБРАЗОВАТЕЛЬ УГЛА ПОВОРОТА ВАЛА В КОД, содержащий синусно-косинусные датчики угла, подключенные к входам коммутатора, первый и второй выходы коммутатора подключены к одним входам первого и второго блоков выборки, выходы которых подключены к одним входам первого и -второго блоков сравнения, блок эталонного напряжения, подключенный к первым входам первого и второго декодируюцих преобразоватЕлей, первые выходы. которых подключены к другим входам первого и второго блоков сравнения, выходы первого и второго блоков сравнения подключены к вторым входам первого и второго декодирующих преобразователей, вторые выходы которых подключены к первому входу распределительного блока, первый выход распределительного блока подключен к управляющему входу коммутатора, второй выход — к другим входам первого и второго блоков вы-* борки, третий выход — к третьим входам первого и второго декодирующих преобразователей, блок определения октантов, первый выход которого подключен к цифровой вычислительной машине, отличающийся тем, что, с целью повышения точности и расширения области применения, в него введен блок асинхронного обмена, входы которого соединены с вторым, третьим и четвертым выходами блока определения октантов, первый выход подключен к четвертым входам первого и второго декодирующих преобразователей, второй выход — к первому входу блока определения октантов, второй, третий и четвертый входы блока. определения октантов соединены соответственно с четвертым выходом распредели. тельного блока, выходом цифровой вычислительной машины и третьими выходами первого и второго декодирующих преобразователей, а пятый выход блока определения октантов подключен к второму входу распределительного блока.

2. Преобразователь по п.1 о т—

1л и ч а ю шийся тем, что блок определения октантов содержит блок . микропрограммной памяти, арифметический блок, блок памяти, блок управления обменом, блок регистров, интерфейсный блок и блок совмещения, взаимно связанные между собой через двунаправленную шину передачи информации, блок микропрограммной па- . мяти и арифметический блок соединены один с другим дополнительной дву" направленной шиной, вторые входы и выходы блока управления обменом и интерфейсного блока взаимно соединены один с другими, первый вход бло-: ка определения октантов подключен к вторым входам блока памяти, блока регистров и третьему входу интерфей11441 сного блока, второй, третий и четвертый входы блока определения октантов подключены соответственно к третьему входу блока микропрограммной памяти, к четвертому входу интерфейсного блока и к входу двунаправленной шины, выход блока совмещения подключен к первому выходу блока определения октантов, третий выход интерфейснега блока подключен к второму выходу блока определения октантов

t и к третьему входу блока памяти, вторые выходы блока памяти и выходных регистров объединены и подключе- ны к третьему выходу блока определения октантов и к пятому входу интерфейсного блока, выход двунаправленной шины подключен к четвертому выходу блока определения октантов пятый выход которого соединен с третьим выходом блока памяти.

Изобретение относится к автоматике и вычислительной технике и может быть использовано для связи аналоговых источников информации с вычислительными комплексами. S

Известны многоканальные преобразо. ватели угла поворота вала в код, содержащие СКТ-датчики, соединенные с входным коммутатором, коммутатор квадрантов, вход которого соединен 1п с первым выходом распределительного блока, второй выход которого соедине с первым входом декодирующего преобразователя код-напряжение, выход которого соединен с одним из входов блока сравнения, выход последнего— с вторым входом декодирующего преобразователя, при этом входной коммутатор соединен с коммутатором квадрантов, первый выход которого соединен с входом распределительного блока, а второй и третий выходы последнего через развязывающие усилители — с третьим входом декодирующего преобра-! зователя, при этом второй вход блока сравнения заземлен (1) .

Недостатком таких преобразователей является их невысокая точность.

Наиболее близким техническим решением к изобретению является многоканальный преобразователь угла поворота вала в код, содержащий синусно.косинусные датчики угла, подключенные к входам коммутатора, первый и второй выходы коммутатора подключены к одним входам первого и второго блоков выборки, выходы которых под-. ключены к одним входам первого и второго блоков сравнения, блок эталонного напряжения, подключенный к первым входам первого и второго декодирующих преобразователей, первые выходы которых подключены к другим входам первого и второго блоков сравнения, выходы первого и второго блоков сравнения — к вторым входам первого и второго декодирующих преобразователей, вторые выходы которых подключены к первому входу распределительного блока, первый выход распределительного блока — к управляюще му входу коммутатора, второй выход— к другим входам первого и второго блоков выборки, третий выход — к третьим входам первого и второго декодирующих преобразователей, блок определения октантов, первый выход которого подключен к цифровой вычислительной Машине, четвертый выход распределительного блока — к одним входам первого и второго блоков усреднения, другие входы которых соединены с третьими выходами первого и второго декодирующих преобразователей, а выходы первого и второго блоков усреднения подключены к первому и второму входам блока определения октантов, третий и четвертый входы которого соединены с пятым и шестым выходами распределительного блока (2).

Недостатком известного преобразователя является функциональная зависимость выходного кода от угла поворота, что ограничивает его область применения и требует применения вычислительного устройства для формирования линейной зависимости выходного кода от угла поворота.

11441

Цель изобретения — повышение точ-) ности и расширение области применения многоканального преобразователя угла поворота вала в код.

Поставленная цель достигается тем, что в многоканальный преобразователь угла поворота вала в код, содержащий синусно-косинусные датчики угла, подключенные к входам коммутатора, первый и второй выходы коммутатора под- 10

1ключены к одним входам первого и второго блоков выборки, выходы которых подключены к одним входам первого и второго блоков сравнения, блок эталонного напряжения, подключенный к первым входам первого и второго декодирующих преобразователей, первые выходы которых подключены к другим входам первого и второго блоков сравнения, выходы первого и второго блоков сравнения — к вторым входам первого и второго декодирующих преобразователей, вторые выходы которых подключены к первому входу распределительного блока, первый выход распре- д делительного блока †. к управляющему входу коммутатора, второй выход — к другим входам первого и второго блоков выборки, третий выход — к третьим входам первого и второго декодирующих преобразователей, блок определения октантов, первый выход которого подключен к цифровой вычислительной машине, введен блок асинхронного обмена, входы которого соединены с вторым, третьим и четвертым выходами блока определения октантов, первый выход подключен к четвертым входам первого и второго декодирукяцих преобразователей второй выход — к перФ

40 вому входу блока определения октантов, второй, третий и четвертый входы блока определения октантов соединены соответственно с четвергьж выходом распределительного блока, выхо45 дом цифровой вычислительной машины и третьими выходами первого и второго декодирующих преобразователей, а пятый выход блока определения октантов подключен к второму входу распределительного блока. и

Блок определения октантов содержит блок микропрограммной памяти, арифметический блок, блок памяти, блок управления обменом, блок регистров, ин- 55 терфейсный блок и блок совмещения, взаимно связанные между собой через двуналравленную шину передачи инфор90 4 мации, блок микропрограммной памяти и арифметический блок соединены один с другим дополнительной двунапранлен— ной шиной, вторые входы и выходы блока управления обменом и интерфейсного блока взаимно соединены, первый вход блока определения октантов подключен к вторым входам блока памяти, блока регистров и третьему входу интерфейсного блока, второй, третий и четвертый входы блока определения октантов — соответственно к третьему входу блока микропрограммной памяти, к четвертому входу интерфейсного блока и к входу двунаправленной шины, выход блока совмещения — к первому выходу блока определения октантов, третий выход интерфейсного блока — к второму выходу блока .определения октантов и к третьему входу блока памяти, вторьп. выходы блока памяти и выходных регистров объединены и подключены к третьему выходу блока определения октантов и к пятому входу интерфейсного блока, выход двунаправленной шины подключен к четвертому выходу блока определения октантов, пятый выход которого соединен с третьим выходом блока памяти.

На фиг.1 приведена структурная схема преобразователя; на фиг.2 функциональная схема интерфейсного блока.

Преобразователь содержит синуснокосинусные датчики 1 (СКТ), коммутатор 2, блоки 3 выборки, декодирующие преобразователи 4, блоки 5 сравнения, блок 6 определения ок антов, блок. 7 асинхронного обмена, распределительный блок 8, блок 9 эталонного напряжения, регистры 10 последовательного приближения, электронный ключи 11 разрядов с резисторными матрицами

8-2, блок 12 микропрограммной памяти., арифметический блок 13 блок 14 памяти, блок 15 управления обменом, блок 16 регистров, интерфейсный блок

17, двунаправленную шину 18 передачи информации, блок 19 совмещения, блок

20 синхронизации, распределитель 21 тактовых импульсов, блок 22 адресного управления, блок 23 управления, блок

24 управления обменом, обеспечивающий квитирование обмена информацией с блоком 13 и квитирование обмена командами с блоком 12, блок 25 синхронизации, регистр и дешифратор 26 микрокоманд, блок 27 сопряжения и управ1144! 90 ления магистральными приемопередатчиками.

Блок 6 определения октантов построен на основе микропроцессорного комплекта низкопороговых КМОП БИС се- 5 рии 588, предназначенного для построения развитых микровычислительных систем. Блок 6 выполняет следующие функции; сбор информации с регистров

10 и определение усредненных (по трем отсчетам) кодов напряжений

Usink u Ucos ф датчиков 1 (грубого и точного каналов), вычисление кодов тангенса (котангенса) угла поворота вала 15

U з1пЫ

К

U созФ

П cosa или К, П sins для U sinu < U cos k,.ля U sin< ) U созе, определение кода угла в диапазоне

0-45о (октанта),g=arctgK< n U sin® U cosa или

g =90 -atctgK для U sinoi ) U cos,,опредепение кода номера октанта, со- д гласование кодов угла поворота датчиков 1 грубого и точного каналов.

Блок 6 определения октантов состоит из блока 12 микропрограммной памяти (БИС УП КР588ВУ2), преобразующего ®

16-разрядные коды команд в последовательность 13-разрядных микрокоманд, арифметического блока 13 (БИС АУ

КР588ВС2), представляющего собой универсальный асинхронный модуль обра- 35 ботки цифровой информации для приема, оперативного хранения (на 16-разрядных регистрах общего назначения РОН), обработки и выдачи числовой и адресной информации с одной информационной шиной, шиной микрокоманд и шиной индикации состояния, блока 14 памяти (БИС 556PT7), предназначенного для хранения команд программы, блока 15 управления обменом (БИС СК КР588ВГ1),4 реализующего управление обменом по заданному алгоритму; блока 16 регистров, представляющего модуль ОЗУ, в котором накапливаются результаты преобразования, интерфейсного блока 17 S0 (БИС СК КР588ВГ1), предназначенного для обеспечения функционирования процессорного комплекта по соответству- ющей временной диаграмме работы;двунаправленной 16-разрядной шины 18 данных, адресов и команд (формирователи 531АПАП, либо 589АП16), блока

19 совмещения, обеспечивающего связь по соответствующему алгоритму обмена блока 6 определения октантов с БЦВМ.

Если БЦВМ имеет широкую шину (шины адресов и данных разделены одни от других), то блок 19 реализуется на

БИС АД (адаптер узкая шина — широкая шина), либо на наборе ИС; если БЦВМ имеет узкую шину, то блок 19 реализу ется на обычных интегральных ключах, управляемых по прерыванию от БЦВМ.

Блоки 15, 17 и 18 представляют собой системный интерфейс БИС СК 4, определяющий сопряжение между процессорным блоком (блоки 12 и 13) и системными устройствами (регистры 10, блок 16 и интерфейс БЦВИ).

Блок 7 асинхронного обмена служит для организации обмена информацией между декодирующими преобразователями

4 и блоком 6 определения октантов по принципу прием-ответ".

Распределительный блок 8 содержит блок 20 синхронизации, связанный с распределителем 21 тактовых импульсов и блоком 23 управления, другой вход которого связан с выходом распределителя 21, и блок 22 адресного управления, подключенный к блоку 20 .синхронизации. При этом второй вход распределителя 21 является входом распределительного блока 8, второй вход блока 22 адресного управленияуправляющим входом распределительного блока 8, выходами которого являются соответственно выходы блоков

20 синхронизации и блока 22, а также выходы блока 23 управления..Распределительный блок 8 представляет собой логическое управляющее устрой Ь ство.

Блок 9 эталонного напряжения служит для формирования прецизионного опорного напряжения, подаваемого на соответствующие входы декодирующих преобразователей 4.

Многоканальный преобразователь угла поворота вала в код работает следующим образом.

При включении преобразователя по программе, заложенной в блоке 14, одновременно с сигналом установки преобразователя в исходное состояние запускается блок 22 адресного управления, обеспечивая работу входного коммутатора 2. Блок 20 синхройизации вырабатывает эталонные частоты и управляющие сигналы, необходимые для

7 1144

1 синхронизации работы во времени от- . дельных логических устройств.

Блок 22 адресного управления обеспечивает последовательное включение каналов входного коммутатора 2 и может быть выполнен. на счетчике Джонсона (564ИЕ9) или кольцевом сдвигающем регистре (564ИР2) . Включение следующего канала входного коммутатора происходит после окончания преобра- 10 зования 3-ro отсчета предыдущего канала. Управление работой блока 22 осуществляется по сигналам Включить" с выхода блока 14, "Конец преобразо- вания" 3-го отсчета предыдущего кана- 15 ла с блока 23 управления и эталонной частотой -.. блока 20 синхронизации.

В момент перехода через нуль по, ложительного полупериода напряжения питания СКТ-датчика блок 20 синхрони- 20 зации вырабатывает импульсы "Начало преобразования", "Импульс синхронизации с учетом фазовых сдвигов выходных напряжений различных датчиков

1 (грубого и точного каналов) относи-25 тельно питающего напряжения, что обеспечивает процесс уравновешивания измеряемых напряжений в момент достижения рабочих участков синусоидального напряжения. Импульс синхрониза- ЗО ции запускает распределитель 21 тактовых импульсов и блок 23, который управляет работай блоков 3 выборки и блока 6 определения октантов.

Блок 23 управления состоит из

ЭЗ

1логических элеме нтов, формирующих сигналы управления блоками 3 ("Выборка", "Хранение", "Обнуление" ) для

3 отсчетов каждого канала входного коммутатора, и может быть выполнен 4О в виде 2-разрядного двоичного счетчика (564TM2) и логической сборки (564ЛА9) для сигналов "Конец преобразования" 3 отсчетов каждого канала входного коммутатора 2, формиру.45 ющей сигнал "Пуск" для блока 6 определения октантов.

Блоки 3 выборки обеспечивают с высокой точностью одновременную фиксацию мгновенных уровней U sink u

U cosoL, имеющихся на момент начала преобразования, и хранение выбранного уровня входных сигналов на время преобразования. Входные сигналы на это время отличаются от входа преоб- 5 разователя.

Информация с выходов блоков 3 выборки одновременно поступает на один

190 из входов блоков 5 сравнения. Декодирующие преобразователи 4 в цепи синусного и KocHHóñíoãо сигналов .одновременно запускаются сигналами с распределителя 21 тактовых импульсов.

Выходнь е эталонные напряжения декодирующих преобразователей 4 поступают на второй вход блоков 5 сравнения, где производится поразрядное сравнение измеряемого напряжения с эталонным. На вторые входы блоков 11 поступает опорное напряжение с выхода блока 9. На и-такте кодирования блок 5 сравнения вырабатывает импульс, поступающий на вход регистра 10 последовательного приближения и управляющий работой и-го разряда, отключая этот разряд из процесса уравновешивания при условии U „„ ) U„, (где U äвыходное напряжение декодирующего преобразователя). В результате преобразования на регистрах 10 установится 12-разрядный код U sing и П сома

СКТ-датчика. В этот момент с регистров 10 на вход блока 20 синхронизации поступает импульс "Конец преобразования", который через блок 23 управления запускает блок 6 опр деления октантов (сигнал "Пуск" ), который в соответствии с программой, записанной в блоке 14 памяти, выпол-. няет первые команды — записывает информацию с выхода регистров 10 в соответствующие регистры общего назначения PÎH арифметического блока 13.

После этого происходит второй запуск блоков 3 и декодирующих преобразователей 4 (режи.1 второго отсче-та), который происходит аналогично.

Одновременно программным путем осуществляется блокировка выполнения следующей команды в блоке 6 определения октантов. Блокировка снимает-. ся следующим сигналом "Пуск" с блока 23.

Выполняется следующая команда, по которой происходит запись информации с регистров 10 в соответствующие регистры POH блока 13 (режим второго отсчета) . После этого аналогично протекает режим третьего отсчета, оканчивающийся записью результата преобразования с регистров 10 в соответствующие. регистры блока 13. Выполнив команды приема информации режима третьего отсчета, блок 6 onределения октантов приступает к вы1144190

1О цолнению последовательности команд обработки информации, поступившей с декодирующнх преобразователей 4 в ре зультате выполнения режимов трех отсчетов. 5

Одновременно запускается блок 22 адресного управления, и начинается процесс преобразования информации следующего канала входного коммутатора 2. 1О

Трехотсчетный режим работы предлагаемого преобразователя исключает случайные погрешности преобразования, повышает достоверность и точность работы. Такой режим обеспечи- 15 вается высоким быстродействием работы блоков 3-6 и 8.

От момента запуска очередного входного канала до окончания режима первого отсчета по этому каналу (по- 3) явление на выходе регистров 10

U sinoL u U cosg) блок 6 выполнит все команды последовательной обработки информации по предыдущему входному каналу, заканчивающиеся командой "Oc-25 танов", по которой блок 6 прекращает обработку информации и ждет следующей команды. Пуск" с блока 23 управления.

Работа блока 6 определения октан- щ тов осуществляется следующим образом.

Работа начинается сигналом ."Пуск" с распределительного блока 8, поступакйцим на вход блока 12 микропрограммной памяти. По этому сигналу в исходное состояние устанавливается элемент синхронизации блока 12, служащий для формирования сигналов управления, начала и окончания выдачи микрокоманд и внешних сигналов на вы-4р воде "Синхронизация" блока 12, предназначенных для управления блоком 13 (БИС АУ), обнуляется регистр текущего адреса в блоке 12, который служит для адресации текущей микрокоманды в микропрограмме. Блок 12 преобразует 16-разрядные команды в последовательность 13-разрядных микрокоманд. !

В блоке 14 памяти записана последовательность команд обработки информации. На выводах микрокоманд блока 12 устанавливается код начальной установки блока 13, и после этого блок 12 переходит к формированию следующей микрокоманды. По микрокоманде начальной установки элемент синхронизации блока 13 устанавливается в исходное состояние и переходит в режим приема следующей микрокоманды и ее выполнения. Одновременно блок 13 на выводе "Исполнено" устанавливает сигнал разрешения приема следующей микрокоманлы. Блок 12, получив сигнал разрешения (квитирования) от блока 13, выдает следующую

2-ю микрокоманду и одновременно формирует следующую 3-ю микрокоманду.

Блок 13, получив 2-ю микрокоманду, выполняет ее и выдает в шину 18 данных, адресов и команд содержимое регистра счетчика команд — адрес первой команды, записанной в блоке

14 памяти, и устанавливает на выводе Исполнено" сигнал, разрешающий прием 3-й микрокоманды.

Интерфейсный блок 17 осуществляет сопряжение внутри процессорного интерфейса, выполненного по асинхронному принципу. Обмен информацией про исходит по сигналам квитирования

"Прием-ответ" с шиной 18.

Блок 17 выполняет следующие функции: микропрограммное управление,управление обменом информацией между процессором (блоки 12 и 13) и внешними устройствами (блоки 7, 10 и

БЦВИ или ОЗУ вЂ” блок 16); управление двухнаправленными магистральными при- . емопередатчиками на БИС МПП КР583

ВА1. Интерфейсный блок 17 может быть выполнен на БИС СК Кр5888Г1 (системный контроллер).

Выбранным устройством в данном случае является блок 14 (первая его ячейка, где записана первая 16-разрядная команда).

Одновременно блок 12 выдает третью микрокоманду в блок 13, в соответствии с которой блок 13 снимает с шины 18 адрес первой команды и увеличивает содержание счетчика команд на единицу, а блок 17 выдает сигнал

"Ввод в процессори. Выдав третью микрокоманду и получив сигнал "Ввод в процессор", блок 14 выставляет в шину 18 вместе с сигналом сопровождения содержимое первой ячейки— первую 16-разрядную команду (записать содержимое регистра 1D первого декодирующего преобразователя 4 по первому отсчету в первый регистр общего назначения (РОН) блока 13), которая поступает на вход 16-разрядной команды блока 12.

Получив первую команду, блок 12 начинает вырабатывать последователь1144190

12 ность 12-разрядных микрокоманд, по кот орым осуществляется исполне ние данной команды: увеличивается содержимое счетчика команд в олоке 13 на единицу (в итоге содержимое счетчика команд увеличивается на две единицы), определяется адрес обращения в соответствии с полученной командой (типом адресации); выдается адрес обращения в шину 18; блок 17 в соответ- 10 ствии с командой выдает сигнал "Сопровождение адреса", а блок 7.асинхронного обмена по этому сигналу оп- ределяет, какой из регистров 10 необходимо подключить к шине 18 по при-15 ходу сигнала "Ввод в процессор, который также выдает блок 17 к моменту дешифрации адреса в блоке 7 и при подготовке к операции передачи данных, а, получив сигнал "Ввод в про- 20 цессор", блок 7 подключает к шине 18 регистр 10 первого декодирующего преобразователя 4 и выдает сигнал "Сопровождения данных", записывается содержимое регистра 10 первого декоди- 25 рующего преобразователя 4 в первый

РОН блока 13; выдается содержимое счетчика команд блока! 3 в шину 18 адреса второй команды, который по сравнению с адресом первой команды увеличен на двеЗО единицы, увеличивается на единицу содержимое счетчика команд блока 13.

Блок 12 по второй команде вырабатывает последовательность микрокоманд записи содержимого регистра 10 второ-И го декодирукицего преобразователя 4 по первому отсчету во второй PÎH блока

13. Операция происходит аналогично.

Одновременно с выдачей в шину 18 третьей команды происходит запуск 4 декодирующих преобразователей 4 в режим второго отсчета.

Третья команда (запись содержимого регистра 10 первого декодирующего преобразователя 4 второго отсчета в 4> третий РОН блока 13) до окончания режима второго отсчета в блок 12 не по. ступает, т.е. 16-разрядный код третьей команды "стоит" в шине 18 (происходит блокировка сигнала "Сопровождение команды" иэ блока 14- до момента появления на регистрах 10 результатов преобразования по режиму. второго отсчета). После окончания режима второго отсчета сигнал "Со- 55 провождение команды" иэ блока 14 разрешает исполнение третьей и-чет1вертой команд (запись содержимого ре.гистра 10 второго декодирующего пре образователя 4 в четвертый PÎH блока

13 по режиму второго отсчета) . Ipoцесс протекает аналогично выполнению первой и второй команд.

После этого в щину 18 выдается пятая команда (запись в пятый POH блока 13 содержимого регистра 10 первог цексдирукицего преобразователя 4 по режиму третьего отсчета). Исполнение пятой, а затем и шестой команд блокируется до момента окончания режима третьего отсчета, после чего через блок 22 адресного управления запускаются в работу декодирукяцие преобразователи 4 в режиме первого отсчета второго информационного канала входного коммутатора 2. Блок 14 сигналом "Сопровождение команды" разрешает исполнение пятой и шестой команд.

Седьмая и все последующие команды, вь1даваемые в шину 18, являются командами обработки информации и выполняются без блокировки.

Вывоц усредненных кодов угла (после сопряжения кодов грубого и точного каналов СКТ-датчика) первого информационного канала на соответствуни;ие выходные регистры блока 16 происходит до момента окончания режима первого отсчета второго информационного канала входного коммутатора 2. Вывод осуществляется следующим образом: в шину

18 с блока 13 выдается адрес выходного регистра блока 16 в соответствии с командой вывода, выходной регистр блока 16 с этим адресом переходит в режим ожидания информации из шины 18 по сигналу "Вывод из процессоров", блок 13, управляемый блоком 12, снимает с шины 18 адрес выходного регистра блока 16 выставляет в шину 18 данные обработки первого информационного канала входного коммутатора 2, выдает сигнал "Вывод иэ процессора", по которому осуществляется запись данных в регистр блока 16, после чего регистр блока 16 выдает сигнал подтверждения записи, и блок 13 снимает с шины 18 информацию.

Последней в программе является команда "Останов", по которой блок б определения октантов прекращает все вычисления и переходит в режим ожидания команды "Пуск" с распределительного блока 8.

Во время работы преобразователя допускается прерывание выполнения

1144190 щограммы БЦВИ или другим внешним устройством.

Режим прерывания программы происходит следующим образом: блок 13 име1ет шестнадцать 16-разрядных РОН, из 5 которых выделяются POH б и 7, причем

POH 7 используется в качестве счетчика команд, т.е. содержит адрес следующей исполняемой команды. При исполнении ряда команд, требующих вре- 10 менного запоминания данных (например, адреса возврата при обращении к подпрограмме определения или подпрограмме стыковки усредненных кодов гру. бого и точного каналов СКТ-датчика), 15 или при внешних прерываниях РОН б используется как указатель стека.

Стек — это способ организации массива элементов памяти, при котором за- пись или выборка элементов произво- 20 дится по принципу: последний записанный элемент выбирается из массива первым. Программой определяется область момента, отведенная под àïïàратный стек (10-12 последних регист- 25 ров блока 16). Блок 15 управления об меном также осуществляет сопряжение интерфейсного блока 17, шины 18 с интерфейсом БЦВИ.и внутрипроцессорным интерфейсом блока 6 определения 30 октантов.

Блок 15 может быть выполнен на

БИС СК Кр588АГ1 или наборе ИС серии 564.

Блок 15 управления обменом включа- ет в себя блок 28 управления приори- . тетной обработкой прерываний и блок

29 управления прямым доступом к памяти. При осуществлении режимов обработки прерываний в работе блока 15 40 участвуют блок 24 управления обменом, блок 25 синхронизации и дешифратор .26 микрокоманд, которые входят в состав:интерфейсного блока 1 7.

При получении сигнала прерывания 4 от БЦВМ блок 15 сравнивает приоритет линии прерывания с приоритетом процессора блока 6 определения октантов, записанным в специальном 16-разрядном регистре блока 13 (регистре слова состояния процессора ) .Если приоритет. линии прерывания выше приоритета процессора, блок 15 вьфает сигнал разрешения прерывания после окончания текущей команды и начинает выполнять процедуру прерывания.

Сигнал разрешения прерывания с блока 15 поступает на блок 19 совмещения, который осуществляет подключение шины 18 к шине БЦВМ. После получения сигнала разрешения прерывания

БЦВМ выставляет на шине данных адрес вектора прерыванйя, по получении icoторого. блок 15 управляет работой блока 13 следующим образом: запоминает в стеке (ячейке памяти, адрес которой находится в указателе стека POH

6) текущее слово состояния процессора, в следующей ячейке стека запоми- нает адрес очередной команды прерванной программы, записывает в стеке (ячейке памяти, адрес которой находится в указателе стека РОН 6) текущее слово состояния процессора, в следующей ячейке стека запоминает адрес очереДной команды прерванной программы, записывает в счетчик команд (РОН 7) блока 13 адрес подпрограммы обработки прерывания (первое слово вектора прерывания) и в регистр слова состояния процессора блока 13 второе слово вектбра прерывания (новое слово состояния процессора).

Блок 6 определения октантов выполняет все команды в соответствии с программой .прерывания, записанной в памяти БЦВИ или любом внешнем устройстве, и по последней команде программы прерывания осуществляет дальнейшее выполнение своей прерванной программы.

При передаче результатов вычисления из преобразователя в БЦВИ (режим

"перекачки информации" из памяти блока 6 определения октантов) режим прерывания осуществляется другим способом: сигнал прерывания от БЦВМ одновременно поступает на блоки 15 и 17, при этом в блоке 15 происходит срав-, нение приоритетом, а блок 17 блокирует внутренний канал микропроцессорного блока от шины 18 и через блок 19 подключает шину 18 к интерфейсу БЦВМ.

При наличии сигналов "Сопровождение адреса" и "Ввод в БЦВИ" выходные регистры блока 16 могут быть использованы как ОЗУ БЦВИ (режим прямого доступа к памяти).

Выполнение блока 6 определения октантов на основе микропроцессорного комплекта и введение блока 7 асинхронного обмена позволяет создать функционально законченный автономный преоб- разователь угла поворота вала в код.. угла,,что расширяет область его при- . менения. l144190

Ev чЖ

Аи.) f 144190

ЗНЯИПК Заказ 944/44 Тираж 872 Подннсное

Фнлнал ППП "Патент", r. Унгород, ул.Проектная,4