Устройство для формирования тестов диагностики дискретных блоков

 

УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ТЕСТОВ ДИАГНОСТИКИ ДИСКРЕТНЫХ БЛОКОВ, содержащее блок индикации, блок формирования входных последовательностей и блок управления, причем входы блока формирования входных последовательностей соединены с входами контролируемого блока, отличающееся тем, что, с целью повышения быстродействия устройства, в него введены шифратор, блок регистровой памяти, элемент 1 чг- n(h-1) И-НЕ, регистр и группа из узлов контроля (п - число выходов контролируемого блока), каждый из которых содержит два элемента НЕ, два элемента И, два триггера и два формирователя импульсов, блок управления содержит переключатель Режим работы, триггер, четьдзе элемента И и два элемента ИЛИ, причем нулевой и единичный входы триггера блока управления через переключатель Режим работы соединены с шиной нулевого потенциала, единичный выход триггера блока управления соединен с первьми входами первого, второго и третьего элементов И блока управления, выходы которых соединены соответственно с первым входом первого элемента ИЛИ блока управления , счетньм входом счетчика и входом сброса блока регистровой памяти, информационные входы и выходы которого соединены.соответственно с выходами и информационньд и входами счетчика, нулевой выход триггера блока управления соединен с первьм входом четвертого элемента И, выход § которого соединен с вторьм входом первого .элемента ИЛИ блока управле (Л ния, выход которого соединен с входом обращения блока регистровой памяти , второй и третий входы первого элемента И блока управления соединены соответственно с выходом второго элемента ИЛИ блока управления и выходом элемента И-НЕ, входы которого соединены с соответствующими выходами регистра, информационные входы которого соединены с выходами шифратора, вторые входы второго и четвертого элементов И блока управления объединены и являются входом синхронизации устройства, третьи входы второго и четвертого элементов И блока управления объединены и являются входом запуска устройства, второй вход третьего элемента И блока управления, установочные входы счетчика и регистра, первые входы установки в О первого и второго триггеров всех узлов контроля объединены и являются входом сброса устройства , в каадом узле контроля выходы

(19) (11) СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН всю G 06 F 11 26 ГОСУДАРСТВЕННЫЙ НОМИТЕТ COCA пО делАм изОБРетений и ОтнРытий

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ (21) 3561696/24-24 (22) 05.03.83 (46) 07.04.85. Бюл. 13 (72) Т.К.Коробцов и В.В.Павленко (71) Ждановский металлургический институт (53) 681. 3 (088. 8) (56) 1. Чэлен Г. и др. Диагностика отказов цифровых вычислительных систем. И., "Мир". 1972.

2. Авторское свидетельство СССР

Ф 642711, кл. G 06 Р 11/26, 1975 (прототип). (54) (57) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ТЕСТОВ ДИАГНОСТИКИ ДИСКРЕТНЫХ

БЛОКОВ, содержащее блок индикации, блок формирования входных последовательностей и блок управления, причем входы блока формирования входных последовательностей соединены с входами контролируемого блока, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены шифратор, блок регистровой, памяти, элемент

n(a-1)

И-НЕ, регистр и группа из

2 узлов контроля (n — число выходов контролируемого блока), каждый из которых содержит два элемента НЕ, два элемента И, два триггера и два формирователя импульсов, блок управления содержит переключатель "Режим работы", триггер, четыре элемента

И и два элемента ИЛИ, причем нулевой и единичный входы триггера блока управления через переключатель

"Режим работы" соединены с шиной нулевого потенциала, единичный выход триггера блока управления соединен с первыми входами первого, второго и третьего элементов И блока управления, выходы которых соединены соответственно с первым входом первого элемента ИЛИ блока управления, счетно входом счетчика и входом сброса блока регистровой памяти, информационные входы и выходы которого соединены. соответственно с выходами и информационными входами . счетчика, нулевой выход триггера блока управления соединен с первым входом четвертого элемента И, выход которого соединен с вторьи входом первого, элемента ИЛИ блока управления, выход которого соединен с входом обращения блока регистровой памяти, второй и третий входы первого элемента И блока управления соединены соответственно с выходом второго элемента ИЛИ блока управления и выходом элемента И-НЕ, входы которого соединены с соответствующими выходами регистра, информационные входы которого соединены с выходами шифратора, вторые входы второго и четвертого элементов И блока управления объединены и являются входом синхронизации устройства, третьи входы второго и четвертого элементов

И,блока управления объединены и являются входом запуска устройства, второй вход третьего элемента И блока управления, установочные входы счетчика и регистра, первые входы установки в "О" первого и второго триггеров всех узлов контроля объединены и являются входом сброса устройства, в каждом узле контроля выходы

9265

f14 первого и второго элементов HE соединены с первыми входами соответствен- но первого и второго элементов И, выходы которых соединены с единичными входами соответственно первого и второго триггеров, единичные выходы которых соединены соответственно с первыми и вторыми входами формирователей импульсов, вторые входы установки в "О" первого и второго триггеров соединены с выходом первого формирователя импульсов, вторые входы первого и второго элементов И каждого узла контроля объединены с входами второго и первого элементов НЕ соответственно, вторые входы первого и второго элементов И всех узлов контроля соединены попарно со всеми возможными парами выходов контролируемого блока, выходы первых и вторых формирователей импульсов узлов контроля соединены соответственно с входами шифратора и с входами второго элемента ИЛИ блока управления, выходы регистра соединены с входами блока индикации.

Изобретение относится к вычислительной технике и устройствам автоматики и может быть использовано для построения диагностических тестов дискретных схем и их диагностики.

Известны устройства, применимые для достаточно широкого класса дискретных схем (комбинационных и последовательностных), выполненных на базе больших ЭВМ, в которых используют 10 алгоритмический метод построения диагностических тестов (1j .

Эти устройства ориентированы на проверку схемной платы как целого и могут найти лишь ограниченное при- И менение в производственных условиях, Трудности практической реализации таких устройств вызваны высокими требованиями к уровню квалификации программистов, слишком большим объ- ®О емом исходной и промежуточной инфор мации, а также необходимостью выполнения громадного числа операций даже для сравнительно небольших диск-. ретных схем. гз

Наиболее близким к предлагаемому ло технической сущности является устройство для формирования тестов дискретных автоматов, содержащее индикатор тестовых наборов и блок управления, соединенный с входом коммутатора переменных логических функций, выходы которого соединены с входами коммутатора переменных элементарных конъюнкций, а также де- 3$ шифратор, причем выходы коммутатора переменных элементарных конъюнкций соединены с входами дешифратора, выходы которого соединены с индикатором тестовых наборов (2f .

Недостатком известного устройства является то, что оно применимо только для комбинационных схем, а также трудоемкость получения контрольной диэъюнктивной нормальной формы (КДНФ) и ее инверсии по логической функции, реализуемой ди- агностируемой схемой, поскольку элек;ронные схемы, применяемые в настоящее время в промышленности, имеют разветвленную логическую структуру с большим числом входов и выходов. Не менее трудоемка механическая коммутация переменных, входящих в эти КДНФ, что приводит к большим затратам времени на формирование тестов.

Целью изобретения является повышение быстродействия устройства.

Поставленная цель достигается тем, что в устройство для формирования тестов диагностики дискретных блоков, содержащее блок индикации, блок формирования входных последовательностей и блок управления, причем выходы блока формирования входных последовательностей соединены со входами контролируемого блока, введены шифратор, блок регистровой памяти, элемент И-НЕ, регистр и

n(n-1) группа иэ узлов контроля (n — число выходов контролируемого блока), каждый из которых содержит

1149265 4 два элемента НЕ, два элемента И, два триггера и два формирователя импульсов, блок управления содержит переключатель "Режим работы", триггер, четыре элемента И и два элемента ИЛИ, причем нулевой и единичный входы триггера блока упранления через переключатель "Режим работы" соединен с шиной нулевого потенциала, единичный выход блока управления со- fO единен с первыми входами первого, второго и третьего элементов И блока управления, выходы которых соединены соответственно с первым входом первого элемента ИЛИ блока управления, f5 счетно входом счетчика и входом сброса блока регистровой памяти, информационные входы и выходы которого соединены соответственно с выходами и информационными входами счет- 20 чика, нулевой выход триггера блока управления соединен с первым входом четвертого элемейта И, выход которого соединен со вторым входом первого элемента ИЛИ блока управления, 25 выход которого соединен со входом обращения блока регистровой памяти, второй и третий входы первого элемента И блока управления соединены соответственно с выходом второго ЗО элемента ИЛИ блока управления и выходом элемента И-НЕ, входы которого соединены с соответствующими выходами регистра, информационные входы которого соединены с выходами шифра- З5 тора, вторые входы второго и четвер-. того элементов И блока управления объединены и являются входом синхронизации устройства, третьи входы второго и четвертого элементов И 40 блока управления объединены и являются входом запуска устройства, второй нход третьего элемента И блока управления, установочные входы счетчика и регистра, первые входы установки в "0" первого и второго триггеров всех узлов контроля объединены и являются входом сброса устройства, в каждом узле контроля выходы первого и второго элементов НЕ соединены с 50 первыми входами сбответственно первого и второго элементов И, выходы которых соединены с единичными входами соответственно первого и вто. рого триггеров, единичные выходы которых соединены соответстненно с первьии и вторыми входами двух формиронателей импульсон, вторые входы установки в "0" первого и второго триггеров соединены с выходом первого формирователя импульсов, вторые входы первого и второго элементов

И каждого узла контроля объединены со входами второго и первого элементов НЕ соответственно, вторые входы первого и второго элементов И всех узлов контроля соединены попарно со всеми возможными парами выходов контролируемого блока, выходы первых и вторых формиронателей импульсов узлов контроля соединены соответственно со входами шифратора и со входами второго элемента ИЛИ блока управления, выходы регистра соединены со входами блока индикации.

На фиг. 1 изображена функциональная схема устройства для формирования тестов диагностики дискретных блоков, на фиг. 2 — функциональная схема узла контроля; на фиг. 3 функциональная схема блока управления на фиг. 4 — соединение группы узлов контроля четырьмя выходами контролируемого блока и пример построения шифратора для этого случая.

Устройство содержит счетчик 1, контролируемый блок 2, блок 3 регистровой памяти, блок 4 управления> группу 5 узлов контроля, регистр 6, блок 7 индикации, шифратор 8, элемент И-НЕ 9 (фиг 1)

Узел контроля группы 5 содержит триггеры 10 и 11, формирователи 12 и 13 импульсов, элементы И 14 и 15, элементы НЕ 16 и 17 (фиг.2).

Блок 4 управления содержит элементы И 18-21, элементы ИЛИ 22 и 23, триггер 24 и переключатель 25 режима работы (фиг.3).

Первый формирователь 12 импульсов формирует импульс при установке в единичное состояние обоих триггеров 10 и 11, а второй формирователь

12 импульсов — при устанонке в единичное состояние любого из триггеров

10 и 11.

Шифратор 8 состоит из группы 26 элементов ИЛИ (фиг.4).

Задача, решаемая предлагаемьик устройством, сводится .к тому, чтобы из множества наборов (кодовых комбинаций), подаваемых на входы контролируемого объекта, отобрать такую их последовательность, которая является тестом для данного объекта.

Под диагностическим тестом пони1149265 мается такое подмножество множества входных наборов, которое позволит обнаружить и локализовать неисправность путем указания двух точек на схеме диагностируемого объекта, 5 расположенных на линии распространения сигнала, между которыми находится неисправный элемент.

Построение теста производится по заведомо исправной схеме. Обработка информации в устройстве ведется параллельно и независимо каждым. узлом контроля группы 5 путем учета изменения состояний элементов диагностируемого объекта, l5

Устройство работает следующим образом.

Переключателем 25 блока 4 управления устанавливается требуемый режим работы, например, режим построе- о ния теста. При этом разрешающий потенциал подается на элементы И 18, 19 и 21. Затем все элементы с памятью устройства для построения теста, а также контролируемый блок, если он 25 последовательностный, устанавливаются в исходное состояние. Сброс блока

3 регистровой памяти происходит благодаря разрешающему потенциалу иа первом входе элемента И 19. После ЗО появления сигнала запуска устройства синхроимпульс проходит на счетный вход счетчика 1. Первая кодовая комбинация, генерируемая счетчиком 1, снимается с его выходов и в парал- д лельном коде подается на входы контролируемого блока 2 и на информационные входы блока 3 регистровой памяти.

Входные сигналы узлов контроля группы 5, представляющие собой логичес- 46 кие уровни на контрольных точках контролируемого блока, попадают на входы элементов НЕ 16 и 17 и вторые входы элементов И 14 и 15. На выходе элемента И 14 (15) появится единич- 45 иый сигнал в том случае, если на втором входе первого элемента И 14 уровень соответствует логической единице, а на втором входе второго элемента И 15 — логическому нулю. Появ- 50 ление сигнала на выходе элемента

И 14 (15) вызовет срабатывание триггера 10 (11) и появление сигнала на выходе второго формирователя 13 импульсов, который через элементы 55

ИЛИ 23, И 21 и ИЛИ 22 блока 4 управления произведет занесение текущей кодовой комбинации в блок 3 регистровой памяти, выполненный, например, на сдвиговых регистрах. На третьем входе первого элемента И 21 в это время поддерживается разрешающий потенциал, поступающий от элемента

И-НЕ 9. По следующему синхроимпульсу счетчик 1 выдает очередную кодовую комбинацию, и работа устройства продолжается аналогичным образом. В случае, когда ни один из узлов контроля группы 5 не сработал, работа устройства отличается лишь тем, что соответствующая кодовая комбинация в память не заносится и, следовательно, не будет использована в качестве тестовой.

При взаимном инвертировании сигналов на вторьм входах элементов И 14 и 15 произойдет срабатывание второ—

ro триггера узла контроля группы 5. формирователь 12 импульсов выявит факт срабатывания обоих триггеров и выдаст импульс на соответствующий вход шифратора 8. Одновременно произойдет сброс триггеров 10 и 11, Импульс с выхода узла контроля группы 5 поступит на входы двух соответствующих элементов ИЛИ 26 шифратора

8 (фиг.4) и установит в единицу соответствующие разряды в регистре 6.

Описанные циклы в работе устройства повторяются до тех пор, пока для . каждой контрольной точки контролируемого блока не будут получены взаимно инвертированные значения сигналов по отношению к еще хотя бы одной контрольной точке этого объекта, т.е. пока не сработают оба элемента И 14 и 15 узла контроля группы 5, подключенного к данным точкам. Например, для контрольной точки В (фиг.4) это будет один из узлов контроля группы 5, связываю- . щий ее с точками а, 8, L . При этом в блоке 3 регистровой памяти будут зафиксированы две входные кодовые комбинации. Эти кодовые комбинации являются тестовыми для контрольных точек, подключенных к входам сработавшего узла анализа. Аналогично будут занесены в блок памяти тестовые кодовые комбинации для остальных контрольных точек диагностируемого объекта. Полученная последовательI ность таких комбинаций будет тестовой для данного набора точек.

Установка всех разрядов регистэа 6 в единицу отмечает завершение

1149265 лроцесса построения теста. На выходе элемента И-HE 9 появляется низкий уровень, который блокирует поступление импульсов обращения на блок 3 регистровой памяти. Содержимое регистра 6 отображается на блоке 7 индикации.

При диагностике неисправностей полученньм тестом входы узлов контроля группы 5 подключаются к тем же точкам контролируемого блока 2, к которым они были подключены при его построении. Переключатель 25 режима работы блока 4 управления устанавливается в режим диагностики и производится общий сброс (блок 3 памяти при этом не сбрасывается, так как элемент И 19 заблокирован). С триггера

24 разрешающий потенциал подается на вход элемента И 20 и при поступлении сигнала запуска устройства импульсы синхронизации через элемент ИЛИ 22 проходят на блок 3 регистровой памяти. С блока памяти хранящаяся в нем тестовая последовательность в параллельном коде потактно поступает на информационные входы счетчика 1 и оттуда без изме5 нений проходит на входы контролируемого блока 2. Если неисправность в нем отсутствует, в блоке 7 индикации регистрируется срабатывание всех узлов контроля группы 5. При наличии неисправности в цепи между какой-нибудь парой контрольных точек, подключенных ко входам узлов контроля группы 5, свечение индикаторов, соответствующих данной паре точек, отсутствует.

Важным преимуществом предлагаемого устройства по сравнению с известным является большая скорость фор20 мирования теста за счет автоматизации этого процесса, а также возможность применения этого же устройства для диагностики неисправностей полученным тестом.

f149265

Сиа. Г

Уавыжая устамо

BA64g

k ЮФТЯМ

1149265

ВНИИА Заказ 1895/35 ТиРаа 710 ПОЛ ®