Постоянное запоминающее устройство

 

ПОСТОЯННОЕ ЗАПОМИНАКЯЦЕЕ УСТРОЙСТВО, содержащее накопитель, N многовходовых сумматоров по модулю два (где N - количество байтов в считываемь1Х числах) , выхода которых соединены с входами триггеров ошибок, М выходных разрядных ячеек (где N г М 1), каждая из которых состоит из Q регистров числа (Q N/M, N кратно Q и М), Q, групп усилителей воспроизведения и формирователя строба, вход формирователя строба каждой выходной разрядной ячейки соединен с соответствукицим выходом накопителя, а выход - с управляющими входами всех регистров числа данной ячейки, информационные выходы накопителя соединены с соответствующими входами усилителей воспроизведения , выходы усилителей воспроизведения каждой группы с информационными входами соответствующего регистра числа, все входы, кроме последнего, каждого сумматора по модулю два соединены с соответствукщими выходами соответствующего регистра числа, отличающее (Л с я тем, что, с целью повышения надежности устройства, последний выход i-ro регистра числа (i 1,2,.. ..,Q) соединен с последним входом N - Q + i-rp сумматора по модулю два, последний выход j-ro регистра числа (J Q-H, Q+2,...,N) - с последним входом j-Q-ro сумматора по ел модулю два. сд со

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) 4(51) (11 С 17/00 29 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPbfTMA

К ABTOPGHOMY СВИДЕТЕЛЬСТВУ (21) 3670870/24-24 (22) 08. 12. 83 (46) 23 ° 04. 85. Бюл. N- 15 (72) Е.А. Брик и P. П.Шидловский (53) 681.327.66 (088.8) (56) 1. Путинцев Н.д. Аппаратный контроль управляющих цифровых вычислительных машин. "Советское радио

1966, с. 276.

2. Коренев Н.И. Адресная часть магнитного ППЗУ с циклом 300 нс, Всесоюзная научно-техническая конференция "Развитие теории и техники хранения информации", Тезисы докладов, N. "Радио и связь", 1983, с. 110 (прототип). (54) (57) ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ

УСТРОЙСТВО, содержащее. накопитель, Н многовходовых сумматоров по модулю два (где N — количество байтов в считываемых. числах), выходы которых соединены с входами триггеров ошибок, И выходных разрядных ячеек (где. N 3 И ? 1), каждая из которых состоит из (1 регистров числа (Q =

= И/И, N кратно ((и И), Q, групп усилителей воспроизведения и формирователя строба, вход формирователя строба каждой выходной разрядной ячейки соединен с соответствующим выходом накопителя, а выход — с управляющими входами всех регистров числа данной ячейки, информационные выходы накопителя соединены с соответствующими входами усилителей воспроизведения, выходы усилителей воспроизведения каждой группы— с информационными входами соответствующего регистра числа, все входы, кроме последнего, каждого сумматора по модулю два соединены с соответствующими выходами соответствующего регистра числа, о т л и ч а ю щ е е" с я тем, что, с целью повыпения надежности устройства, последний вы" ход i-го регистра числа (i 1,2... ,Q) соединен с последним входом

Н вЂ” Q + i-го сумматора по модулю два, последний выход j"ro регистра числа (j = Q+1,.Q+2,...,N) - с последним входом j-Q-ro сумматора по модулю два.

1 115

Изобретение относится к цифровой вычислительной технике и может быть использовано для контроля исправности работы различных дискретных устройств, в частности запоминающих.

Известны запоминающие устройства с контролем информации по модулю два (контроль по четности или нечетности) (1j .

Недостатком подобных устройств является пропуск (необнаружение) отказов при некоторых видах неисправностей.

Наиболее близким к изобретению по технической сущности является магнитное полупостоянное запоминающее устройство на микробиаксах, содержащее накопитель, разрядные выходные ячейки, каждая из которых содержит щ

18 усилителей воспроизведения (2 байта), 18 триггеров регистра числа и формирователь "плавающего" строба, управляющий приемом в регистр числа.

Контроль информации производится 25 при помощи побайтовых сверток, установленных на выходах регистра числа f2j .

Недостатком известного устройства является пропуск отказа при исчезно- З0 вении строба регистра числа, т.е. низкая надежность. При отказе формирователя "плавающего" строба в триггерах регистра числа сохраняется предыдущая исправная информация, 35 и поэтому данная неисправность не будет обнаружена.

Целью изобретения является повышение надежности работы запоминающего устройства. 40

Поставленная цель достигается тем, что в постоянном запоминающем устройстве, содержащем накопитель, N многовходовых сумматоров по модулю два (где N — количество байтов в считываемых числах), выходы которых соединены с входами триггеров ошибок, M выходных разрядных ячеек (где

N 3 М ) 1), каждая из которых состоит иэ

Я регистров числа (Q=N/М,N кратно Q и M) 50

Q групп усилителей воспроизведения и формирователя строба, вход формирователя строба каждой выходной разрядной ячейки соединен с соответствующим выходом накопителя, а выход — с 55

I управляющими входами всех регистров числа данной ячейки, информационные выходы накопителя соединены с соот1573 2 ветствующими входами усилителей воспроизведения, выходы усилителей воспроизведения каждой группы — с информационными входами соответствующего регистра числа, все входы, кроме последнего, каждого сумматора по модулю два соединены с соответствующими выходами соответствующего регистра числа, последний выход i-го регистра числа (i = 1,2,...,Q) соединен с последним входом N-Q+i-го сумматора по модулю два, последний выход j-го регистра числа (j = Q+1, Q+2 И) — с последним входом

j-Q-ro сумматора по модулю два.

На чертеже представлена функциональная схема предложенного постоянного запоминающего устройства.

Устройство содержит адресные дешифраторы 1, накопитель 2, усилители 3 воспроизведения, регистр 4 числа, формирователи 5 стробов регистра числа, сумматоры 6 по модулю два (свертки) и триггеры 7 ошибок. °

Усилители 3 воспроизведения, регистр

4 числа и формирователи стробов 5 расположены в M разрядных ячейках 8, являющихся конструктивным элементом замены (при поломке ячейки). Входы формирователей 5 стробов соединены со стробовыми разрядными шинами 9 накопителя 2 (во всех запоминающих элементах каждой из М стробовых шин

9 записаны единицы).

В каждом иэ М ячеек 8 размещено оборудование Я байтов (на чертеже

1 Q=2) по 9 разрядов каждый (8 ин— формационных разрядов и один контрольный). Каждый иэ байтов контролируется на четность (или нечетность) девятивходовым сумматором по модулю два (сверткой).

Выходы триггеров регистра 4 числа, в которых хранятся контрольные разряды байтов, соединены не со свертками 6 байтов, находящихся в данной ячейке 8, а с входами сверток 6 байтов, находящихся в соседней ячейке 8. При этом в ячейку

8 из накопителя 2 поступают контрольные разряды не тех байтов, которые расположены в данной ячейке

8, а контрольные разряды байтов соседней ячейки.

Предлагаемое устройство работает следующим образом.

Выходные сигналы накопителя 2 усиливаются усилителями 3 воспроиэ1151573 з ведения и подаются на информационные входы триггеров регистра 4 числа. Прием информации в триггеры регистра 4 числа происходит в момент подачи строба на триггеры.

Стробы вырабатываются формирователями 5 (в каждой ячейке 8 находится один формирователь 5 строба, управляющий приемом информации во все триггеры регистра числа 4 данной ячейки).

Выходные сигналы триггеров регистра 4 числа поступают на входы сумматоров 6 по модулю два. При несовпадении четности в каком-либо байте сигнал ошибки с выхода соответствующей свертки б поступает в триггер 7 ошибки данного байта, где запоминается.

При отказе (или сбое) одного иэ gp формирователей 5 стробов такой отказ будет обнаружен, причем одновременно четырьмя свертками: двумя свертками двух байтов поврежденной ячейки 8 и двумя свертками байтов, контрольные разряды которых находятся в поврежденной ячейке 8 (каждая иэ этих четырех сверток при каждом считывании обнаруживает отказ форин\ рователя 5строба свероятностью О,5).

Изобретение может- быть применено для контроля исправности работы не только запоминающих, но и другйх дискретных устройств, в которых исчезновение строба, управляющего приемом информации в регистры, не обнаруживается другими схемами контроля. Контролируемая по модулю два группа может содержать не 9 разрядов, а иное количество разрядов.

Ф

Применение изобретения позволяет повысить надежность работы ЗУ и в сочетании с другими известными методами контроля полностью охватить контролем всю аппаратуру запоминающего устройства.

Базовым объектом для изобретения является магнитное полупостоянное запоминающее устройство на микробиаксах (2J, т.е. базовый объект является одновременно прототипом изобретения. Поэтому излОженные преимущества изобретения (повышение надежности работы устройства благодаря более полному контролю) является одновременно и техническим преимуществом предлагаемого запоминающего устройства по сравнению с прототипом.

1151573

Составитель Л.Амусьева

Техред А.Бабинец Корректор И.Зрдейи

Редактор П.Коссей . Заказ 2257/18 Тираж 584 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4