Устройство для ввода информации

 

УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ , содержащее блок компараторов, цифроаналоговый преобразователь, первый и второй реверсивные счетчики, первый элемент ИЛИ, первый регистр, элемент И, шифратор, блок управления , первый вход которого является вторым входом устройства, второй выход блока управления подключен к второму входу первого реверсивного счетчика, третий и четвертый выходы блока управления подключены к первому и второму входам второго реверсивного счетчика соответственно, третий вход блока управления подключен к выходу первого элемента ИЛИ, выход цифроаналогового преобразователя подключен к входу блока компараторов , входы второй группы которого и входы элемента И подключены к выходам первого регистра, выход элемента И подключен к второму входу блока управления, вход шифратора является первым входом устройства, входы первой группы блока компараторов являются входами группы устройства , отличающееся , что, с целью повышения быстродействия путем организации независимых процессов преобразования информации и ее вьщачи по сигналам запроса , оно содержит второй регистр, второй элемент ИЛИ, мультиплексор и блок регистров, входы второй и третьей групп которого и входы первой и второй групп цифроаналогового преобразователя подключены к выходам первого и второго реверсивных счетчиков соответственно, выходы блока компараторов подключены к входам первого регистра и первого элемента ИЛИ, входам первых групп второго ре (Л гистра и блока регистров, выходы с: первой, второй и третьей групп которого подключены к входам первой,второй и третьей групп мультиплексора, выходы которого являются выходами первой группы устройства, первый выход блока управления подключен к ел первым входам первого реверсивного счетчика, первого и второго регист ров, выходы второго регистра подклю4 чены к входам второго элемента ИЛИ О) и шифратора, вькоды первой группы которого подключены к входам второй группы второго регистра, выходы второй группы шифратора подключены к входам четвертой группы мультиплексора и являются выходами второй группы устройства, выход второго элемента ИЛИ является выходом Запрос устройства .

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИ4ЕСНИХ

РЕСПУБЛИК

4(s1) Г 06 F 3/05

1 11Ъ

Ю Я . с

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВМ с

С

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPbfTMA

/ (21) 36641 71/24-24 (22) 18. 11.83 (46) 23,04.85. Бюл. ¹ 15 (72) В.П. Левицкий, И.Н, Белый и Ю.В ° Юзевич (71) Львовский ордена Ленина политехнический институт им. Ленинского комсомола (53) 68 1.327.8(088.8) (56) 1. Авторское свидетельство СССР № 999036, кл. С 06 F 3/04, 1981.

2. Авторское свидетельство СССР № 964625, кл. С 06 Р 3/05, 1982. (54) (57) УСТРОЙСТВО ДЛЧ ВВОДА ИНФОРМАЦИИ, содержащее блок компараторов, цифроаналоговый преобразователь, первый и второй реверсивные счетчики, первый элемент ИЛИ, первый регистр, элемент И, шифратор, блок управления, первый вход которого является вторым входом устройства, второй выход блока управления подключен к второму входу первого реверсивного счетчика, третий и четвертый выходы блока управления подключены к первому и второму входам второго реверсивного счетчика соответственно, третий вход блока управления подключен к выходу первого элемента ИЛИ, выход цифроаналогового преобразователя подключен к входу блока компараторов, входы второй группы которого и входы элемента И подключены к выходам первого регистра, выход элемента И подключен к второму входу блока управления, вход шифратора является первым входом устройства, ÄÄSUÄÄ 1151946 А входы первой группы блока компараторов являются входами группы устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия путем организации независимых процессов преобразования информации и ее выдачи по сигналам запроса, оно содержит второй регистр, второй элемент ИЛИ, мультиплексор и блок регистров, входы второй и третьей групп которого и входы первой и второй групп цифроаналогового преобразователя подключены к выходам первого и второго реверсивных счетчиков соответственно, выходы блока компараторов подключены к входам первого регистра и первого элемента

ИЛИ, входам первых групп второго регистра и блока регистров, выходы первой, второй и третьей групп которого подключены к входам первой,второй и третьей групп мультиплексора, выходы которого являются выходами первой группы устройства, первый выход блока управления подключен к первым входам первого реверсивного счетчика, первого и второго регистров, выходы второго регистра подключены к входам второго элемента ИЛИ и шифратора, выходы первой группы которого подключены к входам второй группы второго регистра, выходы второй группы шифратора подключены к входам четвертой группы мультиплексора и являются выходами второй группы устройства, выход второго элемента ИЛИ является выходом "Запрос" устройства °

Изобретение относится к автоматике и Вы ислительной технике и может быть использовано в автоматических системах контроля и управления, Известно устройство для ввода информации, содержащее ксмпараторы, цифроаналоговый преобразователь,формирователь импульсов, шифратор, узел согласования, генераторы импульсов, счетчик, блок усилителей, блок клю«ей, регис I pII„GJlor< сравнсния и элемент задержки Я .

Недостатками этогс устройства являются низкое быстрсдействие и высокая Вероятность сбойной ситуации при одновременном срабатывании двух и более комларатсрсв,.

Наиболее близким к предлагаемому пс совокупности существенных признаков является устройство для Ввода информации, содержащее блок компараторов, цифроаналоговый преобразователь, первый и второй реверсивные счетчики, первый элемент KIM первый регистр, элемент И, шифратор, блоК управления, первый вход которого является вторым входом устройства, второй Вьиод блока управления поцключен к второму входу первого реверсивного счетчика„ третий и четвертый ВыхОДы блока управления нсдключены к первому и Второму Входам втсрого реверсивного счетчика соствет— ственнс, третий вход блока управления подключен к Выходу первого элемента ИЛ2, выход цифроаналогового преобразователя псдкгпочен к входу блока ксмпаратсра., входы Второй группы которого и Входы элемента И подключены к Выходам первого регистра, Выход элемента И псдк.почен к

Вторсмс? ВхОДу блска J rlp8BJ ения р ВХОД шифратора является первым Входом устрсйстВа, Входы перВОЙ группы блока ксмпаратсрсв являются входами группы устройства (2), Недостатками известногс устройства являются низкое быстродействие,. вызванное потерями времени Ввода из-за необходимости досчитывания реверсивными счетчиками дс нерепол50 нения, и отсутствие возможности преобразовывать сигналы,, большие, чем напряжение, "-квивалентнсе сумме разрядов первого реверсивного счетчика. 55

Цель изобретения = повышение быстродействия путем организации назависимых процессов преобразования инфор2 946 2 мации и ее выдачи по сигналам запроса.

Поставленная цель достигается тем, что устройство для ввода информации, содержащее блок компараторов, цифроаналоговый преобразователь, первый и второй реверсивные счетчики, первый элемент ИЛИ, первый регистр, элемент И, шифратор, блок управления, первый вход которого является вторым входом устройства, второй выход блока управления подключен к второму входу первого реверсивного счетчика, третий и четвертый выходы блока управления подключены к первому и второму входам второго реверсивного счетчика соответственно, третий вход блока управления подключен к выходу первого элемента ИЛИ, выход цифроаналогового преобразователя подключен к входу блока компараторов, входы второй группы которого и входы элемента И подключены к выходам пернога регистра, Выход элемента И подключен к второму входу блока управления, вход шифратора является первым входом устройства входы первой группы блока компараторов являются входами группы устройства, содержит второй регистр, второй элемент ИЛИ, мультиплексор и блок регистров, входы второй и третьей групп которого и входы первой и второй групп цифроаналогового преобразователя подключены к выходам первого и второго реверсивных счетчиков соответственно„ выходы блока компараторов подключены к входам первого регистра и первого элемента ИЛИ, входам первых групп второго регистра и блока регистров, выходы первой, второй и третьей групп которого подключены к Входам первой, второй и третьей групп мультиплексора, выходы которого являются выходами первой группы устройства, первый выход блока управления подключен к первым Входам первого реверсивного счетчика, первого.и второго регистров Выходы второго регистра подключены к Входам Второго элемента ИЛИ и шифратора, выходы первой группы которого подключены к входам второй группы Втррого регистра, выходы

Второй группы шифратора подключены к Входам четвертой группы мультиIlJIeI

3 )151946 М элемента ИЛИ является выходом "Зайрос" устройства.

На фиг. 1 представлена структур= ная схема предлагаемого устройства для ввода информации; на фиг. 2 и

3 — временные диаграммы.

Устройство для ввода информации содержит блок 1 компараторов 1, цифроаналоговый преобразователь (ЦАП) 2, первый 3 и второй 4 ревер- 10 сивные счетчики, первый элемент ИЛИ

5, первый регистр 6, второй регистр

7, блок 8 регистров, элемент И 9, второй элемент ИЛИ tO шифратор 11, мультиплексор 12, блок 13 управления, первый 14 и второй 15 входы устройства, первый и второй входы

16 и 17 блока управления соответственно.

Устройство для ввода информации 20 работает следующим образом.

Входные аналоговые сигналы поступают на входы первой группы блока 1 компараторов. На вход блока i компараторов подается выходной сигнал 25

ЦЯП 2.

В исходный момент времени блок 13 управления формирует сигналы начальной установки реверсивных счетчиков

3 и 4, причем счетчик 3 старших разрядов устанавливается в состояние

O0...О, а счетчик 4 младших разрядов — в 11... 1. Одновременно в нулевое исходное состояние устанавливаются регистры 6 и 7. ЦАП преобразу-З ет коды реверсивных счетчиков в напряжение °

Компараторы сравнивают напряжения, входные и от ЦАП, определяя, находится ли какой-либо входной сиг- 40 нал в диапазоне, соответствующем напряжению, эквивалентному разности квантов счетчиков 3 и 4. Если такие сигналы есть, компараторы этих каналов устанавливаются в единичное сос- 45 тояние, на выходе элемента ИЛИ 5 появляется уровень логической "1", поступающий на вход блока 13 управления, формирующего импульсную тактовую последовательность, которая, 50 поступая на вычитающий вход реверсивного счетчика, уменьшает его содержимое, а тем самым и напряжение

ЦАП до тех пор, пока оно не становится меньше входного напряжения канала 55 (каналов). Если такой сигнал один, компаратор данного канала переходит в нулевое состояние„ формируя отрицательный перепад на своем выходе.

По этому перепаду сопержимое счетчиков 3 и 4 заносится только в регистр того канала, в котором произошло сбрасывание компараторов. Этим же перепадом устанавливаются в единичное состояние триггеры данного канала в регистрах 6 и 7. Выходной сигнал триггера регистра б поступает на запрещающий вход соответствующего компаратора и удерживает его в нулевом cQcvoHHHH до начала следующего цикла преобразования.

Появление логической " 1" в регистре

7 вызывает появление ". t" и на выходе элемента ИЛИ 10, формируя сигнал запроса внешнего устройства. Если величины сигналов в нескольких каналах совпадают с точностью дискретности ЦАП, то одновременно сбрась вается несколько компараторов, и приведенный процесс проистекает параллельно для нескольких каналов.

Если по окончании записи в регистры элемент ЕПИ 5 все еще находится в состоянии "1", то процесс вычитания счетчика 4 продолжается до преобразования в код последнего входного сигнала, находящегося в данном диапазоне. В результате все сработавшие компараторы возвращаются в исходное состояние, элемент

ИЛИ 5 .также переходит в нулевое состояние, и по этому сигналу блок 13 управления переключает тактовую последовательность на сумшрующий вход реверсивного счетчика 3, увельгчивая в первый момент его содержимое на 1". Одновременно по сигналу блока управления счетчик 4 устанавливается в исходное состояние (t1...1), что соответствует диапазону второго кванта счетчика 3. Если элемент ИЛИ 5 не меняет своего состояния (не сработал ни один из компараторов), содержимое счетчика 3 последовательно увеличивается на

"1", Как только элемент ИЛИ 5 переходит в единичное состояние, блек управления переключает тактовую последовательность на счетчик 4, и т.д.

Как только происходит преобразование последнего входного сигнала, все триггеры регистра 6 оказывают— ся в состоянии "1, срабатывает элемент И 9, передавая блоку 13 управ1151946 ления сигнал окончания цикла преобразования.

Процесс ввода информации производится независимо от процесса преобразования по появлении сигнала

I запроса на входе элемента ИЛИ 10.

Ввод осуществляется синхронно с внешними управляющими сигналами по первому входу 14 устройства. По приходу положительного перепада этого сигнала шифратор 11 формирует на своих выходах позиционный и двоичный коды номера старшего по установленному приоритету триггера из всех установленных в единичное состояние триггеров регистра 7. Двоичный код на выходе шифратора 11 управляет мультиплексором 12, и на выходы устройства поступают двоичные коды канала и значения сигнала в этом канале. Позиционный код номера данного канала по окончании чтения кодов сбрасывает соответствующий триггер регистра 7 в исходное состояние.

5 Если к этому времени происходит преобразование в других каналах и в

"1" устанавливаются какие-либо другие триггеры регистра 7, то эле- мент ИЛИ 10 поддерживает на своем выходе единичный уровень, т.е. сигнал запроса. По следующему такту чтения процесс считывания повторяется до снятия сигнала запроса.

Таким образом, среднее время цикла ввода аналоговой информации уменьшается. Степень уменьшения зависит .от конкретного распределения уровнеи входных сигналов по диапазону и

20 внутри поддиапазонов.

1151946 дую

Р (Ус/7Щ ти

@pit Л!.

ВНИИПИ Заказ 2324/37 Тираж 710 Подписное и

Филиал IIIIII "Патент", г.Ужгород,ул.Проектная,4