Устройство для определения альтернативной совокупности чисел в системе остаточных классов

 

УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ АЛЬТЕРНАТИВНОЙ СОВОКЗТ1НОСТИ ЧИСЕЛ В СИСТЕМЕ ОСТАТОЧНЫХ КЛАССОВ, содержащее блок нулевиэации, блок памяти и блок анализа, причем вход операнда устройства соединен с входом блока нулевизации, выход которого соединен с входом блока анализа , первый и второй выходы которого соединены соответственно с первым адресным входом блока памяти и выходом отсутствия ошибки устройства, выход блока памяти является информационным выходом устройства, о тличающееся тем, что, с целью повышения коэффициента испольг зования оборудования, оно содержит вычитатбль по модулю и блок преобразования кода системы остаточных классов в позиционный код, причем вход и выход блока нулевизации соединены соответственно с входами уменьшаемого и вычитаемого вычитателя по модулю, выход которого соединен с входом блока преобразо (Л вания кода системы остаточных классов в позиционный код, выход которого соединен с вторым адрест входом блока памяти.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

PEOlYS JlHH (19) (Н}

4(з17 С 06 Р 11/08

ГОСУДАРСТВЕННОЙ НОМИТЕТ СССР

ГЮ ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ

- ОПИСАНИЕ ИЗОБРЕТЕНИЙ

Н AST0PCHONfhf СВИДКтЕЛЬСтВМ (21) 3612765/24-24 (22) 28.06.83 (46) 23.04.85. Бюл. В 15 (72) В.И. Ключко, В.А. Краснобаев, В.И. Николаев и В.О. Шемякин (53) 681.3(088.8) (56) 1. Авторское свидетельство СССР

В 888124, кл. 0 06 Р 11/08, 1980.

2. Акушский И.Я., 10дицкий Д.И.

"Машинная арифметика в остаточных классах. M., "Советское радио", 1969, с. 200-202 (прототип). (54)(57) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ

АЛЬТЕРНАТИВНОЙ СОВОКУПНОСТИ ЧИСЕЛ

В СИСТЕМЕ ОСТАТОЧНЬИ КЛАССОВ, содержащее блок нулевизацни, блок памяти и блок анализа, причем вход операнда устройства соединен с входом блока нулевизации, выход которого соединен с входом блока анализа, первый и второй выходы которого соединены соответственно с первым адресным входом блока памяти и вы" ходом отсутствия ошибки устройства, выход блока памяти является информационным выходом устройства, о тл и ч а ю щ е е с я тем, что, с целью повышения коэффициента исполв» зования оборудования, оно содержит вычитатель по модулю и блок преобразования кода системы остаточных классов в позиционный код, причем вход и выход блока нулевизации соединены соответственно с входами уменьшаемого и вычитаемого вычитателя по модулю, выход которого соединен с входом блока преобразования кода системы остаточнык классов в позиционный код, выход которого соединен с вторым адресным входом блока памяти.

1153970 3

Изобретение относится к вычислительной технике и может быть исполь=» зовано для коррекции однократных ошибок в динамике вычислительного процесса в системе остаточных клас- 5 сов {СОК).

Известно устройство для обнаружения ошибок в системе остаточных классов, содержащее блок нулевизации блок памяти констант ошибок, дешиф- 1О ратор, переключатель сумматор и группе элементов И 1) .

Недостатками данного устройства являются значительные аппаратурные затраты и большое количество осно- 35 ваний в альтернативной совокупности.

Наиболее близким по технической сущности к изобретению является устройство для определения альтернатив:ной совокупности чисел s системе 20 остаточных классов, содержащее блок нулевизации, блок анализа и блок памяти, причем вход операнда устройства соединен с входом блока нулевизации, выход которого соединен 25 с входом блока анализа, первый и второй выходы которого соединены соответственно с выходом отсутствия ошибки устройства и адресным входом блока памяти, выход которо- 30 го является выходом устройства )2) .

Недостатком известного устройства является большое количество осноsamA, по которым возможна ошибка в альтернативной совокупности. Для устранения ошибки требуется заменить все оборудование, работающее по данным основаниям, что требует значительных аппаратурных затрат и свидетельствует о неэффективности контроля.

Цель изобретения - повьппение коэффициента использования оборудования.

Поставленная цель достигается тем, что устройство для определения альтернативной совокупности чисел в системе остаточных классов, содержащее блок нулевизации, блок памяти и блок анализа, причем вход операнда устройства соединен с входом 50 блока нулевизации, выход которого соединен с входом блока анализа, пер-. вый и второй выходы которого соединены соответственно с первым адресным входом блока памяти и выходом от- 55 сутствия. ошибки устройства, выход блоха памяти является информационным выходом устройства, содержит вычитатель по модулю и блок преобразования кода системы остаточных классов в позиционный код, причем вход и выход блока нулевизации соединены соответственно с входами уменьшаемого и вычитаемого вычитателя по модулю, выход которого соединен с входом блока преобразования:кода системы остаточных классов в позиционный код, выход которого соединен с вторым адресным входом блока памяти.

На чертеже представлена структурная схема устройства для определения альтернативной совокупности чисел в системе остаточных классов.

Устройство содержит вход 1 операнца, блок 2 нулевизации, вычитатель 3 по модулю, блок 4 анализа, блок 5 преобразования кода системы остаточных классов в позиционный код, выход б .отсутствия ошибки, блок 7 памяти, выход 8 альтернативной совокупности.

Блок 4 анализа пропускает информацию с входа на первый выход и при равенстве нулю информации íà его входе формирует единичный сигнал на втором выходе.

Устройство для определения альтернативной совокупности чисел и системе остаточных классов работает следующим образом.

На вход 1 поступает операнд А = (а,, а„..., с„,1}, представленный в системе остаточных классов. Блок 2 нулевиэации приводит его к виду А (О,О,О, g„«). На вычитателе 3 по модулю выполняется операция А"=

А - А" по модулю Р, . Результат данной операция поступает на блок

5 преобразования кода системы остаточных классов в позиционный код, с выхода которого результат в пози-. ционном коде поступает на второй адресный вход блока 7 памяти.

Блок 4 анализа приводит сравнение я, с нулем и при равенстве нулю формирует сигнап на выходе 6 свидетельствующий об отсутствии ошибки в числе А.

При неравенстве ц,, нулю, данная величйна поступает на йервый адресный вход блока 7 памяти, где по адресу, заданному А" и у„, выбирается на выход 8 совокупйость оснований, по которым возможна ошибка.

Пример кодировки блока 7 памяти для оснований P1-=. 2, Р = 3 и Р = 5 представлен в таблице. ю

Продолжение таблицы

1151970

3 4 э 1 э 4 э Ря

Р,Р Р,P P,Р р

5 4 э к э

P PP ° э р Р,Р P,Р:,Р Р

2!

Составитель А. Kmoes

Редактор . А. Шандор Текред З,Палий

Корректор Е. Рошко

Заказ 2325/38 . . Тираж 710

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035 Иосква, Ж-35, Раужская наб., д. 4/5

Подписное

Филиал ППП "Патент", r Ужгород, ул. Проектная,. 4

Техническое нреимущество изобре1о тения состоит в уменьшении количестР Р p.. р ва оснований, по которые возможна

1 э э ошибка . Это достигается за счет того что альтернативная совокупность неправильного числа определяется не во всем интервале () Р, (1 + 1 ) Р ) попадания неправильного числа А, а в с ечении 6 A ". А — А этого интерван и ла.