Устройство для приема и градиентного декодирования избыточных сигналов

 

1. УСТРОРЛСТВО ДЛЯ ПРИЕМА И ГРАДИЕНТНОГО ДЕКОДИРОВАНИЯ ИЗБЫТОЧНЫХ СИГНАЛОВ, содержащее квантователь сигналов, первый вход которого является входом устройства, второй вход подключен к первому выходу хронизатора , выход квантователя сигналов соединен с входом аналого-цифрового преобразователя, выходы которого соединены с соответствующими первыми входами первого блока памяти, выход первого блока памяти соединен с первыми входами первого порогового блока, блока управления выдачей информации и вычитателя, выход первого порогового блока соединен с первым входом декодера и вторым входом вычитателя, сумматор, выход которого соединен с входом второго порогового блока, выход декодера соединен с первьм входом второго блока памяти, первый, второй выходы и в-Горой вход которого подключены соответственно к второму, третьему входам и к выходу блока управления вьщачей информации, третий выход второго блока памяти является вькодЬм устройстваJ отличающееся тем, что, с целью упрощения устройства, вр11ход первого блока памяти и вьгход вычитателя соединены соответственно с первым и вторым входами сумматора, выход второго порогового блока соединен с первым входом регистра, выход регистра соединен с вторым входом декодера, вто7 рой, третий, четвертый, пятый, шестой , седьмой, восьмой, девятьй, десятьй, одиннадцатый и двенадцатый выходы хронизатора соединены соответственно с третьим входом квантователя сигналов, с вторым, третьим входами первого блока памяти, с объединенными вторым входом первого порогового блока и трет.ьйми входами СО вычитателя и сумматора, с третьим С входом декодера, с третьим, четвертым , пятым, шестым входами второго блока памяти, с четвертым входом блока управления выдачей информации и с вторым входом регистра. ЬвА 2. Устройство по п. 1, о т л и чающееся тем, что квантовасл чд тель сигналов содержит умножители, интеграторы, генератор опорных сигналов и вычитатель, первый и второй выходы генератора опорных сигналов Oi соединены с первыми входами соответственно первого И второго умножителей , выходы которых соединены с первьпуи входами соответственно первого и второго интеграторов, выходы первого и второго интеграторов соединены соответственно с первым и вторым входами вычитателя, вторые входы первого и второго умножителей объединены и являются первым входом квантователя сигналов, вход генератора .

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (51} G 08 С 19/28 Ф, ъ. М;

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПР ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТИРЫТИЙ (21) 3665753/24-24 (22) 24.11.83 (46) 23.04..85, Бюл. N - 15 (72) Ю.П.Зубков и О.И.Кожухов (53) 621.398(088.8) (56) 1. Бородин Л.Ф. Введение в теорию помехоустойчивого кодирования.

М., "Советское радио", 1968, с, 270, рис. 3.03.

2. Авторское свидетельство СССР

Ф 801760, кл. Н 04 ? 17/30, Н 04 Ь 1/10, 1976 (прототип). (54)(57) 1. УСТРОЙСТВО ДЛЯ ПРИЕМА И

ГРАДИЕНТНОГО ДЕКОДИРОВАНИЯ ИЗБЫТОЧНЬИ СИГНАЛОВ, содержащее квантователь сигналов, первый вход которого является входом устройства, второй вход подключен к первому выходу хронизатора, выход квантователя сигналов соединен с входом аналого-цифрового преобразователя, выходы которога соединены с соответствующими первыми входами первого блока памяти, выход первого блока памяти соединен с первыми входами первого порогового блока, блока управления выдачей информации и вычитателя, выход первого порогового блока соединен с первым входом декодера и вторым входом вычитателя, сумматор, выход . которого. соединен с входом второго порогового блока, выход декодера соединен с первым входом второго блока памяти, первый, второй выходы и второй вход которого подключены соответственно к второму, третьему входам и к выходу блока управления выдачей информации, третий выход второго блока памяти является выходом устройства, о т л и ч а ю щ е—

„„SU„„. 1152016 А е с я тем, что, с целью упрощения устройства, выход первого блока памяти и выход вычитателя соединены соответственно с первым и вторым входами сумматора, выход второго порогового блока соединен с первым- входом регистра, выход регистра соединен с вторым входом декодера, вто-. рой, третик, четвертый, пятый, шестой, седьмой, восьмой, девятый, десятью, одиннадцатыи и двенадцатый выходы хронизатора соединены соответственно с третьим входом квантователя сигналов, с вторым, третьим входами первого блока памяти, с объединенными вторым входом первого порогового блока и третьими входами вычитателя и сумматора, с третьим входом декодера, с третьим, четвертым, пятым, шестым входами второго ъа, блока памяти, с четвертым входом блока управления выдачей информации

:и с вторым входом регистра.

2. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что квантователь сигналов содержит умножители, интеграторы, генератор опорных сигналов и вычитатель, первый и второй выходы генератора опорных сигналов соединены с первыми входами соответственно первого и второго умножите- лей,выходы которых соединены с первыми входами соответственно первого и второго интеграторов, выходы первого и второго интеграторов соединены соответственно с первым и вторым входами вычитателя, вторые входы первого и второго умножителей объЕдине: ны и являются первым входом квантователя сигналов, вход генератора, 1152016 опорных сигналов является вторым входом квантователя сигналов,.вторые входы первого и второго интеграторов объединены и являются третьим входом квантователя сигналов, выход вычитаФеля является выходом квантователя сигналов.

3. Устройство по и. 1, о.т л и— ч а ю щ е е с я тем, что блок управления выдачей йнформации содержит ключи, сумматоры, вычитатель и преобразователь кода, выход преобразователя кода соединен с первыми вхо.дами первого, второго, третьего и четвертого ключей, выходы первого и второго ключей соединены через соответствующие первый и второй сумматоры с первьм И вторым входами третьеI

Изобретение относится к электро" связи и может быть использовано в приемных устройствах систем передачи телеметрической информации, исполь- .

Зующих длинные и сверхдлинные помехоустойчивые коды.

Известно устройство для приема

1избыточной информации, содержащее приемник, пороговый блок и декодер (1

Недостатком данного устройства 10 является низкая помехоустойчивость, поскольку в нем не учитывается апостериорная информация об амплитуде символов аналогового сигнала на выходе приемника. 15

Наиболее близким к изобретению по технической сущности является устройство для приема и градиентного декодирования избыточных сигналов, содержащее квантователь сигналов первый вход которого является входом устройства, второй вход подключен к выходу хронизатора, выход квантователя сигналов соединен с входом аналого-цифрового преобразователя, выходы которого соединены с соответствующими входами первого блока памяти, выход первого блока памяти соединен с-входами первого порогового блока, блока управления выдачей информации и вычислителя, го сумматора, выходы третьего и четвертого ключей соединены через соответствующие четвертый и пятый сум-, маторы с первым и вторым входами шестого сумматора, выходы третьего и шестого сумматоров соединены соответственно с первым и вторыч входами вычитателя, первый вход преобразователя кода, объединенные вторые входы первого и второго ключей, объединенные вторые входы третьего и четвертого ключей и второй вход преобразователя кода являются соответственно первым, вторым, третьим и четвертым входами блока управления выдачей информации, выход вычитате ля является выходом блока управле ния выдачей информации.

2 выход первого порогового блока соединен с первым входом декодера и вторым входом вычитателя и через регистр — с первым входом сумматора, выход вычитателя подключен через последовательно соединенные второй блок памяти и блок сдвига к второ- му входу сумматора, выход сумматора соединен через второй пороговый блок с вторым входом декодера, выход декодера соединен с первым входом третьего блока памяти, первый, второй выходы и второй вход которого подключены соответственно к второму, третьему входам и к выходу блока управления выдачей информации, третий выход. третьего блока памяти является выходом устройства.

Известное устройство обеспечйвает высокую помехоустойчивость приема избыточных сигналов, дает возможность осуществлять прием в целом сложных сигналов на основе избыточных кодов (2) .

Недостатками известного устройства являются его сложность, обусловленная наличием блока сдвига и ai орого блока памяти, а также в случае использования. устройства в высокоскоростных системах передачи информации для работы блока сдвига тре

1152 буется высокая тактовая частота, то снижает .надежность функциониро Ъ вания устройства.

11ель изобретения — упрощение устройства за счет исключения второго блока памяти и блока сдвига.

Указанная цель достигается тем, что в. устройстве для приема и градиентного декодирования избыточных сигналов, содержащем квантователь .,сигналов, первый вход которого является входом устройства, второй вход

4 подключен к первому выходу хронизатора, выход квантователя сигналов соединен с входом аналого-цифрового преобразователя, выходы которого соединены с соответствующими первыми входами первого блока памяти, выход первого блока памяти соединен с первыми входами первого порогового бло- щ ка, блока управления выдачей информации и вычитателя, выход первого порогового блока соединен с первым входом декодера и вторым входом вычитатепя, сумматор, выход которого сое- д динен с входом второго порогового блока,. выход декодера соединен с первым входом второго блока памяти, первый, второй выходы и второй вход которого подключены соответственно к второму, третьему входам и к выходу блока управления выдачей информации,.третий выход второго блока памя,ти является. выходом устройства, вы ход первого блока памяти и выход вы-. читателя соединены соответственно с

35 первым и вторым входами сумматора, выход второго порогового блока соединен с первым входом регистра, выход .регистра соединен с вторым входом декодера, второй, третий, четвертый, пятый, шестой, седьмой, восьмой, девятый, десятый, одиннадцатый и двенадцатый выходы хронизатора соединены соответственно с третьим входом квантователя сигналов, с вторым, .,третьим входами первого блока памя;ти, с объединенными вторым входом

l первого порогового блока и третьими

:входами вычитателя и сумматора, с третьим входом декодера, с третьим, четвертым, пятым, шестым входами . второго блока памяти, с четвертым

:входом блока управления выдачей информации и с вторым входом регистра.

Кроме того, квантователь сигналов содержит умножители, интеграторы, генератор опорных сигналов и вы016 4 читатель, первый и второй вькоды генератора опорных сигналов соедине ны с первыми вхоцами соответственно первого и второго умножителей, выходы которых соединены с первымн входами соответственно первого и второго интеграторов, выходы первого и второго интеграторов соединены соответственно с первым и вторым входами вычитателя, вторые входы первого и второго умножителей объединены и являются первым входом квантователя сигналов, вход генератора опорных сигналов является вторым входом квантователя сигналов, вторые входы первого и второго интеграторов объединены и являются третьим входом квантователя сигналов, выход вычита-, 1теля является выходом квантователя сигналов.

При этом блок управления выдачей информации содержит ключи, сумматоры, вычитатель и преобразователь кода, выход преобразователя кода соединен с первыми входами первого, второго, третьего и четвертого ключей, выходы первого и второго ключей соединены через соответствующие первый и второй сумматоры с первым и вторым входами третьего сумматора, выходы третьего и четвертого ключей соединены через соответствующие четвертый и пятый сумматоры с первым"и вторым .входами шестого сумматора, выходы третьего и шестого сумматоров соединены соответственно с первым и вторым входами вычитателя, первый вход преобразователя кода, объединенные вторые входы первого и второго ключей, объединенные вторые входы третьего и четвертого ключей и второй вход преобразователя кода являются соответствен" но первым вторым, третьим и четвертым входами блока управления выдачей информации, выход вычитателя является выходом блока управления выдачей информации.

На фиг. 1 представлена структурная схема устройства для приема и обработки избыточных сигналов, на фиг. 2 — структурная схема хронизатора; на фиг.. 3 — геометрическое изображение алгоритма работы предлагаемого устройства.

Устройство для приема и градиентного декодирования избыточных сигналов (фиг ° 1) содержит квантователь

1152016

1 сигналов, выполненный на умножителях 2 и 3, интеграторах 4 и 5, генераторе 6 опорных сигналов,и вычитателе 7, аналого-цифровой преобра- зователь 8, выполненный на порого- 5 вых элементах 9, элементах 10 НЕ, элементах 11, шифраторе 12, аттенюаторах 13 и источнике 14 пороговых напряжений, блок 15 памяти, выполненный на регистрах 16 и ключе 17, пороговый блок 18 выполненный на регистре 19 сдвига и ключе 20, вычитатель 21, выполненный на двоичнодесятичных преобразователях 22 и 23 кода и элементе 24 вычитания, сумматор 25, выполненный на двоично-десятичном преобразователе 26 кода и элементе 27 сложения, пороговый блок 28, выполненный на источнике

29 порогового напряжения, аттенюаторе 30 и пороговом элементе 31, регистр 32 сдвига, декодер 33 и 34,: блок 35 памяти, выполненный на элементе 36 ИЛИ, триггере 37, регистрах

38 и 39 сдвига, ключах 40-43 н элементе 44 ИЛИ, блок 45 управления выдачей информации, выполненный на ключах 46-49, сумматорах 50-55, двоично-десятичном преобразователе

56 кода и вычитателе 57, и хрониза- щ тор 58.

Хронизатор 58 (фиг. 2) содержит формирователь 59 импульсов, элементы

60-67 задержки, элемент.68 ИПИ, формирователи 69-74 тактовых импульсов, каждый из которых выполнен на триггере 75, счетчике 76 и генераторе 77 тактовых импульсов, элементы 78 — .

80 ИЛИ и делители 81 и 82 частоты на три. 40

Устройство работает следующим образом.

Рассмотрим алгоритм функционирования предлагаемого устройства.

Пусть осуществляется формирование 45 составного сигнала с избыточностью на основе комбинаций двоичного трехзначного кода с иинимальнъпч кодовым расстоянием 4 = 3, для которого разрешенными кодовыми комбинациями являются X1 = 101 и Х,= 010. Составной избыточный сигнал после прохождения канала связи, в котором на него воздействуют помехи, с помощью квантователя 1 сигналов преобразуют в

- аналоговый сигнал.

На фиг. 3 в виде куба изображено

Множество сигнальных точек, соотввтствующих аналоговым сигналам Х на выходе. квантователя 1 сигналов.

Вершины куба соответствуют кодовым комбинациям. Каждое ребро куба определяет единичное хэммингово расстояние между теми вершинами (кодовыми комбинациями), которые данное ребро соединяет .

На фиг. 3 а штриховкой выделена область сигнальных точек, которые отождествляются с разрешенной кодовой комбинацией Х при посимвольном приеме; на.фиг. Зд- то же, при приеме в целом.

Соответственно для разрешенной кодовой комбинации Х,,на фиг.,Зб штриховкой выделена область сигнальных точек, отождествляемых с данной комбинацией при посимвольном приеме," па фиг. Зг — то же, при приеме в целом.

Из сравнения фиг. 3 а с 3 в и фиг. 3 б с 3 г следует, что отличие посимвольного приема от приема в целом заключается в отличии границ областей отождествления.

Совместим области отождествления при посимвольном приеме и при приеме в целом для комбинации Х и рассмотрим переднюю грань (квадрат) Х -3,—

-З -Х4 куба. Множество сигнальных з точек Х -X -4-2-3-34 на этой грани

-отождествляются с Х л при посимвольном приеме. Множество сигнальных точек Х -Хз -4-3-Хл на передней грани куба отождествляются с Х1 при приеме в целом.

Отличие приема в целом от посимвольного приема, в частности, состоит в наличии сигнальных точек, принадлежащих треугольнику 1-4-3.

Характерной особенностью сигнальных точек данной области является то, что при посимвольном приеме они отождествляются с разрешенной комбинацией Х,, так как она принадлежит заштрихованной области на фиг. Зб. В случае приема в целом сигнальные точки из треугольника

2-4-3 отождествляются с разрешенной кодовой комбинацией Х . Геометрические модели достаточно точно иллюстрируют существо отпичия алгоритма посимвольной обработки составных сигналов с избыточностью, формируе.мых на основе кодов произвольной значимости, от алгоритма приема в целом.

1152016

В общем случае также существуют такие области сигнальных точек, кото-. рые при приеме в целом правильно отождествляются с разрешенными кодовыми комбинациями, а при посимволь- 5 ном приеме — ошибочно, Но в отношении этих областей можно отметить, что их сигнальные точки отождествляются с ближайшей к истинной (с вероятностью правильного приема при обработке в целом) разрешенной кодовой комбинацией. Это утверждение находится в полном соответствии с моделью на фиг. 3 д.

Принцип действия известного уст- 15 ройства заключается в том, что сигнальные точки из треугольника 2-4-3

"вбрасываются" в область посимвольйого приема для Х . Осуществляется. указанное "вбрасывание" следующим 20 образом.. .Посимвольный прием предполагает. осуществление трех основных операций.

Первая операция называется аналоговой демодуляцией. Она реализуется в квантователе 1 сигналов. Вторая операция — однопороговое KBBH тование .и реализуется с помощью аналого-цифрового преобразователя 8. 30

На фиг. Зд с помощью указанных операций сигнальные точки квадрата

Х1-1-2-5 отождествляются с двоичной кодовой комбинацией (в данном слу,чае разрешенной) Х1. Сигнальные

3S точки квадрата Хэ -4-2-1 соответственно с двоичной кодовой комбинацией

Х, а сигнальные точки квадратов

Х вЂ” 3-2-4 и Х . — 5-2-3 соответстg .венно отождествляются с Х и Х . 4О

Третья операция называется декодированием. С ее помощью двоичные кодо. вые комбинации по соответствующему критерию отождествляются с разрешенными двоичными кодовыми комбинация- 4> ми. Данная операция реализуется с помощью декодера 33. Например, в результате выполнения операции декодирования в соответствии с критерием Максимального правдоподобия с разрешенной комбинацией Х4 (фиг ° Зд) отождествляются комбинации Х и Х .

Комбинация Х> отождествляется с разрешенной кодовой комбинацией Х2. . Согласно градиентному декодирова-, 5 нию в,я -мерном пространстве вычисляют вектор Х Х, считая при этом, что сигнальная точка Х попала в треугольник 2-4-3. Для этого вычисляют разность между вектором ОХ и ОХ (точка Π— условное изображение начала координат и -мерного пространства). Результат — вектор Х Х усиливают до тех пор, пока его,конец не попадет в область посимвольного приема для Х (фиг. За).

В блоке 35 памяти осуществляется накопление составляющих сигнала Х Х, который с помощью блока сдвига усйливают в указанном направлении до заданной величины.

Из выводов структурного анализа и из геометрических моделей (фиг Зд) следует, что для любой сигнальной точки Х из треугольника 2-4-3 (за .исключением линии — границы треугольника, для которой вероятность совпадения с сигнальной точкой близка к .нулю (расстояние до линии 4-3 меньше расстояния до Х ). Из этого следует, что при увеличении величины сигнала Х Х в два раза конец вектора 2Х Х будет попадать в область Х -Х -4-2з

-3-Х4 посимвблъного приема для Х4.

Решение при этом будет ошибочным только в том случае, если сигнальная точка Х будет принадлежать линии

4-3, как и при приеме в целом..

Из данного факта вытекает, что основное преимущество алгоритма функционирования известного устройства определяемое расширением области посимвольного приема до величины области приема в целом и в предлагаемом устройстве сохраняется. Отличие заключается в том, что вектор XgX всегда усиливают в два раза. Теоретически данная операция вытекает из метода теории оптимизации, использующего вторые производные, и квадратичной целевой функции.

В предлагаемом устройстве достаточно покоординатно, т.е. посимволь-.

;но к радиусу-вектору ОХ сигнальной точки Х прибавить вектор ХХ, который следует выбрать равным и по величине и по направлению Х Х. Получаемый в результате вектор сигналь1 нои точки Х после посимвольной,обработки приводит к Х .

В остальном алгоритм функционирования.предлагаемого. устройства не отличается от алгоритма функционирования известного устройства, s.e. для устранения йеопределенности от.— носительно того попала сигнальная

9 1152О точка в треугольник 2-4-3. или нет после выполнения операции декодирования для Х < и Х, определяют степени. близости (коэффициенты корреляции) между Х и Х, (в результате де- з кодирования Х ) и между Х и Х1 (результат декодирования Х,). Выходной считают ту из разрешенных комбинаций, для которой степень близости больше, например в рассматриваемом случае расстояние от Х до

Х1 меньше, чем от Х до Х,.

Таким образом, в предлагаемом . устройстве вместо большого количества операций по усилению вектора 15

Х Х, хранящегося во втором блоке памяти известного устройства, используют одну операцию — покоординатное сложение ОХ и Х Х. Квантователь 1 сигналов осущест- И вляет преобразование. входного элементарного канального сигнала в импульс постоянного тока определенной ампли. туды так, что входной сложный сигнал с его помощью преобразуется в 25 совокупность из и последовательных импульсов различной амплитуды, которая определяет аналоговый составной сигнал Х 1Х .

На входе 1 квантователя 1 сигна- ЗО лов поступает управляющий сигнал от хронизатора 58, который запускает генератор 16 опорных сигналов. На входы умножителей 2 и 3 с входа устройства поступает канальный сигнал.

В умножителях 2 и 3 канальный сигнал перемножается с соответствующими опорными сигналами, вырабатываемыми генератором 6. Выходные сигналы умножителей 2 и 3 накапливаются в интеграторах 4 и 5, от хронизатора 58 на интеграторы 4 и 5 поступает управляющий сигнал, по которому с интеграторов 4 и 5 снимаются сигналы в виде импульсов постоянного тока определенной амплитуды. Выходные сигналы интеграторов 4 и 5 вычитаются в вйчитателе 7, вследствие чего образуется раз6остный сигнал, представляемья также импульсом постоянного то- у> ка определенной амплитуды.

Таким образом, выходнои канальный сигнал преобразуется в выходной им- . пульс постоянного тока соответствующей амплитуды, которая определяет степень искажения входного сигнала.

Импульсы постоянного тока подаются на входы пороговых элементов 9, 10. в которых их амплитуда сравнивается с амплитудами пороговых напряжений, поступающих на вторые входы пороговых элементов 9. В результате сравнения на выходах тех пороговых элемеитов 9, для которых амплитуда входно—

ro импульса превышает амплитуду соответствующего порогового налря>кения, появляются сигналы.

Рассмотрим несколько примеров преобразования. Пусть амплитуда входного импульса равна нулю, Тогда на выходах всех пороговых элементов 9 управляющие сигналы появляться не будут. Поэтому на выходе первого элемента 11 и на первом входе шифратора 12 будет присутствовать едини ный сигнал, .а на выходах остальных элементов 11 И . — нулевые сигналы.

Тогда на остальных входах шифратора 12 — нулевые сигналы. Совокупность входных сигналов шифратора

i2 — двоичная кодовая комбинация единичного веса, в которой единичный символ находится на первой позиции.

С помощью шифратора 12 эта комбинация преобразуется в выходную двоич- ную кодовую комбинацию, значность которой 1 =(8о, щ1(здесь и> — количество зон квантования). Ксли амплитуда входного импульса превышает только амплитуду первого порогового уровня, то единичный сигнал появится только на втором входе шифратора 12, Если амплитуда входного импульса превышает амплитуду и первого и второго пороговых уровней, то единичный сигнал появится только на третьем входе шифратора 12. При превышении входным сигналом амплитуды самого большого (М вЂ” 1) порогового импульса, единичный сигнал появляется только на rn -ом входе шифратора 12.

Блок 15 памяти предназначен для хранения двоичной кодовой комбинации, формируемой в преобразователе 8. Она состоит из и 1 -разрядных двоичных кодовых комбинаций. В состав блока

15 входит открытый в исходном состоянии ключ 17 который закрывается по управляющему сигналу из хроннзатора

58. Двоичная кодовая комбинация из преобразователя 8 записывается в первый регистр 16. Следующая двоичная комбинация, записываясь в первый регистр 16, выталкивает первую комбинацию во . второй регистр 16. Третья кодовая комбинация передвигает вторую t 152016 и первую комбинацию соответственно во второй и третий регистры 16 и т.д.

В соответствии с управляюшими сигналами из хронизатора 58 блок 15 ,может функционировать в двух режи- 5 мах считывания: с регенерацией и без регенерации, при котором в момент считывания ключ 17 закрывается.

По окончании второго режима считывания блок 15 памяти готов к обработке следующих сигналов.

Пороговый блок 18 преобразует входные двоичные -разрядные кодовые комбинации в одну из двух выходных 1 -разрядных кодовых комби наций; нулевую или единичную. Он .соцержит ключ 20 и 1 -разрядный двоичный регистр 19 сдвига. Так как вход последнего соединен с его же выходом, то регистр 19 представляет собой. генератор двоичных сигналов

" 1", т.е. в его ячейки всегда записаны " 1". На двоичный регистр 19 подаются импульсы считывания синхрон- > но с импульсами первого считывания из блока 15. Следовательно в соответствующие моменты времени на информационный вход ключа 20 будут поступать двоичные символы "1". -. ЗО

На управляющий вход ключа 20 с выхода блока 15 памяти старшими разрядами вперед последовательно постулаются -разрядные двоичные комбинации. Старший разряд каждой такой 35 комбинации управляет состоянием ключа 20. При этом указанное состояние сохраняется на время считывания остальных разрядов, следующих после старшего. Пусть, например, "О .в первой 3 -разрядной двоичной комбинации старший разряд — единичный.

Тогда ключ 20 своего открытого в исходном состоянии положения не изменяет и пропускает на выход порого- 15, вого блока 18 1 -разрядную единичную двоичную кодовую комбинацию.

Пусть во второй, следующей за первой, двоичной. комбинации старший разряд — нулевой. В этом случае ключ 20 закрывается на время .у тактов, после чего опять открывается, и т.д. Очевидно, что во втором примере на выходе блока 18 будет присутствовать нулевая -разрядная 5 двоичная кодовая комбинация. Таким образом, входные кодовые комбинации пороговый блок 18 преобразует в зависимости от состояния их старшего разряда или в единичную,или в нулевую выходные двоичные кодовые комбинации.

Вычитатель 21 предназначен для вычитания из величины, представленной в двоичном коде соответствующей выходной комбинации блока 15 памяти, величины, представленной соответст- . вующей двоичной кодовой комбинацией на выходе блока 18. Перед преобразова= нием двоичные коды с помощью преоб-. разователей 22 и 23 представляются в двоично-десятичной системе счисления, в которой с помощью элемента

24 вычитания осуществляется вычисление разности указанных величин.

Сумматор суммирует выходной сигнал вычитателя 21 с выходным сигналом блока 15. Для этого выходной сигнал блока 15 памяти с помощью,преобразователя 26 представляется в двоично-десятичной систвме счисления и подается на вход элемента ?7 сложения.

Пороговый блок 28 преобразует входной сигнал в один из сигналов О или pl — 1. Источник 29 и аттенюатор

30 формируют опорный импульс постоянного тока, амплитуда которого равна

Ф/2. Если входной сигнал по амплитуде не меньше величины порогового напряжения, то на выходе блока 28 формируется сигнал .rn — 1. В противном случае — сигнал О.

Декодер 33 отождествляет входные двоичные кодовые комбинации с выходными разрешенными кодовыми комбинациями.

Блок 35 памяти предназначен для хранения двух разрешенных кодовых комбинаций, выдачи их в блок 45 и считывания одной из них на выход устройства. В соответствующие моменты времени на регистры 38 и 39 подаются импульсы записи. С их помощью первая выходная двоичная кодовая комбинация декодера 33 через элемент

36 ИЛИ записывается в регистр 38.

Потом вторая выходная комбинация декодера 33 записывается в. регистр

38, сдвигая первую комбинацию в регистр 39. Далее по сигналу от хронизатора 58 открывается ключ 40, а на регистры 38.и 39 подаются импульсы считываний. Содержимое регистра

38 считывается на соответствующий выход блока 35 и одновременно пере1152016

55 писывается в регистр 39. Содержимое этого регистра 39 выдается на выход блока 35 и через открытый в это вре-. мя ключ 40 переписывается в регистр ,38. После этого ключ 40 закрывается.

В определенный момент времени на счетный вход триггера 37 подается сигнал. Если он единичный, то триггер 37 меняет свое состояние, если нулевой, то триггер 37 своего состояния не меняет. В это же время открывается ключ 41. Если состояние триг гера 37 является нулевым, то открывается ключ 42, в противном случае — ключ 43.- После этого на регистры 38 и 39 подаются импульсы считывания и на выход устройства через ключ

42, -или через ключ 43 и элемент

44 ИЛИ.считывается одна из разрешенных кодовых комбинаций. Триггер 37 устанавливается в исходное состояние..Регистры 38 и 39 сбрасываются по сигналу "Общий сброс", формируемому в хронизаторе 58.

Блок 45 управления выдачей информации предназначен для вычисления степени близости (коэффициента корреляции) между двоичной кодовой комбинацией блока 15 памяти и разрешенными кодовыми комбинациями блока 35 памяти, а также для формирования управляющего сигнала для блока 35. В момент времени, опреде— ляемый унравляюьцими сигналами хронизатора, на один вход блока 45 подается двоичная кодовая комбинация блока 15 памяти, на другие — разрешенные двоичные кодовые комбинации от блока 35.

С помощью преобразователя 56 входная двоичная кодовая комбинация преобразуется в двоична-десятичную. Этот сигнал подается на входы ключей 46-49, одновременно с соответствующими символами разрешенных комбинаций. Последние коммутируют ключи 46-49. При этом двоично-десятичные символы, через соответствующий ,ключ 46 или 47, а также 48 или 49 поступают на соответствующие сумматоры 50-53. Выходные сигналы сумматоров 50 и 52 — положительные, а выходные сигналы сумматоров 51 и

53 - отрицательные. На выходе сумматора 54 после считывания всех символов указанных комбинацйй формируется сигнал, соответствующий степени близости между составным сигналом блока 15 и второй разрешенной комбинацией. Соответственно выходной сигнал сумматора 55 определяет степень близости между составным сигналом и первой разрешенной комбинацией. Сигналы сумматоров 54 и 55 вычитаются в вычитателе 57. Положительный выходной сигнал вычитателя 57 служит для блока 35 в качестве единичного управлякпцего состоянием . триггера 37 сигнала, а отрицательный сигнал — соответствейно в качестве нулевого управляющего сигнала. Обнуляются сумматоры 50-55 по сигналу "Общий сброс" из хронизатора 58.

Регистр 32 сдвига предназначен для хранения выходной двоичной кодовой комбинации блока 28 на время, в течение которого в декодере 33 осуществляется преобразование выход- . ной двоичной комбинации блока 18.

Сигналы записи и считывания подаются с соответствующего выхода хронизатара 58.

В хронизаторе 58 с помощью формирователя. 59 импульсов осуществляется тактовая и блочная синхронизация.

Формирователя тактовых импульсов содержат триггеры 75, разрешающие работу генераторов 77 импульсов определенной частоты следования. Сопряжение соответствующих входов блоков устройства и управляющих сигналов, формируемых .в различнЫе моменты времени, осуществляется с помощью элементов 68, 78 — 80 ИЛИ..В качестве примера, поясняющего алгоритм функционирования предлагае" мого устройства, рассмотрим его работу при следующих параметрах. Пусть на передающей стороне составной сигнал с избыточностью сформирован на основе двоичной кодовой комбинации У = (0110101). Если бы в канале связи. не было помех, то на выходе преобразователя при количестве зон квантования, равных 8, быпа сформирована следующая совокупность трехзначных двоичных кодовых комбинаций:

000, 111 111, 000, 111 000, 111.

Эта совокупность. определяет сигнал— точную оценку избыточного- сигнала.

Характеристики кода следующие: длина кодовой комбинации и = 7, количество информационных символов

К = 3, минимальное ходовое расстоя.ние о = 4 (следовательно, кратность

1 l 520 двоичных ошибок, исправляемых декодером 9, равна Ф = 1). Используемый код состоит из следующих разрешенных

:кодовых комбинаций: 0000000, 0011011, .0101110, 0110101, 1001101, 1010110, 5

1100011, 1111000.

Сложный избыточный сигнал, искаKeHHbN B канале связи >помехами, с помощью квантователя 1 преобразуется в совокупность импульсов с различной амплитудой. Величина амплитуды каждого такого импульса с помощью преобразователя 8 преобразуется в

3-значную двоичную кодовую комбинацию. Совокупность из И таких 15 комбинаций запоминается в блоке 15 памяти и соответствует сигнальной точке Х (фиг. 3 д). Пусть указанная совокупность (сигнал Х) имеет вид:, Х = (100, 010, 011 000, 111, 000, 111) .

Посимвольная обработка составного сигнала Х в блоке 18 после его записи и считывания с регенерацией ,из блока 15 приводит к сигналу

1(фиг- 3 д) Х = (111, 000, 000, 000, 11 1 UUO 111). Двоичный составной сигнал Х -подается в декодер 33, в котором отождествляется с ближайшей разрешенной кодовой комбинацией (фиге Зд) Х (7007707) . Символы этой комбинации на выходе декодера

33 представляются импульсами постоянного тока с амплитудами, определяемыми величинами проекций сигнала

Х2 — соответственно они равны 7В, 08, ОВ, 78, 7В, 08, 7В. Сигнал Х за поминаетея в регистре 38 блока 35.

Одновременно с комбинацией Х поступает на вход вычитателя 21, На 40 вйходе последнего образуется сигнал (фиг. Зд) ХХ = X — Х = (-3, 2, 3, О, 0, О, О), который в сумматоре

25 суммируют с сигналом Х. В результате послучают сигнал Х = i, 4, 6, ()

О, 7, О, 7. Его с помощью блока 8 . преобразуют в двоичный сигнал Х, — (О, 7, 7, О, У, О, 7), который в данном примере оказывается равным!

6 .6 сигналу Х <, т. е. Х, есть X < . Элеме итарные сигналы, входящие в состав

Х1, накапливаясь, запоминаются в регистре 32 сдвига. В соответствующий момент времени сигнал считывается из регистра 32 в декодер 33, в котором отождествляется с ближайшей разрешенной двоичной кодовой комбинацией, но так как Х и является. разрешенной комбинацией, то второй выходной разрешенной двоичной кодо вой комбинацией на выходе декодера

33 будет являться Х = 3 . Она, как и первая, запоминается в блоке 35.

После этого разрешенные комбинации Х, и Х из блока 35 и комбинация Х из блока 15 подаются в блок

45, где вычисляются степени близости между Х и Х (соответствующий коэффициент корреляции равен 17) и . между. Х и Х (коэффициент корреляции равен 13). На основе анализа разности степеней близости из блока

35 на выход устройства считывают разрешенную двоичную кодовую комбинацию Х . Подается сигнал "Общий сброс" и устройство готово к обработке следующего составного избыточного сигнала. Полученньп результат тот же, что и получаемый .с помощью известного устройства, но достигается он алгоритмически значйтельно проще.

Предлагаемое устройство для гра-, диентного декодирования в целом двоичных избыточных кодов обладает более высокими технико-экономическими показателями по сравнению с известным.

Техническое преимущество предлагаемого устройства заключается в том, что в нем отсутствуют два бло- .ка: блок памяти и блок сдвига, обуславливающие большое количество операций при формировании второй грубой оценки (сигнала Х ) составного избыточного сигнала. Последнее при- водит к уменьшению времени выполнения элементарных операций.

l152016

1 l520!6

Составитель М.Никуленков

Техред И. Пароцай Корректор О. Тигор .1

Редактор И.Дербак

Тираж 61 1 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Ж 35, Раушская наб., д. 4/5

Заказ 2995

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4