Устройство для сжатия и передачи телеметрической информации

 

1.. УСТРОЙСТВО ДЛЯ СЖАТИЯ И ПЕРЕДАЧИ ТЕЛЕМЕТРИЧЕСКОЙ ИНФОРМАЦИИ, содержащее первый коммутатор, первые входы которого являются входами устройства, выход коммутатора подключен к входу первого блока кодирования , выход которого подключен к первому входу первого блока вьвделения существенных отсчетов, синхронизатор , первый выход которого подключен к второму ВХОДУ первого коммутатора , второй выход синхронизатора подключен к второму входу первого блока вьщеления существенных отсче тов , третий выход синхронизатора подключен к первому входу блока кодирования адреса, блок буферной памяти и первый элемент ИЛИ, отличающееся тем, что, с целью повьшения информативности устройства, в него введены блок аналоговой памяти, второй коммутатор, второй блок кодирования , второй блок вьщеления су щественных отсчетов, элементы ИЛИ, блок оперативной памяти и блок ре гистров, первые входы блока аналоговой памяти являются входами устройства , второй вход блока аналоговой памяти объединен с первым входом второго блока вьщеления существенных отсчетов и подключен к четвертому выходу синхронизатора, выходы блока аналоговой памяти подключены к соответствующим первым входам второго коммутатора, второй вход которого объединен с третьим входом первого блока вьщеления существенных отсчетов и подключен к первому выходу синхронизатора, выход второго коммутатора подключен к входу второго блока кодирования, выход которого подключен к второму входу второго блока выделения существенных отсчетов , третий вход которого подключен «Л к второму вьгходу синхронизатора, первый выход блока вьщеления существенных отсчетов подключен к первому входу первого элемента ИЛИ, выход которого подключен к первому входу блока буферной памяти, выход которого подключен к первому входу блока регистров , выход блока регистров являсд ется выходом устройства, первый выСАЭ СО ОО О) ход первого блока выделения существенных отсчетов пoдкJroчeн к четвертому входу второго блока вьщеления существенных отсчетов, пятый вход которого объединен с вторым входом первого элемента ИЛИ и подключен к второму входу первого блока вьщеления существенных отсчетов, третий выход которого подключен к первому входу второго элемента ИЛИ, и шестому входу второго блока вьщеления существенных отсчетов, второй выход которого подключен к второму входу второго элемента ИЛИ, выход второго элемента ИЛИ подключен к второму входу

СОЮЗ СОВЕТСНИХ

СОЦ) 1АЛИСТИЧЕСНИХ

РЕСПУБЛИН

g(s1) G 08 С 19/28

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ГЮ ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСНОМУ СВИДЕТЕЛЬСТВУ (21) 3676768/24-24 (22) 21,12.83 (46) 30.04.85. Бюл. 6 16 . (72) Т.М.Логвинова, А.В.Петрушков, В.П,Сальникова, и И.В.Ширшов (53) 621.398 (088.8 ) (56 ) 1. Авторское свидетельство СССР

Ф 767807, кл. G 08 С 19/28, 1979.

2. Авторское свидетельство СССР

У 1005417,кл. Q 08 С 19/28,1983 (прототип ) .. (54,)(57} !.. УСТРОЙСТВО ДЛЯ СЖАТИЯ И

ПЕРЕДАЧИ ТЕЛЕМЕТРИЧЕСКОЙ ИНФОРМАЦИИ, содержащее первый коммутатор, первые входы которого являются входами устройства, выход коммутатора подключен к входу первого блока кодирования, выход которого подключен к первому входу первого блока выделения существенных отсчетов, синхронизатор, первый выход которого подключен к второму входу первого коммутатора, второй выход синхронизатора подключен к второму входу первого блока выделения существенных отсче— тов, третий выход синхронизатора подключен к первому входу блока кодирования адреса, блок буферной памяти и первый элемент ИЛИ, о т л и ч а ющ е е с я тем, что, с целью повышения информативности устройства, в него введены блок аналоговой памяти, второй коммутатор, второй блок кодирования, второй блок выделения су- щественных отсчетов, элементы ИЛИ, блок оперативной памяти и блок регистров, первые входы блока аналоговой памяти являются входами устрой ства, второй вход блока аналоговой

„„SU„,,115 3 6 A памяти объединен с первым входом второго блока выделения существенных отсчетов и подключен к четвертому выходу синхронизатора, выходы блока аналоговой памяти подключены к соответствующим первым входам второго коммутатора, второй вход которого объединен с третьим входом первого блока выделения существенных отсчетов и подключен к первому выходу синхронизатора, выход второго коммутатора подключен к входу второго блока кодирования, выход которого подключен к второму входу второго блока вьделения существенных отсчетов, третий вход которого подключен к второму выходу синхронизатора, первый выход блока выделения существенных отсчетов подключен к первому входу первого элемента ИЛИ, выход которого подключен к первому входу блока буферной памяти, выход которого подключен к первому входу блока регистров, выход блока регистров является выходом устройства, первый выход первого блока выделения существенных отсчетов подключен к четвертому входу второго блока выделения существенных отсчетов, пятый вход ко- торого объединен с вторым входом первого элемента ИЛИ и подключен к второму входу первого блока выделения существенных отсчетов, третий выход которого подключен к первому входу второго элемента ИЛИ, и шестому входу второго блока выделения существенных отсчетов, второй выход которого подключен к второму входу второго элемента ИЛИ, вь|ход второго элемента ИЛИ подключен к второму входу

1153336 блока кодировання адреса, третий вход которого .подключен к третьему выходу второго блока выделения существенных отсчетов, четвертый вход блока кодирования адреса подключен к второму выходу синхронизатора, первый выход блока кодирования адреса подключен к первому входу блока оперативной памяти, второй выход блока кодирования адреса подключен к первому входу третьего элемента ИЛИ и второму входу блока оперативной памяти, выход которого подключен к второму входу блока регистров и второму входу третьего элемента ИЛИ, выход третьего элемента ИЛИ подключен к второму входу блока буферной памяти, 2. Устройство по п. 1, о т л и— ч а ю щ е е с я . тем, что первый блок выделения существенных отсчетов содержит элемент памяти, регистры, счетчик, сумматоры и элемент И, выход первого регистра подключен к первому входу первого сумматора и первому входу элемента И, выход которого подключен к первому входу элемента памяти, выход которого подключен через второй регистр к второму входу первого сумматора,.выход которого подключен к первому входу второго сумматора, выход которого подключен к" второму входу элемента И и первому входу счетчика, выход счетчика подключен к второму входу второго сумматора, вход первого регистра, второй вход элемента памяти и второй вход счетчика являются соответственно первым, вторым и третьим входами первого блока выделения существенных отсчетов, выход второго регистра, выход элемента И и выход второго

Изобретение относится к информационно-измерительной технике и может найти применение в устройствах, предназначенных для сжатия и переда-. чи телеметрической информации.

Известно устройство для сжатия аналоговых сигналов, содержащее датчики, коммутатора, операционный усилитель, ключевой элемент, блок cpas»». сумматора являются. соответственно первым,. вторым и третьим выходами первого блока выделения существенных отсчетов .

3. Устройство по и. 1, о т л и— ч а ю щ е е с я тем, что второй блок выделения существенных отсчетов содержит регистр, сумматоры, триггеры, элементы И и элементы ИЛИ, выход регистра подключен к первым входам первого, второго и третьего элементов И, вторые входы первого и второго элементов И подключены соответственно к первому и второму выходам первого триггера, выходы первого и второго элементов И через первый элемент ИЛИ подключены к первому входу .первого сумматора, второй вход которого подключен к выходу второго элемента ИЛИ, выход первого сумматора подключен.к первому входу второго сумматора, выход которого подключен к первому входу второго триггера и первому входу счетчика, выход счетчика подключен к второму входу второго сумматора, выход второго триггера подключен к второму входу третьего элемента И, первые объединенные входы первого н второго триггеров, вход регистра, второй вход первого триггера, первый и второй входы второго элемента ИЛИ и второй вход счетчика являются соответственно с первого но шестой входами второго . блока выделения существенных отсчетов, выход третьего элемента И, выход второго сумматора и выход второго триггера являются соответственно первым, вторым и третьим выходами второго блока выделения существенных отсчетов. кения, справочный запоминающий. блок, блок хронирования и управления, коммутируемый цифроаналоговый преобразователь, буферный запоминающий блок, формирователь кода выборки llew..

Недостатками известного устройст:,ва являются неизменная величина апертуры, независимая от заполнения БЗУ и величины входного сигнала, что мо3 1153 жет привести к потере части информации, и низкая информативность устройства.

Наиболее близким к предлагаемому по технической сущности является уст- 5 ройства. для передачи телеметрической информации, содержащее коммутатор каналов, входы которого являются вхо10

30

55 дами устройства, выход подключен через. блок кодирования измерительной информации к входу многоканального блока памяти н полных кодов сигналов и первому входу анализатора сигналов, выход которого соединен с первым входом блока памяти кодов приращений, выход которого подключен к второму входу блока сравнения кодов приращений, выход которого соединен с первьв4 входом третьего элемента И и входом элемента НЕ, выход элемента НЕ подключен к второму входу четвертого элемента И, первый вход которого соедциен с вторым входом третьего элемента И н вторым выходом синхронизатора, первый выход синхронизатора соединен с первым входом буферного запоминающего блока, выход которого является выходом устройства, третий и четвертый выходы синхронизатора подключены соответственно к синхронизирующии входам коммутатора каналов и многоканальных блоков памяти полных кодов сигнала и кодов приращений, пятый выход синхронизатора соединен с первым входом блока кодирования адреса каналов, второй вход которого соединен с выходом второго элемента И, выход блока кодирования адреса каналов подключен к четвертому входу буферного запоминающего блока, к второму и третьему входам которого подключены соответственно выход блока кодирования времени и выход первого элемента И, шестой выход синхронизатора соединен с входом блока кодирования времени и вторым входом элемента ИЛИ,. первый вход которого соединен с выходом элемента задержки, а выход подключен к установочному входу триггера, информационный вход которого соединен с выходом четвертого элемента И, вход элемента задерж ки соединен. с выходом третьего элемента И и вторыми входами первого и в то рого элементов И, к первому входу первого элемента И подключен второй вход анализатора сигналов и выход. блока памяти полных кодов сигнала, 40

45 ззь 4 первый вход второго элемента И соединен с выходом триггера, Анализатор сигналов, блок памяти полных кодов сигналов, блок сравнения кодов приращений, многоканальный блок памяти кодов приращений по существу представляют собой узел выделения существенных отсчетов 23.

Недостатком описанного устройства является отсутствие возможности контроля поведения сигнала между соседними существенными отсчетами, т.е. низкая информативность устройства.

Цель изобретения — повышение информативности устройства, Поставленная цель достигается тем, что в устройство, содержащее первый коммутатора, первые выходы которого являются входами устройства, выход коммутатора подключен к входу первого блока кодирования, выход которого подключен к первому входу первого блока выделения существенных отсчетов, синхронизатор, первый выход которого подключен к второму входу первого коммутатора, второй выход синхронизатора подключен к второму входу первого блока выделения существенных отсчетов, третий выход синхронизатора подключен к первому входу блока кодирования адреса, блок буферной памяти и первый элемент ИЛИ, введены блок аналоговой памяти, второй коммутатор, второй блок кодирования, второй блок выделения существенных отсчетов, элементы -HJIH блок оперативной памяти и блок регистров, первые входы блока аналоговой памяти являются входами устройства, второй вход блока аналоговой памяти объединен с первым входом второго блока выделения существенных отсчетов и подключен к четвертому выходу синхронизатора, выходы блока аналоговой памяти подключены к соответствующим первым входам второго коммутатора, второй вход которого объединен с третьим входом первого блока выделения существенных отсчетов и подключен к первому выходу синхронизатора, выход второго коммутатора подключен к входу второго блока кодирования, выход которого подключен к второму входу второго блока выделения существенных отсчетов, третий вход которого подключен к второму выходу синхронизатора, первый выход блока выделения существенных отсчетов подll53336 ключен к первому входу первого элемента ИЛИ, выход которого подключен к первому входу блока буферной памяти, выход которого подключен к перво.му входу блока регистров, выход бло- 5 ка регистров является выходом устройства, первый выход первого блока выделения существенных отсчетов подключен к четвертому входу второго блока вццеления существенных отсчетов, пятый вход которого объединен с вторым входом первого элемента ИЛИ и подключен к второму входу первого, блока выделения существенных отсчетов, третий выход которого подключен к первому входу второго элемента ИЛИ, и шестому входу второго блока выдепения существенных отсчетов, второй выход которого подключен к второму входу второго элемента ИЛИ, выход второго элемента ИПИ подключен к второму входу блока кодирования адреса, третий вход которого подключен к третьему выходу второго блока выделения существенных отсчетов, четвертый вход 25 блока кодирования адреса подключен к второму выходу синхронизатора, первый выход блока кодирования адреса подключен к первому входу блока оперативной памяти, второй выход блока ко- ЗО дирования адреса подключен к первому входу третьего элемента ИЛИ и второму входу блока оперативной памяти, выход которого подключен к второму входу блока регистров и второму вхо-. ,цу третьего элемента ИЛИ, выход третьего элемента ИЛИ подключен к второму.входу блока буферной памяти.

Первый блок выделения существенных отсчетов содержит элемент памяти,40 регистры, счетчик, сумматоры и элемент И, выход первого регистра подключен к первому входу первого сумматора и первому входу элемента И, выход которого подключен к первому

45 входу элемента памяти, выход которого подключен через второй регистр к второму входу первого сумматора, выход которого подключен к первому входу второго сумматора, выход которого подключен к второму входу элемента И и первому входу счетчика, выход счетчика подключен к второму входу второго сумматора, вход первого регистра, второй вход элемента памятии вто- 55 рой вход счетчика являются соответственно первым, вторым и третьим входами первого блока выделения существенных отсчетов, выход второго регистра, выход элемента И и выход второго сумматора являются соответственно первым, вторым и третьим выходами первого блока выделения существенных отсчетов.

Кроме того, второй блок выделения существенных отсчетов содержит регистр, сумматоры, триггеры, элементы И и элементы ИЛИ, выход регистра подключен к первым входам первого, второго и третьего элементов И, вторые входы первого и второго элементов И подключены соответственно к первому и второму выходам первого триггера, выходы первого и второго элементов И через первый элемент ИЛИ подключены к первому входу первого сумматора, второй вход которого подключен к выходу второго элемента ИЛИ, выход первого. сумматора подключен к первому входу второго сумматора, выход которого подключен к первому входу второго триггера и первому входу счетчика, выход счетчика подключен к второму входу второго сумматора, выход второго триггера подключен к второму входу третьего элемента И, первые объединенные входы первого и второго триггеров, вход регистра, второй вход первого триггера, пер-вый и второй входы второго элемен« . та ИЛИ н второй вход счетчика являются соответственно с первого по шестой входами второго блока выделе« ния существенных отсчетов, выход третьего элемента И, выход второго сумматора и выход второго триггера являются соответственно первьп4, вторым и третьим .выходами второго блока выделения существенных отсчетов.

На фиг.l предсавлена структурная схема устройства; на фиг.2 структур— ная схема второго блока выделения существенных отсчетов; на фиг;3структурная схема первого блока выделения существенных отсчетов; на фиг.4 — структурная схема блока кодирования адреса; на фиг,5 — временные диаграммы а) сигнала на входе устройства, б ) иллюстрация работы устройства-прототипа, в ) иллюстрация работы предлагаемого устройства.

Устройство содержит блок аналоговой памяти, коммутаторы 2 и 3, синхронизатор 4, блок 5 и 6 кодирования, блоки 7 и 8 вьделения существен" ных отсчетов, блок 9 кодирования ад1153336

45 реса, элементы ИЛИ 10 11 и 12, блок 13 буферной памяти, блок 14 оперативной памяти, блок 15 регистров, триггеры 16 и 17, элементы И. 18, 19 и 20,.регистр 21, элементы NM. 22 и 23, сумматоры 24 и 25, счетчик 26, элемент 27 памяти, регистры 28 и 29, сумматоры 30 и 31, счетчик 32, элемент И 33, счетчики 34, 35 и 36, регистр 37, элемент ИЛИ 38, Устройство работает следующим образом.

Аналоговые сигналы с телеметрических кайалов поступают на входы коммутатора 2 и блока l аналоговой памяти, Синхронизатор 4 последовательно с периодом коммутации формирует какую-либо кодовую комбинацию, подаваемую на входы управления коммутаторов 2 и 3 и на вход блока 8 выделения существенных отсчетов. В соответствии с этой кодовой комбинацией комиутатора 2 коммутирует соответствующий канал .на вход блока 6 кодирования и подготавливает к работе блок 8 выделения существенных отсчетов.

Блок 6 кодирования преобразует аналоговые сигналы телеметрических каналов в 8-разрядный параллельный цифровой код и подает его на вход блока 8 выделения существенных отсчетов. Кроме того, на вход блока 7 выделения существенных отсчетов и вход блоке 9 кодирования адреса с синхронизатора 4 поступает последовательность имнульсов, характеризующая частоту считывания информации с выхода устройства s радиоканал.

Блок 8 выделения существенных отсчетов производит оценку этой информации на существенность. Если ииформация существенна, с выходов этого блока выдаются команды, под1отавливающие к работе блок 7 выделения су" щественных отсчетов и блок 9 кодирования адреса, а цифровой 8-разрядный код существенного отсчета подается на вход блока 7 выделения существенных отсчетов и через элемент ИЛИ 10 - на первый вход блока 13 буферной памяти. Одновременно блок 9 кодирования адреса из последовательности импульсов, поступающих на его вход с синхронизатора 4, формирует адрес записи существенного отсчета блока 13 буферной памяти и адрес sanucu адреса существенного отсчета в блок 14 оперативной памяти. Адре» записи существенного отсчета поступает через элемент ИЛИ 12 на второй вход блока 13 буферной памяти, разрешает запись этого существенного отсчета по этому адресу и .на вход блока 14 оперативной памяти, на другой вход которого поступает адрес, по которому производится запись адреса существенного отсчета и блок 14 опе- ративной памяти. Наличие в предлагемом.устройстве блока 14 оперативной памяти позволяет испольэовать блок 13 буферной памяти любой емкости. Таким .образом, значение существенных отсчетов в точках опроса с периодом коммутации заносятся по соответствующим адресам в блок 13 буферной памяти, а адреса этих существенных отсчетов заносятся в блок 14 оперативной памяти.

При аварийной ситуации важно иметь информацию о поведении телеметрируемого аналогового сигнала во всем дианазоне частот, Для обеспечения контроля поведения аналогового сигнала между опросами блок 1 аналоговой памяти запоминает максимальное значение сигнала между опросами и подает его на входы коммутатора 3. После преобразования телеметрируемых аналоговых сигналов в каждом такте коммутации по сигналам с выхода синхронизатора 4 происходит сброс в исходное состояние блока I аналоговой памяти и блока 7 выделения существенньм отсчетов. Коммутатор 3 синхронно с коммутатором 2 последовательно в соответствии с кодовыми комбинациями, Формируемыми синхронизатором 4, коммутирует ячейки блока 1 аналоговой памяти на вход блока 5 кодирования.

Таким образом, максимальное значение аналогового сигнала между опросами каждого телеметрического канала подается на вход блока 5 кодирования синхронно с подачей на вход блока 6 кодирования значений сигналов в момент опроса телеметрнруемых каналов коммутатором 2. Это максимальное значение аналогового сигнала между опросами блоком 5 кодирования преобразуется в 8-разрядный цифровой код, который подается на вход блока 2 выделения существенных.отсчетов. Блок 7 выделения существенных отсчетов оценивает максимальное значение аналогового сигнала между on. 1153336

10 росами на существенность, сравнивая это значение со значением текущего существенного отсчета в последней точке опроса. Если значение аналогового сигнала в этой точке несу- 5 щественно, то сравнивают со значением предыдущего существенного отсчета по данному каналу, Если максимальное значение аналового сигнала между опросами существенно, то с 10 двух выходов блока 7 выделения существенных отсчетов выдаются команды, подготавливающие блок 9 кодиро. вания адреса к формированию адреса существенного максимального значе- 15 ния между опросами, а с третьего выхода блока 7 выделения существенных отсчетов 8«разрядный цифровой код через элемент ИЛИ 10 поступает на вход блока 13 буферной памяти. 20

Блок 9 кодирования адреса при этом формирует адрес существенного максимального значения аналогового сигнала между опросами и подает его на вход блока 14 опЕративной памяти 25 и через элемент ИЛИ 12 — на второй вход блока 13 буферной памяти. Таким образом, существенное максимальное значение аналогового сигнала между опросами записывается по соответст- щ вующему адресу в блок 13 буферной памяти, а адрес существенного максимального значения между опросами записывается по соответствующему адресу в блок 14 оперативной памяти, Оп- З рашивая последовательно все телеметрические каналы, устройство для передачи н телеметрических сигналов определяет существенные значения аналоговых сигналов в точках опроса, 40 присваивает им соответствующие адреса и записывает их в блок 13 буферной памяти, одновременно оно контролирует изменение аналогового сигнала между опросами и в случае, если 45 изменение аналогового сигнала относительно существенного текущего значения или предыдущего существенного значения превышает апертуру, онределяемую блоками 7 и 8 выделения су- 50 щественных отсчетов, то это максимальное значение аналогового сигнала между опросами записывается в блок 13 буферной памяти по соответствующему адресу. 55

Считывание существенной информации в радиоканал происходит независимо от опроса телеметрнческих каналов. Синхроимпульсы с выхода синхронизатора 4 поступают на вход блока 9 кодирования адреса, который формирует адрес считывания адресов существенных значений аналогового сигнала в точках опроса и между опросами. Адреса считывания поступают на первый вход блока 14 оперативной памяти. По этому адресу считывания считываются адреса существенных значений аналогового сигнала в точках опроса и между опросами. Адреса существенных значений поступают на вход блока 15 регистров, а также через элемент ИЛИ 12 — на второй вход блока 13 буферной памяти. По ним производится считывание существенных значений аналогового сигнала. Существенные значения аналогового сигнала в точках опроса и существенные максимальные значения аналогового сигнала между опросами с выхода блока 13 буферной памяти поступают на второй вход блока 15 регистров. Блок 15 регистров формирует выходное 16»разрядное телеметрическое слово, первые восемь разрядов которого являются адресными, вторые восемь - информацион ными..

Блок 8 выделения существенных отсчетов работает следующим образом. С

ыхода блока б кодирования восьмиразрядный цифровой код текущего значе:ния аналогового сигнала в точках onроса поступает на вход регистра 28 с выхода которого он поступает на первые-входы сумматора 30 и элемента И 33. На второй вход сумматора 30 с регистра 29 поступает 8-разрядный код предыдущего существенного отсчета, который считывается с элемента 27 памяти по соответствующей кодовой комбинации, поступающей с выхода синхронизатора 4,на первый вход элемента 27 памяти. Сумматор 30 определяет разность между текущим значением отсчета и предыдущим существенным отсчетом для данного канала. Эта разность подается на первый вход сумматора 31. Сумматор 31 производит сравнение величины этой разности с выбранной апертурой, определяемой исходя из требуемой точности преобразования. Если разность, определенная сумматором 30, меньше выбранной апертуры, то сумматор 31 производит сравнение разности <. велнчнной апертуры, поступающей н» ег r орой вход

1153 с четырех старших разрядов 8-разрядного счетчика 32. Для исключения по-/ терь информации из-за переполнения блока 13 буферной памяти апертуры, определяемая счетчиком 32, меняется в зависимости от заполнения блока 13 буферной памяти. На первый вход счетчика 32 поступают импульсы с сумматора 31, количество которых равно количеству существенных отсчетов 10 аналоговых сигналов в точках опроса, записанных в блок 13 буферной памяти, а на второй вход — синхроимпульсы с выхода синхронизатора 4, характеризующие количество сосчитанных 15 существенных отсчетов из блока 13 буферной памяти в рациоканал. Таким образом, содержание счетчика 32 зависит от числа. заполненных ячеек блока 13 буферной памяти. Код счет- 20 чика 32 устанавливает величину апертуры, причем большему заполнению блока 13 буферной памяти соответствует большее значение апертуры. Если разность меньше апертуры, то значение 25 текущего отсчета считается несущественным н сумматор 31 не подает сигнал на второй вход элемента И 33, разрешающий прохождение текущего отсчета в точках опроса через эле- З0 мета И 33, т.е. это значение текущего отсчета не будет записано в блок 1Э буферной памяти. Если разность больше выбранной апертуры или апертуры, определенной счетчиком 32, то значение текущего отсчета считается существенным и сигнал с выхода сумматора 31 подается иа второй вход элемента И 33, разрешая прохождение существенного отсчета в точках опро- 40 са с выхода регистре текущего отсчета через элемент ИЛИ 10 на информационный вход блока 13 буферной памяти.

Блок 7 выделения существенных от- 45 счетов работает следующим образом.

С блока 5 кодирования восьмиразрядный цифровой код максимального значения аналогового сигнала между опросами поступает на вход регистра 21. С выхода регистра 21 этот код поступает иа первые входы элементов И 18, 19 н 20. В исходном состоянии триггер 16 разрешает прохождение цифро вого кода с выхода регистра 21 через элемент И 18 и запрещает элемент И 19, триггер 17 запрещает про-. хождение этого кода через эле336 12 мент ИЛИ 20. Таким образом; при отсутствии сигнала с сумматора 31 (т,е, в данной точке опроса отсчет несущественен ) цифровой код максимального значения аналогового сигнала между опросами через элементы И 18 и ИЛИ 22 поступает на первый вход сумматора 24, на второй вход которого с выхода элемента 27 памяти через элемент ИЛИ 23 поступает соответствующий данному каналу предыдущий существенный отсчет, Сумматор 24 определяет разность между максимальным значением аналогового сигнала между опросами и значением предыдущего существенного отсчета. Абсолютное значение этой разности поступает на первый вход сумматора 25. Если в данной точке опроса отсчет существенен, то сигнал с сумматора 31 устанавливает триггер 16 в состояние, запрещающее элемент И 18 и разрешающее элемент И 19 для прохождения цифрового кода максимального значения аналогового сигнала с регистра 21 через элемент ИЛИ 22 на первый вход сумматора 24, на второй вход которого с выхода элемента И 33 через элемент ИЛИ 23 поступает существенное значение существенного отсчета. Сумматор 24 находит разность между максимальным значением аналогового сигнала за период между опросами и значением аналогового сигнала в точке опроса, Абсолютное значение разности подается с выхода сумматора 24 на первый вход сумматора 25. Сум» матор 25 производит сравнение абсолютной величины этой разности с выбранной апертурой, определяемой исходя из требуемой точности преобразования. Если разность, определенная сумматором 25, меньше выбранной апертуры, то сумматор 25 производит сравнение разности с величиной апертуры, поступающей с реверсивного. счетчика 26 на его второй вход. Определение апертуры счетчиком 26 и сущест1венности максимального значения ана логового сигнала между опросами производится, как сумматором 31. Если максимальное значение аналогового сигнала между опросами существенно, то с выхода сумматора 25 на второй вход триггера 17 поступает сигнал, устанавливающий его в состояние, разрешающее логический элемент И 20 для прохождения цифрового кода с

36

-13 11533 выхода регистра 21, т.е. существенного максимального значения аналогового сигнала между опросами через элемент ИЛИ 10 на первый вход блока 13 буферной памяти. Кроме того, сигналы с сумматора 25, триггера 17 поступают на блок 9 кодирования адреса.

Блок 9 кодирования адреса работает следующим образом. Последователь- 10 ность импульсов синхронизатора 4 поступает на вход счетчика 34, который формирует адрес записи существенных .отсчетов в .блок 13 буферной памяти.

Адрес записи существенных отсчетов 15 поступает на первый вход регистра 37 и на вход блока 13 буферной памяти.

В случае, когда максимальное значе-. ние аналогового сигнала между опросами существенно, с выхода тригге- И ра 17 подается сигнал на второй вход регистра 37, по которому код адреса существенного .отсчета увеличивается на единицу старшего разряда, таким образом, наличие единицы в 25 старшем разряде адреса существенного отсчета говорит о том, что это инФормация об аналоговом сигнале между опросами. Последовательность импуль-! сов с выхода синхронизатора 4 посту- З11 пает на вход счетчика 36, на выходе которого формируется код адреса считывания адреса существенного отсчета, который подается на первый вход элемента ИЛИ 38. Сигналы с сумматоров 25, 31, подтвержданицие существенность значений аналоговых сигналов, поступают на вход счетчика 35, с выхода которого адрес записи адреса существенного отсчета поступает на второй вход элемента ИЛИ 38. С выхода элемента ИЛИ 38 на первый вход блока 14 оперативной памяти последовательно поступают коды адреса записи и считывания адреса существенного отсчета.

Предлагаемое устройство позволяет увеличить информативность устройства по сравнению с прототипом. При этом обеспечивается контроль поведения аналоговых сигналов между опросами, т.е. контроль пульсации или изменений аналоговых сигналов, возникающих при аварийных ситуациях и имеющих частоту выше, чем частота аналоговых сигналов. Для обеспечения возможности такого контроля аналоговых сигналов в прототипе необходимо использовать несколько устройств, в связи с чем ухудшается габаритномассовые характеристики и увеличивавается стоимость устройства.

Фи !

153336!!53336

ВНИИПИ Заказ 2508/4! Тираж 6 l 1 Подписное

Фипиап ППП "Патент", г. Ужгород, ул. Проектяаа,