Устройство для контроля высоковольтного тиристорного вентиля

 

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ВЫСОКОВОЛЬТНОГО ТИРИСТОРНОГО ВЕНТИЛЯ , содержащее датчики напряжения по числу тиристоров в вентиле, подключенные входами к соответствукщим тиристорам, а выходами - через световоды к соответствующим детекторам, селектор,-ВХОДЫ которого соединены с выходами соответствующих детекторов, блок контроля управления, включающий в себя первый элемент сложения по модулю два, второй элемент сложения по модулю два с управляющим входом , оперативньш счетчик и дешифратор сдвига, блок распределения сигналов , выход сигналов, определяющих интервалы прохождения информации от группы тиристоров, которого подключен к входу управления селектора, выходы сигналов управления дещифратрра сдвига, управления вторым элементом сложения по модулю два, управления оперативного счетчика подключены к соответствующим входам блока контроля управления, блок эле-. ментов ШШ, одним входом связанный с выходом селектора, а вторым - с выходом дешифратора сдвига, являющимся информационным выходом блока контроля управления, информационный вход которого, являющийся первым входом первого элемента сложения по модулю два, подключен к выходу кодирующего сумматора, входом соединенного с выходом блока элементов ИЛИ, счетчик, управляющий вход которого подключен к выходу сигналов разрешения записи информации блока распределения сигналов, информационный вход - к выходу кодирующего сумматора , а выход - к входу блока сравнения и обнуления и к информацион (Л ному входу блока памяти, управляющий вход которого подключен к выходу сигналов разрешения перезаписи информации блока распределения сигналов , адресный вход - к вьосоду оперативного счетчика, являющемуся соответствующим выходом блока контроля управления, к адресному входу блока распределения сигналов, а выход свяел зан с блоком выдачи результата и с 00 блоком индикации, выходами подключенсо ными к блоку контроля записи, вход запрета блока выдачи результата под4;а ключен к выходу сигналов запрета блока распределения сигналов, блок тактовых импульсов, содержащий п каскадов деления частоты импульсов, выходы которых являются выходами , блока и подключены к входам тактовы:4 импульсов блока распределения сигналов , и блок сравнения, отличающееся тем, что, с целью повышения надежности, оно снабжено блоком счетчиков, имеющим два управ

374 А

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (! 1 I

4() Н 02 Н 7/10

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

110 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3635409/24-07 (22) 19.08.83 (46) 30.04.85. Бюл. № 16 (72) Ю. Н. Дуров, P. А. Лытаев, В. Н. Морозов, И. Tl. Таратута, Н. А. Фомин и А. И. Январев (71) Всесоюзный электротехнический институт им. В. И. Ленина (53) 621.316.925.4(088.8) (56) 1. Патент Швеции ¹ 365915, кл. Н 02 М 1/18, 1972.

2. Выкладка ФРГ № 2745326, кл. G 01 К 31/26, 1977.

3. Авторское свидетельство СССР по заявке № 3339973/24 07, кл. Н 02 М 1/18, 1981. (54)(57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ

ВЫСОКОВОЛЬТНОГО ТИРИСТОРНОГО ВЕНТИЛЯ, содержащее датчики напряжения по числу тиристоров в вентиле, подключенные входами к соответствующим тиристорам, а выходами — через свето- воды к соответствующим детекторам, селектор, входы которого соединены с выходами соответствующих детекторов, блок контроля управления, включающий в себя первый элемент сложения по модулю два, второй элемент сложения по модулю два с управляющим входом, оперативный счетчик и дешифратор сдвига, блок распределения сигналов, выход сигналов, определяющих интервалы прохождения информации от группы тиристоров, которого подключен к входу управления селектора, выходы сигналов управления дешифратора сдвига, управления вторым элементом сложения по модулю два, управления оперативного счетчика подключены к соответствующим входам блока контроля управления, блок эле-. ментов ИЛИ, одним входом связанный с выходом селектора, а вторым — с выходом дешифратора сдвига, являющимся информационным выходом блока контроля управления, информационный вход которого, являющийся первым входом первого элемента сложения по модулю два, подключен к выходу кодирующего сумматора, входом соединенного с выходом блока элементов ИЛИ, счетчик, управляющий вход которого подключен к выходу сигналов разрешения записи информации блока распределения сигналов, информационный вход — к выходу кодируюцего сумматора, а выход — к входу блока сравнения и обнуления и к информационному входу блока памяти, управляющий вход которого подключен к выходу сигналов разрешения перезаписи информации блока распределения сигналов, адресный вход — к выходу оперативного счетчика, являющемуся соответствующим выходом блока контроля управления, к адресному входу блока распределения сигналов, а выход castзан с блоком выдачи результата и с блоком индикации, выходами подключенными к блоку контроля записи, вход запрета блока выдачи результата подключен к выходу сигналов запрета блока распределения сигналов, блок тактовых импульсов, содержащий п каскадов деления частоты импульсов,. выходы которых являются выходами ,блока и подключены к входам тактовых импульсов блока распределения сигналов, и блок сравнения, о т л ич а ю щ е е с я тем, что, с целью повышения надежности, оно снабжено блоком счетчиков, имеющим два управ374

ll53 ляющих и один информационный входы, дополнительным кодирующим -сумматором, дополнительным счетчиком, дополнительным элементом И-ИЛИ, коммутатором, блоком элементов И-ИЛИ-НЕ, имеющим три управляющих и один информационный входы и информационный выход, а также блоком выбора по большинству. причем информационный вход блока счетчиков подключен к выходу селектора, два управляющих входа — к выходам сигналов проверки каналов обработки информации блока распределения сигналов, а информационные выходы — к первому входу блока элементов ИЛИ и к входу дополнительного кодирующего сумматора, выход которого через дополнительный счетчик соединен с информационным входом, блока сравнения, управляющие входы дополнительного счетчика и блока сравнения соединены соответственно с выходами сигналов разрешения записи и сравнения информации блока распределения сигналов, вход возврата в исходное состояние которого подключен к выходу блока сравнения, блок выбора по богьшииству через коммутатор подключен к выходу блока памяти, управляющий вход блока выбора по большинству подключен к выходу сигналов разрешения голосования блока распределения сигналов, позиционный выход — к второму входу первого элемента сложения по модулю два, являющемуся позиционным входом блока контроля управления, а выход — к информационному входу блока элементов

И-ИЛИ-НЕ, первый вход которого соединен с адресным входом коммутатора и с выходом сигналов адресов считывания, блока распределения сигналов, второй управляющий вход †.с выходом сигналов на разрешение выдачи информации блока распределения сигна.лов, третий управляющий вход — с выходом первого элемента сложения по модулю два1 являющимся соответствующим выходом блока контроля управления, а информационный выход соединен с

I входами блока выдачи результата и блока индикации, управляющие входы которых подключены к выходу сигналОв разрешения записи выходной информации блока распределения сигналов, а их дополнительные выходы через дополнительный элемент И-ИЛИ соединены с входом контроля выходной информации блока распределения сигналов, выходы блока контроля записи и блока сравнения и обнуления подключены соответственно к входам сигналов обнуления и повторения записи выходной инфор-мации блока распределения сигналов.

Изобретение относится к высоковольтной преобразовательной технике, а именно к системе контроля узлов высоковольтного тиристорного вентиля (ВТВ).

Э

Известно устройство, содержащее ряд последовательно соединенных тиристоров, каждый из которых имеет ячейку управления, управляемую общей !О схемой регулирования вентиля. В каждой ячейке имеется датчик пороговых импульсов. Импульсы поступают на детекторы и регистрируются селектором, который по каналу передает их на вы- t$ числительное устройство. Между детек" торами и селектором могут быть установлены запоминающие элементы для накопления импульсов 51).

Однако отсутствие контроля в приемной системе ВТВ снижает надежность устройства и достоверность принимаемой информации.

Известно также устройство, содержащее управляющий канал, обратный канал и мультиплексор, посредством г которых осуществляется передача и прием данных, фотоусилители, подключенные к элементам памяти для последующей последовательной обработки— данных и накопления (=).

Недостатком данного устройства является собственно синхронная обработка данных, влекущая за собой перегрузку управляющего канала ВТВ, усложнение логической частй на потенциале каждой ячейки и, соответственно, в системе управления ВТВ. При

3 1." З:И этом отсут< твие контроля в устройстве снижает его надежность.

Наиболее близ ким к предлаг аемому по технической сущности является устройство для контроля высоковольтного тиристорного вентиля, содержащее датчики напряжения по числу тиристоров в вентиле, входами предназначенные для подключения к,соответ I0 ствующим тиристорам, а выходами через световоды подключенные к соответствующим детекторам, селектор, входы которого соединены с выходами соответствующих детекторов, блок контроля управления, включающий в себя

15 первый элемент сложения по модулю два, второй элемент сложения по модулю два, оперативный счетчик и дешифратор сдвига, блок распределения сигналов, выход сигналов, определяющих

20 интервалы прохождения информации от группы тиристоров, которого подключен к входу управления селектора, выходы сиги ало в упр авлени я дешифр ато25 ра сдвига, управления вторым элементом сложения по модулю два, управления оперативного счетчика подключены к соответствующим входам блока контроля управления, блок элементов ИЛИ, одним входом связанный с выходом селектора, а вторым — с выходом дешифратора сдвига, являющимся информационным выходом блока контроля управления, информационный вход Которого, являющийся первым входом пер-35 вого элемента сложения по модулю два подключен к выходу кодирукнцего сумматора, входом соединенного с выходом блока элементов ИЛИ, счетчик, управляющий вход которого подключен 40 к выходу сигналов разрешения записи информации блока распределения сигналов, информационный вход — к выходу кодирующего сумматора, а выход — к входу блока сравнения и об- 45 нуления н к информационному входу блока памяти, управляющий вход которого подключен к выходу сигналов разрешения перезаписи информации блока распределения сигналов, адресный 50 вход — к выходу оперативного счетчика, являющемуся соответствующим выходом блока контроля управления, и к адресному входу блока распределения сигналов, а выход связан с блоком 55 выдачи результата и с блоком индикации, выходами подключенными к блоку контроля записи, вход запрета блока выдачи результата подключен к выходу сигналов запрета блока распределения сигналов, блок тактовых импульсов, содержащий п каскадов деления частоты импульсов, выходы которых являются выходами блока и подключены к входам тактовых импульсов блока распределения сигналов, и блок сравнения (3 g.

Однако при работе вентиля в статическом компенсаторе реактивной мощности возможна выдача ложной информации об отказе тиристорных ячеек.

Уменьшить вероятность выдачи ложной информации об отказе тиристоров можно путем ограничения угла регулирования. Этот общепринятый способ не обеспечивает правильную работу известных устройств, например, из-за ошибок фазирования или параметрических отказов элементов фазосдвигающих цепей.

Целью изобретения является повышение надежности.

Поставленная цель достигается тем, что устройство для контроля высоковольтного тирнсторного вентиля, содержащее датчики напряжения по числу.„ тиристоров в вентиле, подключенные входами к соответствующим тиристорам, а выходами — через световоды к соответствунщим детекторам, селектор, входы которого соединены с выходами соответствующих детекторов, блок контроля управления, включающий в себя первый элемент сложения по модулю два, второй элемент сложения по модулю два с управляющим входом, оператинный счетчик и дешифратор сдвига, блок распределения сигналов, выход сигналов, определяющих интервалы прохождения информации от группы тиристоров, которого подключен к входу управления селектора, выходы сигналов управления дешифратора сдвига, управления вторым элементом сложения по модулю два, управления оперативного счетчика подключены к Соответствующим входам блока контроля управления, блок элементов ИЛИ, одним входом связанный с выходом селектора, а вторым — с выходом дешифратора сдвига, являющимся информационным, выходом блока контроля управления, информационный вход которого, являющийся первым входом первого элемента сложения по модулю два, подключен к выходу кодирующего сум! 153374 матора, входом соединенного с выходом блока элементов ИЛИ, счетчик, управляющий вход которого подключен к выходу сигналов. разрешения записи информации блока распределения сиг- 5 налов, информационный вход — к выходу кодирукщего сумматора, а выходк входу блока сравнения .и обнуления и к информационному входу блока памяти, управляющий вход которого подключен к выходу сигналов разрешения перезаписи информации блока распределения сигналов, адресный вход — к выходу оперативного счетчика, являющемуся соответствующим выходом блока контроля управления, и к адресному входу блока распределения сигналов, а выход связан с блоком выдачи результата и с,блоком индикации, выходами подключенными к блоку контроля записи, вход запрета блока выдачи результата подключен к выходу сигналов запрета блока рас пределения сигналов, блок тактовых импульсов, содержащий и каскадов деления частоты импульсов, выходы которых являются выходами блока и l0 подключены к входам тактовых импульсов блока распределения сигналов, и блок сравнения, снабжено блоком счетчиков, имеющим два управляющих и один информационный входы, дополнительным кодирующим сумматором, дополнительным счетчиком, дополнительным элементом И-ИПИ, коммутато- 35 ром, блоком элементов И-HJ1H-НЕ, имеющим три управляющих и один информационный входы и информационный выход, а также блоком выбора по большинству, причем информационный вход 4!! блока счетчиков подключен к выходу селектора, два управляющих входа— к выходам сигналов проверки каналов обработки информации блока распределения сигналов, а информационные 45 выходы — к первому входу блока элементов ИЛИ и к входу дополнительного кодирующего сумматора, выход которого через дополнительный счетчик-соединен с информационным вхо- 50 дом блока сравнения, управляющие входы дополнительного счетчика и блока сравнения соединены соответственно с выходами сигналов разреше-ния записи и сравнения информации 55 блока распределения сигналов, вход возврата в исходное состояние которого подключен к выходу блока сравнения, блок выбора по большинству через коммутатор подключен к выходу блока памяти, управляющий вход блока выбора по большинству подключен к выходу сигналов разрешения голосования блока распределения сигналов, позиционный выход — к второму входу первого элемента сложения по модулю два, являющемуся позиционным входом блока контроля управления, а выход — к информационному входу блока элементов И-ИЛИ-НЕ, первый вход которого соединен с адресным входом коммутатора и с выходом сигналов адресов считывания, блока распределения сигналов, второй управляющий вход — с выходом сигналов на разрешение выдачи информации блока распределения сигналов, третий управляющий вход — с выходом первого элемента сложения по модулю два, являющимся соответствующим выходом блока контроля управления, а информационный выход соединен с входами блока выдачи результата и блока индикации, управляющие входы которых подключены к выходу сигналов разрешения записи выходной информации блока распределения сигналов, а их дополнительные выходы через дополни тельный элемент И-ИЛИ соединены с входом контроля выходной информации блока распределения сигналов, выходы блока контроля записи и блока сравнения и обнуления подключены соответ,ственно к входам сигналов обнуления и повторения записи выходной информации блока распределения сигналов.

В предлагаемом устройстве косвенно оценивается длительность приложения напряжения к вентилю, формируется дополнительный сигнал блокировки команд защиты и сигнализации при уменьшении длительности указанного напряжения сверх определенной величины, например 100 мкм. Поскольку эта величина соизмерима с длительностью фронта приложенного напряжения, пробои тиристоров здесь маловероятны. Если длительность приложенного напряжения превышает 100 мкс, все тиристоры вентиля контролируются.

Датчики напряжения вырабатывают последовательности импульсов. Каждому датчику соответствуют два счетВ чика импульсов, установленные на потенциале земли. Один счетчик считает до двух, другой до четырех. Если

1153374

Устройство контроля высоковольт= ного тиристориого вентиля имеет датчики l напряжения по числу тиристоров 2> подключенные входами к соответствующим тиристорам 2.

В качестве датчиков 1 используется простейший релаксатор со светодиодом в цепи нагрузки. Выходы дат" чиков 1 подключены через световоды

3 к соответствукщим детекторам 4, преобразующие световые сигналы в электрические и выходы которых подключены к соответствующим входам селектора 5. Управляющие входы 6 подсоединены к .выкоду 7 сигналов, определяющих интервалы прохождения информации от группы тиристоров бло: ка 8 .распределения сигналов.

S0 оба счетчика досчитали до двух и четырех, то это означает, что напряжение на тиристорной ячейке имеет достаточную амплитуду и длительностьтиристоры не пробиты. Если оба счет- 5 чика не досчитали до двух и до четырех, то это означает, что напряжение на тиристорной ячейке отсутствует (либо снято напряжение с вентиля, либо тиристоры пробиты ) или отказал информационный канал. При снятом напряжении ложная работа устройства предотвращается известными способами .

Если один счетчик досчитал до двух, а другой не досчитал до четырех, то это означает, что датчики не вырабатывают последовательности импульсов, напряжение на вентиле имеет малые длительности и амплитуду (амплитуда мала ввиду малой величины скорости нара- 20 стания напряжения, определяемой параметрами демпфирующих цепей вентиля).

При такой работе одного, двух или более информационных каналов должен быть выдан. запрет на сраба- 25 тывание цепей защиты и сигнализации, тем самьм предотвращается ложная работа системы контроля тиристорных ячеек вентиля при уменьшении угла управления вентилей.

На фиг. I представлена функциональная схема устройства для контроля ВТВ; на фиг. 2 и 3 — селектор и блок счетчиков соответственно; на фиг. 4 — блок распределения сигналов," на фиг. 5-7 — соответственно блок выбора пэ большинству, блок элементов И-ИЛИ-HE и блок выдачи результата; на фиг. 8 — схема сложения по модулю два с управлением. 4о

Селектор 5 может содержать дополнительные входы для контроля инык последовательностей импульсов, кроме последовательностей импульсов от датчиков контроля тиристоров.

Выход селектора 5 подключен к информационному входу 9 блока 10 счетчиков, первый II и второй 12 управляющие входы которого подключены соответственно к вьмодам 13 и

14 сигналов проверки каналов обработки информации блока 8 распределения сигналов.

Первый информационный выход 15 блока 10 счетчиков, являющийся так>ке первым информационным вьмодом устройства подключен к первому входу блока 16 элементов ИЛИ. Второй информационный выход 17 блока 10 счетчиков подключен к дополнительному кодирующему сумматору 18.

Кодирующий сумматор 18 содержит группы одноразрядных двоичных сумматоров, причем одноразрядные двоичные сумматоры каждой группы образуют пирамиду одноразрядных двоичных сумматоров, входы одноразряднык двоичных сумматоров первой группы соединены с шинами первого входа и шиной низшего разряда второго входа кодирующего сумматора. Входы одноразрядных сумматоров каждой последующей группы соединены с вьхсщами переноса одноразрядных двоичных сумматоров предыдущей группы и шиной соответствующего разряда второго входа кодирующего сумматора, выходы каждой группы одноразрядных двоичньм сумматоров соединены с соответствующими шинами выхода кодирующего сумматора.

Блок 16 элементов ИЛИ вторым входом 19 подключен к информационному выходу 20 блока 21 контроля управления, а выходом подключен через кодирующий сумматор 22 к информационному входу 23 блока 21 контроля управления и к информационному входу 24 счетчика 25.

В данном устройстве кодирующий сумматор 22 выполнен так же, как и сумматор 18. Блок 21 контроля управления выполнен на базе микросхем серии

K)55.

Управляющий вход 26 счетчика 25 присоединен к вьасоду 27 сигналов разрешения записи информации блока 8 распределения сигналов, выход счетчика 25 подключен к входу 28 блока 29

9 1 1533 сравнения и обнуления и к информаци онному входу 30 блока 3! памяти.

Счетчик 25 содержит преобразователь двоичного кода в двоично"десятичный и счетчик, либо просто счетчик, если информация записывается в двоичном коде. Выходы разрядов счетчика, соединенные с вторым входом кодируницего сумматора (на фиг. 1 связи не показаны ), являются выхо- !О дом счетчика.

В качестве блока 3! памяти использована микросхема К155РУ2.

Управляющий вход 32 блока 31 памяти присоединен к выходу 33 сигна- 1S лов разрешения перезаписи информации блока. 8 распределения сигналов, адрес ный вход 34 подключен к соответствующему выходу 35 блока 21 контроля управления и к адресному входу 36 20 блока 8 распределения сигналов, а выход 37 блока 31 памяти подключен к входу коммутатора 38, в качестве которого использована микросхема

К155КП7, адресный вход 39 которого 25 подключен к первому 40 управляющему входу блока 4! элементов И-ИЛИ-НЕ и к выходу 42 сигналов адресов считывания блока 8 распределения сигналов; а выход коммутатора 38 присоеди-ЗО нен к блоку 43 выбора по большинству.

Блок 43 выбора по большинству управляющим входом 44 подключен к выходу 45 сигналов разрешения голосования блока 8 распределения сигналов, позиционный выход 46 подключен к входу 47 блока 21 контроля управления. Выход блока 43 выбора по большинству присоединен к информационно- 4 му входу 48 блока 41 элементов

И-ИЛИ-НЕ, второй управляющий вход

49 которого подключен к выходу 50 сигналов на разрешение вьдачи информации блока 8 распределения сигналов. 4

Третий управляющий вход 51 блока 41 элементов И-ИЛИ-НЕ подключен ко второму 52 выходу блока 21 контроля управления, выход 53 блока 41 элементов И-ИЛИ-НЕ,подключен к входам 54 и 55 соответственно блока 56 вьдачи результата и блока 57 индикации, управляющие входы 58 и 59 которых присоединены к выходу 60 сигналов разрешения записи выходной информации блока 8 распределения сигналов.

Ф

В данном устройстве блок 57 индикации выполнен так же, как .и блок

74 !0

56 вьдачи результата (см. фиг. 7), за исключением того, что на выходе блока установлен индикатор вместо реле, Вход 61 запрета блока 56 выдачи результата присоединен к выходу 62 сигналов запрета блока 8 распреде;, ления сигналов. Выходы блока 56 выдачи результата и блока 57 индикации подсоединены к входам блока 63 контроля записи, выход которого присоединен к входу 64 сигналов обнуления блока 8 распределения сигналов.

Информационный выход блока 56 выдачи результата является вторым информационным выходом устройства.

Блок 63 контроля записи представляет собой (см. фиг. 8 элементную схему сложения по модулю два, четыре выхода которой объединены с помощью элемента ИЛИ. Соответствующие дополнительные выходы 65 и 66 блоков

56 и 57 вьдачи результата и индикации подключены к элементу 67 И-ИЛИ, выход 68 которого подключен к входу

69 контроля выходной информации блока 8. Блок 8 распределения сигналов своими входами 70, 7! и 72 тактовых импульсов подключен к соответствующим выходам блока 73 тактовых импульсов (выход 73 которого является выходом устройства с адресами контролируемых цепей, а выход 73 является вторым управляющим выходом устройства ), а входами 74 повторной записи выходной информации и 75 возврата в исходное состояние присоединен соответственно к выходу 76 блока

29 сравнения и обнуления и к выходу

77 блока 78 сравнения, который информационным входом 79 подключен через дополнительнйй .счетчик 80 к выходу дополнительного кодирукщего сумматора 18.

В данном устройстве блок 73 тактовых импульсов выполнен в виде формирователя тактовых импульсов четырех

:опорных частот. Выходы 81 — сигналов разрещения записи и 82 — сравнения информации блока 8 распределения сигналов присоединены соответственно к управляющим входам 83 и 84 дополнительного счетчика 80 и блока 78 сравнения. Выходы 85, 86 и 87 сигналов управления дешифратора сдвига, управления вторым элементом сложения по модулю два и управления оперативного счетчика блока 8 распределения!!53374 !г си .налов подключены соответственно к входам 88, 89 и 90 блока 2! контроля управления.

Выход 85 сигналов управления дешифратора сдвига блока 8 является 5 первым вьмодом управления устройства.

Целесообразно, чтобы в устройстве датчик 1 последовательности импульсов содержал через резистор включенный выпрямитель с накопительным конден- 1О сатором, который через электронный ключ связан с малоинерционным светоизлучающим прибором. Запасенная энергия, при превышении напряжения на конденсаторе определенной величи- 15 ны, является источником генерации световых импульсов, а частота следования импульсов используется в определенных пределах в качестве меры величины запирающего напряжения. 20

Полезно, чтобы селектор 5 имел мультиплексоры 91, каждый из которых содержал бы коммутатор 92 каналов

8 х I например ИС К155КП7, число которых определяется количеством контролируемых тиристоров. Входы 93 данных коммутатора 92 подключены через раэвязывающие резисторы 94 к соответствующим информационным входам селектора, подключенным к соответствующим вьмодам детекторов 4 и к соотвующим выходам 95 трехстабильных элементов 96, например ИС 155ЛН6, содержащих элемент управления с входом 97, присоединенным к одному из разрядов

35 управляющего входа 6 селектора 5.

Другие. входы 98 подключены к другому разряду управляющего входа 6 селектора 5. Адресные входы 99 коммутатора 92 подключены к разрядам адрес40 ного управляющего входа 6 селектора

5, а выход 100 коммутатора 92 является информационным выходом селектора 5.

В частном случае блок 10 счетчиков45 имеет группу счетчиков 101, каждый из которых .содержит элемент 102.коммутации, например, ИС К155ЛРТ-2И-ИЛИНЕ, первый вход 103 которого является входом 9 соответствующего разряда блока !О счетчика. Второй вход 104 элемента 102 коммутации является первым разрядом второго управляющего входа 12 блока 10. Входы третий !05 и четвертый 106 являются соответст55 веиио вторым и третьим разрядом второго управляющего входа 12 блока 10, Выход 107 элемента 102 коммутации подключен к первым входам 108 и 109 элементов !10 и 11.1 И-HE блокировки, выходами 1!2 и 113 подключенных соответственно через синхронный и асинхронный счетчики 114 и 115 и пороговые элементы И 116 и 117 к входам !

18 и 119 элементов 110 и 111 И-HE блокировки и к первому 120, второму

12! входам элемента 122 сравнения по модулю два. Второй вход 121 элемента сравнения по модулю два является одним из разрядов первого информационного выхода 15, Третий вход

123 элемента 122 сравнения по моду лю два служит четвертым разрядом вто-. рого управляющего входа 12 блока 10, а выход 124 является одним иэ разрядов второго информационного выхода

17 блока 10. Входы 125 и 126 обнуления счетчиков 114 и 115 служат первым управляющим входом 11 блока !О.

Уставка порогового элемента И 116 много больше, чем уставка второго порогового элемента И 117, что обеспечивает условное разделение информации на синхронную и асинхронную.

Целесообразно, чтобы блок 8 распределения сигналов содержал распределитель 127, соответствующими входами подключенный к выходам программного счетчика 128, первым выходом

129 подключенный к установочному входу 130 первого счетчика 131. Второй 132 выход распределителя 127 подключен к первым 133, 134 входам первых элементов 2И-ИЛИ-НЕ 135 и И 136 и служит выходом 62 сигналов запрета блока 8. Выход 137 распределителя 127 присоединен к входу 138 первого ключа 139 а выход 140 подключен к соответствующему разряду выхода

7 блока 8. Выход 141 распределителя

127 присоединен к входам 142 и 143 соответственно элементов И 144 и 145.

Выход 146 распределителя 127 подключен к входу 147 элемента И 144, а выход 148 присоединен к входу 149 триггера 150 и к входу 151 элемента

И 152. Выход 153 подключен к входу

154 элемента И 155, второй вход которого подключен к входу 70 блока 8 и к входу 157 первого коммутатора— элемента 2И"ИЛИ-HE 135. Выход 158 элемента И 155 подключен к первому

159 входу элемента ИЛЙ 160, второй

161 вход которого подключен к выходу

162 элемента И 163. Третий вход 164 элемента ИЛИ 160 присоединен к установочному входу 165 второго счетчика

166. Выход элемента ИЛИ 160 подключен

13 I 1533 к счетному входу 167 программного

Счетчика 128, установочный вход 168 . которого подключен к выходу второго .1,69 элемента ИЛИ. Счетный вход 170 счетчика 166 присоединен к выходу

171 первого ключа 139, к одному из

5 разрядов выхода 45 и выходу 60 блока

8, а выход 172 счетчика 166 подключен к выходу 42 блока 8 и входу распределителя 173, выход 174 которого подключен к входу 175 ключа 139, к входу 176 элемента И 163, к входу

177 элемента 178 запрета, второй 179 и третий 180 входы которого присоединены соответственно к выходу 181 ключа 182 к входу 183 элемента И-ИЛИ

184, к входу 185 элемента 186 совпадения и к выходу 143 распределителя

187, к входу !88 ключа 139, к входу

144 элемента И 189. Выход 190 элемента запрета 178 служит одним из разрядов выхода 45 блока 8. Вход 191 ключа 139 служит входом 64 блока 8, а вход 192 присоединен к выходу распределителя 193. Вход 194 ключа 139 подключен к соответствующим трем адресным выходам 195 распределителя 196, вход которого подключен к выходу 197 первого счетчика 131 и к адресным разрядам выхода 7 блока 8. Адресные выходы 195 распределителя 196, соот30 ветствующие рабочим адресам селектора

5, подключены к входам 198 элемента

И ИЛИ 184, выход которого присоединен к одному из разрядов выхода 27 и вы3$ ходу Sl сигналов разрешения записи блока 8. Младший адресный выход 199 распределителя 196 подключен к входу

200 триггера 150 к другому разряду выхода 27 и выходу 82 сравнения информации блока 8. Выход 195 последне- О

ro рабочего адреса распределителя

196 присоединен к входу 201 элемента совпадения 186, выход 202 которого служит выходом 33 сигнала разрешения перезаписи информации блока 8. Ад45 ресный выход 203 распределителя 196 подключен к входу 204 элемента И

163 Адресный выход 205 распределителя 196 присоединен к входу 206 элемента И 189, к входу 207 элемен50 та И 152 и входу 208 элемента И 136. . Выход 209 последнего подключен к одному из разрядов выхода 87 блока

8, другие адресные разряды которого подключены к выходу 210 счетчика 21!

S5 и к входу распределителя 193. Счетный вход 212 счетчика 211 подключен к выходу 213 элемента И 152, а его

74 14 установочный вход 214 присоединен к выходу коммутатора элемента И-ИЛИНЕ 215. Вход 216 элемента И -ИЛИ-НЕ

215 служит входом 74 повторной записи выходной информации блока 8. Второй вход 217 упомянутого элемента

215 служит входом 75 возврата в исходное состояние блока 8, а третий и четвертый 218 и 219 входы подключены к выходу 50 сигналов на разрешение выдачи информации блока 8 и к первому входу 220 элемента И 221.

Входы 222 и.223 ключа также подключены к первому выходу триггера

150 и к выходу 50 блока 8. Входы 224 и 225 ключа !82 присоединены соответственно к входам 70 и 71 блока 8 и входам 157 и 226 коммутатора 135 элемента 2И-ИЛИ-НЕ. Вход 227 элемента 2И-ИЛИ-НЕ 135 связан с выходом

50 блока 8, входы 228 и 229 подключены к входу 116 распределителя

196 и выходу 85 блока 8. Выход 230 элемента 2И-ИЛИ-HE 135 подключен к счетному входу счетчика 131 н к выходу 13 блока 8. Выход 50 блока связан также с входом 231 элемента И

232 второй вход 233 которого служит входом 72 блока 8, а выход 234 первым разрядом выхода 14 блока 8.

Входы 235 и 236 элементов И 145 и

221 соответственно подключены к одному из разрядов адресного выхода 195 распределителя 196, а их выходы 237 и 238 служат соответственно четвертым и третьим разрядами выхода 14 блока

8. Вход 239 распределителя 187 служит адресным входом 36 блока 8, а

его выход 240 подключен к выходу 86 блока 8. Входы 241 и 242 элемента

И 144 подключены соответственно к входам 69 и 74 блока 8, à его выход

243 — к входу 244 элемента ИЛИ 169, второй вход 245 которого †подключ к выходу 246 триггера 150.

В приведенном варианте блок 21

I контроля содержит дешифратор 247 сдвига (микросхема К!55РЕЗ, являющаяся программируемой ПЭУ; программа дешиф-" ратора сдвига на ГЕЗ приведена в таблице ), разрешающий вход 248 которого служит вторым входом 88 блока

2l а выход 249 служит информационным выходом 20 блока 21. Адресный вход дешифратора сдвига 247 подключен к первому входу 250 элемента 251 сравнения по модулю два, к адресному вхо1 у 252 оперативного счетчика 253 и к адресным разрядам входа 90 блока 21.

15 115337

Управляющий вход 254 элемента 251 сравнения по модулю два служит входом 89 блока 21, второй адресный вход 255 которого подключен к выходу

256 оперативного счетчика 253 и к . соответствующим выходам 35 блока 21, а выходом присоединен к установочному входу 25? оперативного счетчика

253, счетный вход 258 которого является вторым разрядом входа. 90 блока >0

21. Информационный вход 259 элемента

260 сравнения по модулю два (микросхемы К155ЛРЗ и К155ЛП5 беэ использования управляющего. входа ) служит информационным входом 23 блока 21, 15 второй вход 261 которого служит входом 47 блока 21, а его выход 262 подключен к выходу 52 блока 21.

Коммутатор 38 содержит, например, комму 1атор каналов 8хl ИС К155КП7, ад- 20 ресные входы которого служат адресным входом 39 коммутатора, информационный вход подключеный к выходу 37 блока 31 памяти и выход присоединенный к информационному входу блока 43 вы- 25 бора по большинству.

Блок 43 выбора по большинству содержит счетчик 263, установочный вход 264 которого служит одним из разрядов входа 44 блока 43, управляю30 щим входом 265 подключенного к выходу 266 элемента И 267 соответствующие входы которого служат соответственно другому управляющему разряду входа

44 и информационным входам. блока 43, а соответствующие выходы подключены к соответствующим входам элемента

268 сравнения, выполненном на элементе ЗИ-ИЛИ-НЕ (на фиг. 5 показан пример выполнения голосования 5 из 8 ), 4О и к позиционному выходу 46 блока 43.

Выход 269 элемента 268 сравнения является информационным выходом блока

43.

Полезно, чтобы блок 41 элементов 4

И-ИЛИ-НЕ содержал коммутатор 270, выполненный, например, на элементе

2И-ИЛИ-НЕ, первый 271 вход которого служит информационным входом 48 блока 41, второй и третий 2?2 и 273 входы служат вторым управляющим входом 49 блока, а четвертый вход

274 является третьим 51 входом блока 41, выходом поднлюченный через элемент НЕ 275 к первым 276 входам элемента И 277, вторые входы 278 которого подключены к соответствующим разрядам адресного первого 40 управ16 ляющего входа блока 41 ° Выходы 279 элементов И служат выходом 53 блока

41.

Блок 41 элементов И-ИЛИ-НЕ и коммутатор 38 обеспечивают и ортогональное преобразование информации на выходе блока 31 памяти, а блок 43 выбора по большинству выполняет голосование по элементам кода.

Блок 56 выдачи результатов содержит первый регистр 280, установочный вход 281 и информационньп4 вход

282 которого служат соответственно одним из разрядов управляющего входа

58 и информационным входом 54 блока

56, а прямой выход 283 подключен через первый 284 элемент И к одному . разряду дополнительного выхода 65 и к информационному входу 285 второго регистра 286, инверсным выходом 287 ! подключенного через элемент И 288 к другому разряду дополнительного вы:хода 65. Управляющий вход 289 регистра 286 служит другим разрядным управляющим входом 58 блока 56, выход

290 присоединен через пороговый элемент 291 к первому входу 292 элемента 293 И и к выходу 63 блока 56.

Вход 294 элемента 293 И служит входом 61 запрета блока 56, выход 295 подключен к исполнительному элементу

296 (реле ). Выход 295 является также выходом цепи контроля устройства.

Блок 57 индикации выполнен аналогично блоку 56 выдачи результата, за исключением того, что нагрузкой второго регистра 286-является дешифратор К 514ИД1 с цифровым индикатором

АПС-324Б.

Работу устройства рассмотрия по следующим этапам.

Работа устройства по приему и обработке основного потока информации.

Световые импульсы, следующие с заданной частотой заполнения от дат- . чиков 1 контроля тиристоров 2 по световадам 3, поступают к детекторам 4, преобразующим световые сигналы в электрические. Отсутствие сигнала на выходе детектора 4 свидетельствует о пробое соответствующего тиристора или отказе датчика, световода или детектора. Сигналы от детекторов 4 поступают через селектор 5 на информационный вход 9 блока 10 счетчиков.

В блоке счетчиков фиксируется количество поступивших сигналов. От бло

18

17

1153374 ка 10. счетчиков через блок 16 элементов ИЛИ информация поступает на вход кодирующего сумматора 22. Кодирующий сумматор 22 предназначен для преобразования информации непозицион- 5 ного кода в позиционный (двоичный ) код Информация в памяти. блока 10 счетчиков постоянно обновляется, благодаря сигналам, поступающим с выхода

13 блока 8 распределения сигналов на !О управляющий вход 11 блока 10 счетчиков. Синхронность смены информации обеспечивают адресные сигналы, поступающие с выхода 7 блока 8 распределителя сигналов на управляющие входы 6 селектора 5.

Условно названная асинхронная информация в виде более двух импульсов заданной последовательности записыва- О ется в счетчике 25. Счетные импульсы,. поступающие. с выхода 27 блока 8 распределения сигналов на управляющий вход 26 счетчика 25, обеспечивают запоминание многократных показаний кодирующего сумматора 22 { за время одного цикла опроса всех тиристоров)

Для обесгечения заданной достоверности принятой информации в блок 10 счетчиков введены кроме условно названных асинхронных счетчиков !15 условно названные синхронные счетчики 114 с разными уставками пороговых элементов И 117 и 116, подключенные к входам 120 и 121 элементов 122 сравнения по модулю два, которые обеЭ5 спечивают верную информацию в случае, когда тиристорная ячейка действительно вьппла из строя. Синхронные счетчики 114 с пороговым элементом

116 обеспечивают выработку условно названной синхронной информации, говорящей о том, что тиристорная ячейка выработала заданную последовательность частоты импульсов, а следовательно, режим работы контролируемого устройства (СТКИ ) достаточно устойчивый. Синхронная информация, поступающая со второго информационного выхода 17 через дополнительS0 ный кодирующий сумматор 18 и дополнительный счетчик 80 на информационный вход 79 блока 78 сравнения, обеспечивает выработку управляющего сигнала..поступающего с выхода 77 блока ,55

78 сравнения на вход 75 блока 8. Этот сигнал обеспечивает обнуление всего устройства в случае превьппения уста" вки блока 78 сравнения.

Сигналы, поступающие с выходов

81 и 82 блока 8 на соответствующие управляющие входы 83 и 84 дополнительного счетчика 80 и блока 78 сравнения, обеспечивают запоминание многократных показаний дополнительного кодирующего сумматора 18 (за время одного цикла опроса всех тиристоров).

Защитные функции от ложной работы устройства выполняет также блок

29 сравнения и обнуления. Величина уставки в блоке 29 сравнения и обнуления выбирается.из условия глубокой посадки напряжения на контролируемом вентиле, Выработка сигнала, который с выхода 76 блока 29 сравнения и обнуления, поступает на вход

74 блока 8 распределения сигналов, приведет к сбросу памяти всего устройства.

Результат опроса, полученный в течение одного цикла, записывается в регистр блока 3! памяти по информационному входу 30. Номер регистра определяют сигналы, поступающие на адресные входы 34 блока 31 памяти, с соответствующего выхода 35 блока

2! контроля управления. Управляющий вход 32 блока 31 памяти, подключенный к выходу 33 блока 8 распределения сигналов обеспечивает передачу сигналов, которые синхронизируют моменты запоминания информации в регистрах -блока 31 памяти, поступающей со счетчика 25 ° Число регистров равно числу циклов опроса и выбирается из условий повышения достоверности и по мехоустойчивости, снижения вероятности выдачи ложной информации в аварийных .режимах. Число разрядов выбирается на основании выбранного кода обработки информации..

Далее задача состоит в том, чтобы осуществить принцип выбора записанной в регистрах информации по большинству. В данном устройстве осуществляется голосование по каждому разряду регистров блока 31 памяти.

Для этого используется коммутатор

38 ° Выбранные разряды регистров блока 31 памяти с помощью коммутатора 38 подключаются к блоку 43 выборапо большинству, содержащему, например, счетчик 263 и элемент 268 сравнения, выполненные на элементах

ЗИ-ИЛИ-НЕ, управление счетчика 263 осуществляется по шине, связывающей управляющий вход 44 блока 43

)9 11533 выбора по большинству с выходом 45 блока 8 распределения сигналов. Выход блока 43 выбора по большинству подключен к информационному входу

48 блока 41 элементов И-ИЛИ-HE кото- 5 рый обеспечивает преобразование последовательного кода в параллельный и через информационный выход 53 обеспечивает передачу информации в дублированные каналы блоков 56 и 57. Если отсутствует равенство информации дублированных каналов, блок 63 контроля записи разрешает повторение передачи информации от блока 31 памяти, благодаря сигналу, поступающему с выхода )5 блока 63 контроля записи на вход 64 блока 8 распределения сигналов.

Иногократное повторение будет длиться до тех пор, пока не установит. ся однозначное соответствие дублиро- _#_ ванных каналов в блоках 56 и 57, в противном случае через некоторый момент времени будет выдан сигнал о неисправности оборудования.

Работа устройства по приему и обработке асинхронной контрольной информации.

После записи результата опроса всего вентиля в один из регисгров

30 блока 31 памяти, младший адрес селектора 5, формирующийся в блоке 8 распределения сигналов, например, с помощью счетчика 131поступает с выхода

199 распределителя 196 на вход 200. Сигнал с выхода 246 триггера !50 пе- З5 реводит устройство в режим распределения сигналов. Блок распределения сигналов содержит две подпрограммы, включающие в себя проверку поиска статических отказов типа "О" v "1", причем условием перехода к выполнению следующей подпрограммы является осве11 домительный сигнал И, вырабатывающийСя дополнительным элементом 67

И-ИЛИ. Осведомительный сигнал с выхода дополнительного элемента 67

И-ИЛИ поступает на пятый вход 69 блока 8 .распределения сигналов. Если в устройстве отказ устойчивый, то с выхода 62 блока 8 распределения сигналов поступает сигнал на вход 6! запрета блока 56 выдачи результата.

Имитация контрольной цифры осуществляется в момент теста для под-. программы "0 и "1" благодаря подаче сигнала "1" с выхода 140 распределителя 127 программного счетчика 128, входящего в один иэ разрядов

20 вьгхода 7 блока 8. Этот сигнал, например, через трехстабильные элементы

96 поступает на вход 93 селектора 5 и блокирует основную информацию, поступающую с ВТВ. На выходе селектора 5 появляются единичные сигналы для всех команд, воздействующие на управляющие входы 6 селектора 5.

Эти сигналы поступают на информационнь)й вход 9 блока !О счетчиков. С выхода 132 распределителя 127 приходит сигнал на вход 133 элемента 2И-ИЛИ-НЕ

)35. Этот сигнал разрешает прохожде- ие более высокой управляющей частоты, поступающей на вход 70 блока 8 распределителя сигналов, подключенный к соответствующему выходу блока

73 тактовых импульсов. Одновременно тестовый сигнал запрещает прохождение рабочей частоты, поступающей на вход 71 блока 8 распределения сигналов, подключенного к соответствующему второму выходу блока 73 тактовых импульсов. Управляющие сигналы с выхода 230 элемента 2И-ИЛИ-НЕ 135 воздействуют на счетный вход счетчика 131 и на выход 13 блока 8 распределения сигналов, обеспечивая смену адресов селектора 5 и соответственно синхронизацию счетчиков 114 и

ll5 блока 10 счетчиков. По выполнении первой подпрограммы управляющие сигналы снимаются благодаря сигналу последнего адреса, действующему на соответствующем выходе распределителя 196, который, поступая на входы

229 и 228 элемента 2И-ИЛИ-НЕ 135 блокирует входные сигналы блока 73 тактовых импульсов. Одновременно тестовый сигнал запрещает прохождение рабочей частоты, поступающей на вход 71 блока 8 распределения сигналов, подключенного к соответствующему второму выходу блока 73 тактовых импульсов.

Управление счетчиком 131, а следовательно, и распределителем 196, вырабатывающим управляющие сигналы для селектора 5, осуществляется сигналом, поступающим с выхода )29 распределителя 127 на установочный вход

130 счетчика 131.блока 8 распределения сигналов.

Накопление контрольной информации, поступающей с первого информационного выхода 15 блока 10 счетчиков через блок 16 элементов ИЛИ.и кодирующий сум матор 22 на информационный вход 24 счетчика 25, а затем в блок 31 памя21 11533 14 22 ти, осуществляется с помощью сигналов При заполнении последнего регистра по управляющим входам 26 и 32, под- в блоке памяти распределитель 187 выключенным соответственно к выходам рабатывает предпоследний адрес, ко27 и.33 блока 8 распределения сиг- торый с выхода 143 поступает на перналов, Синхронизацию обеспечивают 5 вый вход 144 элемента И 189, а на элемент И-KIH 184 и элемент 186 сов- второй вход 206 поступает предпоследпадения, На другой вход 201 элемен- ний адрес селектора 5 с выхода 205 та 186 совпадения поступает сигнал распределителя 196. Отселектированкоманды записи в блок 31 памяти, ный сигнал с выхода элемента И 189 поподключенный к соответствующему вы- 10 ступает на установочный вход 165 счетходу 195 распределителя 196. Ключом чика 166, выходом 172 подключенного

182 управляет тестовый сигнал по к распределителю 173 и через выход 42 входам 222 и 223, обеспечивая прохож- блока 8 распределения сигналов к уп- дение в тесте более высокой частоты равляющим (адресным ) входам 39 и 40 управляющих сигналов, поступающих на 15 коммутатора 38 и блок 41 элементов входы 224 и 225. И-ИЛИ-НЕ. Одновременно этот сигнал чеПеред переходом устройства в тест рез элемент ИЛИ 160 поступает на счетсигнал предпоследнего адреса с выхо- ный вход 164 подпрограммного счетчида 205 распределителя 196 через эле- ка, который обеспечивает переход к мент И 152 поступает на счетный вход 13 выполнению следующей команды, свя212 счетчика 211 и переводит его в эанной с выборкой контрольной инфорследующий адрес. Через асинхронную мации из блока 31 памяти. Эта команцепь связи, выполненную в виде опера- да с выхода 137 распределителя 127 тивного счетчика 253 и элемента 251 разрешает прохождение управляющего сравнения но модулю два,обеспечивает- д сигнала с выхода распределителя 187 ся передача адресных сигналов на вход через ключ 139 на счетный вход 170

34 блока 31 памяти и к блоку 8 рас- счетчика 166. Ключ 139 обеспечивает пределения сигналов (вход 36 ). Управ- прохождение управляющих сигналов в ляющие сигналы, определяющие адрес тесте и в рабочем режиме устройства,. следующего регистра в блоке 31 памяти благодаря сигналу, поступающему с также поступают на вход 239 распреде- выхода распределителя 193 на вход лителя 187. Последний адрес распреде- 192 ключа 139. лителя 187 с соответствующего выхода В моменты считывания информа240 поступает через выход 86 блока ции блока 31 памяти происходит срав8 распределения сигналов и третий . нение кодовых комбинаций. Именно с вход 89 блока 21 контроля управления этои целью введены блок 16 элемен35 на управляющий вход 254 элемента 251 тов ИЛИ 16 и блок 41 элементов И-ИЛИсравнения по модулю два, выход кото- НЕ. Первая кодовая комбинация появрого подключен к установочному входу ляется в момент поступления нослед257 счетчика 253. Такая связь обес- него адресного сигнала с выхода рас40 печивает возможность после прохожде- пределителя 196 через выход 85 блока ния подпрограмм теста всякий раз вновь 8 распределения сигналов и вход 88 возвращаться к исходному, рабочему блока 21 контроля управления на разадресу регистра в блоке 3! памяти. решающий вход 248 дешифратора 247

Роль активного управления записью

45 сдвига, адресные входы которого подконтрольной информации в последующие ключены к входу 90 блока 21 контроля регистры блока 31 памяти берет тест управления. В соответствии с адресныблагодаря сигналам, следующим с выхо- ми сигналамн вырабатывается на выда 132 распределителя 127 и соответ- ходе 249 дешифратора 247 сдвига код, ствующего выхода 205 (предпоследний соответствующий числу незаполненных 50 адрес ) распределителя 196 через эле- регистров в блоке 31 памяти в рабомент И 136, один из разрядов выхода чем режиме. Для дополнительной про87 и вход 90 блока 21 контроля управ- верки кодирующего сумматора 22 выления на счетный вход 258 оперативно- ходная комбинация;дешифратора 247 го счетчика 253 который обеспечива- сдвига представлена в виде непозиЭ

55 ет подключение следующих регистров в ционного кода ° блоке 31 памяти при заполнении их кон Вторая кодовая комбинация появлятрольной информацией, поступающей .тся в момент считывания контрольной из счетчика 25, информации с блока 31 памяти через

23

24

1153374 (коммутатор 38, блок 43 выбора по большинству (позиционный выход 46)

I вход 47 блока 21 контроля управления на входе 261 элемента 260 сравнения по модулю два, которая вырабатывает сигнал совпадения для каждого разряда регистров блока 31 памяти.

По окончании команды считывания с блока 31 памяти распределитель

173 эаблокируется последним адресным выходом 174 и одновременно дает разрешение по входу 176 элемента

И 163 прохождению по его второму входу 204 командного сигнала с вы- 15 хода 203 распределителя 196 через, элемент ИЛИ 160 на вход 167 программного счетчика 128, который вырабаты-, вает сигнал о переходе к следующей команде — оценке ситуации правильной 0 или ложной работы устройства. Эта команда с выхода 146 распределителя

127 программного счетчика 128 поступа ет на второй вход 147 элемента И 144.

В случае неисправности устройства, с выхода 243 элемента И 144 сигнал поступает через элемент ИЛИ 169 на ! ,установочный вход 168 программного .счетчика 128, в результате прзграммный счетчик вернется в исходное со- З0 стояние и если неисправность длительная (статический отказ "1" или "0 )

)! .то сигнал с выхода 62 блока 8 распределения сигналов будет сигнализировать об отказе устройства. 35

10 ь

В случае исправности устройства выполнение подпрограммы "1" заканчивается, и программный счетчик 128 переходит к выполнению второй части 0 подпрограммы — проверке отказов "0", благодаря управляющей частоте, поступающей с входа 70 блока 8 распре-. деления сигналов через вход 156 элемента И 155 и элемент 160 ИЛИ вЂ” на 4 счетный вход 167 упомянутого счетчика. Подпрограмма полностью повторяется за исключением того, что на управ ляющий вход 6 селектора 5 с первого выхода 7 блока 8 распределения сигна- 0 лов поступает сигнал "0" (на входы 98 трехстабильных элементов 96 и селектора 5 ).

По выполнении тестовой программы сигнал с выхода 153 распределителя

127 программного счетчика 128 блокирует по входу 154 элемента И 155 . прохождение управляющей частоты с вхо.. да 70 блока 8 распределения сигналов.

Одновременно с выхода 148 распределителя 127 приходит команда на второй вход 149 триггера 150 и переводит его в рабочий режим.

Работа устройства по приему синхронной контрольной информации.

Параллельно с поиском неисправностей в устройстве в тесте и выработкой осведомительных сигналов "И" в подпрограммах теста "0" и "1" вырабатывается дополнительный осведомительный сигнал, связанный с исправностью аппаратуры с синхронной информацией.

Это достигается тем, что ключ 102 в блоке 10 счетчиков модулирует входной сигнал, поступающий по информационному входу 9, благодаря дополнительным входам 104 и 105, подключенным к второму и первому разрядам управляющего входа 12 блока 10 счетчиков, выход 107 ключа 102 подключен через элементы 111 и 110 И-НЕ блокировки к асинхронному и синхронному счетчикам 115 и 114. Сигналы теста и модулирующей частоты поступают на дополнительные входы 105 и 104 ключа 102 через управляющий вход 12 блока 10 счетчиков, выход 14 блока 8 распределения сигналов — к второму и первому разрядам шины, присоединенной к выходу 50 блока 8 распределения сигналов и выходу 234 элемента

И 232, первый вход 231 которого подключен к выходу 50 блока 8 распреде- ления сигналов, а второй вход 233 через вход 72 блока 8 распределения сигналов 8 — к соответствующему. выходу блока 73 тактовых импульсов.

Частотный контрольный сигнал, считанный синхронным и асинхронным счетчиками 114 и 115, ограничивается соответственно пороговыми элементами

116 и 117, затем поступает на входы

120 и 121 элемента 122 сравнения по модулю два, выход 124 подключен через второй информационный выход 17 блока 10 счетчиков, дополнительный кодирующий сумматор 22, дополнительный счетчик 80 к информационному входу 79 блока 78 сравнения. Пля имитации контрольных двух смежных пороговых чисел для первой и второй подпрограмм теста ключ 102 и элемент 122 сравнения по модулю два в блоке 10 счетчиков снабжены управляющими входами. !06 и 123, подключенными через третий и четвертый

1153374 разряды управляющего входа 12 блока

10 счетчиков, выход 14 блока 8 распределения сигналов к соответствующим выходам 238 и 237 элементов И

221 и 145. 5

Накопление синхронной информации происходит в дополнительном блоке счетчика 80, с выхода которого она поступает через информационный вход

79 в блок 78 сравнения. Управление 10 блоков 80 и 78 синхронизовано благодаря сигналам, поступающим на управ ляющие входы 83 и 84 через соответствующие выходы 81 и 82 блока 8 распределения сигналов с выходов 15 элемента И-ИЛИ 184 и выхода 195 распределителя 196 адресных сигналов селектора 5. Для двух смежных пороговых чисел на выходе 77 блока 78 сравнения появляется дополнительный 20 осведомительный сигнал (если все исправно ) "0" и "1" для соответствующих подпрограмм теста. Этот сигнал поступает на вход 75 блока 8 распределения сигналов, подключенно- 25 го к входу 242 элемента И 144, на входы 142 и 147 которого приходи* информация о состоянии подпрограмм

I теста с выходов 141 и 146 распределителя 127 программного счетчика 128. щ

В случае отказа оборудования с выхода

243 элемента И 144 поступит команда через элемент ИЛИ 169 на установочный вход 168 программного счетчика )28.

Далее все повторится аналогично, как > и для случая отказа в тестовых под.программах при работе устройства по приему и обработке асинхронной контрольной информации.

Блок 43 выбора по большинству уп- 4)) равляется только в момент считывания информации с блока 3) памяти. Это обеспечивается подключением установочного входа 264 и через элемент 267 И, управляющего входом 265 счетчика 263,4 через соответствующие разряды управля ющего входа 44, блока 43 выбора по большинству, выход 45 блока 8 распреде пения сигналов к выходам 171 ключа

139 и 190 элемента 178 запрета. Вто- рой вход 179 элемента 178 запрета подключен к тактирующему входу 181 второго ключа )82, а входы 177 и 180 присоединены к выходу 174 и первому выходу соответственно командным адресам рас"5 пределителей 173 и 187,которые запрещают прохождение сигнала на второй управляющий вход 265 счетчика 263 в блоке 43 выбора по большинству, так как в эти моменты времени происходит запись информации в блок 56 выдачи результата н блок 57 индикации.

Управление сбросом ложной информации происходит только в рабочем режиме благодаря сигналу., поступающему либо с входа 74, либо с входа 75 блока 8 распределения сигналов на входы 216 и 217 элемента И-ИЛИ-НЕ 215, инверсными входами 218 и 219 подключенного к выходу 50, а выходом присоединенного к установочному входу

2)4 счетчика 2)1. В результате счетчик

21) обнулится и опрос начнется с первого регистра блока 31 памяти.

Разработка вентильных устройств для статических компенсаторов мог1ности является новой областью преобразовательной техники. Данных о новых разработках публикуется мало.

В известных из научно-технической литературы зарубежных преобразователях для регулирования реактивной мощности контроль тиристоров вентилей предполагается осуществить также с помощью оптоволоконной системы. Однако технического описания системы контроля в патентной литературе не имеется. Для предотвращения ложного срабатывания контроля тиристоров обеспечивают бесперебойную работу датчи-. ков. С этой целью ограничивают угол регулирования, например, величиной

2 эл. град.

Как уже говорилось из -за ошибок фаэирования илн параметрических отказов элементов фазосдвигающих цепей угол регулирования может быть мень-. ше указанной величины. При этом будет выдана ложная команда на отключение преобразователя. Оценить вероят ность этого очень трудно. Еще труднее подсчитать убытки из-за ненадежности известных устройств контроля высоковольтных тиристорных вентилей.

Однако можно подсчитать убытки из-за ограничения угла регулирования, например, до 2 эл.град. При этом диапа зон регулирования уменьшиться на 4Х, Ориентировочная экономическая эффективность одного вентиля в установке !60 ИВАР составляет не менее

500 тыс. руб» Она снизится на 20 тыс. руб. в то время как при применении предлагаемого изобретения снижения экономической эффективности не будет.

27 l l S3374 28 .Таким образом, выигрыш от приме- чете на единицу продукции ) составит нения настоящего изобретения (в рас- 20 тыс, рублей.

А2 А3

Программа дешифратора сдвига на РЕЗ

Al A4 V Я! 2 ЯЗ Q4 Q5 Яб Q7 Q8

0

0 1

0 l

0 1

0 1

0 1

0 1

1 1

0 0! 0

1 0

0 1

1 1

П р и м е ч а н и е. Al А4 — вход 90;

Ч - разрешающий вход 248;

Ql Я8 — выход 249.

Х Х Х Х

0 0 0 0

0 0 0

1 0 0 ! 0 0

0 0 1 0

1 0 1 0

1 1

0 0

0 1

0 1

0 1

1 1 1

0 0 0

0 О, 0

0 0 0

0 0 0

0 . 0 0

0 0 0

1 0 0

1 1 0

1153374

73.j

73.j

ll53374

1153374

1!53374

1153374

Тираж 620 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва,. Ж-35, Раушская наб., д. 4/5

Заказ 2515/42

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

Составитель О. Мещерякова

Редактор М. Бандура Техред Л.Коцюбняк Корректор В. Гирняк