Микропрограммное устройство управления

 

МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее блок памяти микрокоманд, регистр микрокоманд, дешифратор микроопераций, блок элементов И связи, блок элементов И условий, мультиплексор адреса и регистр адреса, вход и выход которого соединены соответственно с выходом мультиплексора адреса и первым входом блока элементов И связи, вход и выход блока памяти микрокоманд подключены соответственно к выходу регистра адреса и входу регистра микрокоманд , выход поля микроопераций которого соединен с входом дешифратора микроопераций, а первый вход блока элементов И условий подключен к входу внешних условий устройства , отличающееся тем, что, с целью повьшения быстродействия , оно содержит мультишсексор условий, сумматор адреса, счетчик возврата, блок элементов ИЛИ, блок элементов И возврата, два элемента ИЛИ, три элемента И и три элемента НЕ, причем первый и BTopoit входы и выход мультиплексора условий соединены соответственно с выхо дом поля условий регистра микрокоманд , входом внутренних условий устройства и входом приращения сумматора адреса, первый и второй информационные входы которого подключены соответственно к вькоду поля адреса регистра микрокоманд и выходу блока элементов И условий, первый и второй входы первой группы входов мультиплексора адреса соединены соответственно с выходом счетчика возврата и первым выходом дешифратора микроопераций, второй, третий, четвертый и пятый выходы которого подключены соответственно к второму входу блока элементов И условий, W первому, второму и третьему входам первого элемента ИЛИ, вход записи, счетный вход и информационный вход счетчика возврата соединены соответственно с выходом первого элемента ИЛИ, четвертым выходом дешифратора микроопераций и выходом блока элементов ИЛИ, кроме того, информаСП ционный вход счетчика возврата подо: ключен к третьему выходу дешифратора микроопераций, вход и выход первого элемента НЕ соединены соответственно с пятым выходом дешифратора микроопераций и вторьтм входом блока элементов И связи, выход которого подключен к первому входу блока элементов ИЛИ, первый и второй входы и выход блока элементов И возврата соединены соответственно с информационным входом устройства, пятым выходом дешифратора микроопераций и вторьм входом блока элементов 11ЛИ, первый, второй и третий входы первo o элемента И подключены соответственно к БЕЛСоду второго элемента

ÄÄSUÄÄ 1156071

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

ФЮ1) G 06 У 22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3554301/24-24 (22) 06.12.82 (46) 15.05.85. Бюл. У 18 (72) А.Т.Иихацкий, А.R.Ïàíãà, В,Н.Петраков, В.Г.Тарасов и Я.Я.Цветков (53) 681.325(088.8) (56) Авторское свидетельство СССР

В 503240, кл. G 06 F 9/16 (С 06 F 9/22), 1976.

Авторское свидетельство СССР

N - 813428, кл. Г 06 F 9/42, 1981 (прототип) ., (54) (57) МИКРОПРОГРАММНОЕ УСТРОЙСТВО

УПРАВЛЕНИЯ, содержащее блок памяти микрокоманд, регистр микрокоманд, дешифратор микроопераций, блок эле-. ментов И связи, блок элементов И условий, мультиплексор адреса и регистр адреса, вход и выход которого соединены соответственно с выходом мультиплексора адреса и первым входом блока элементов И связи, вход и выход блока памяти микрокоманд подключены соответственно к выходу регистра адреса и входу. регистра микрокоманд, выход поля микроопераций которого соединен с входом дешифратора микроопераций, а первый вход блока элементов И условий подключен к входу внешних условий устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, оно содержит мультиплексор условий, сумматор адрес», счетчик возврата, блок элементов ИЛИ, блок элементов И возврата, пна элемента ИЛИ, три элемента И и трн элемента НЕ, причем первый и второй входы и выход мультиплексора условий соединены соответственно с выходом поля условий регистра микрокоманд, входом внутренних условий устройства и входом приращения сумматора адреса, первый и второй информационные входы которого подключены соответственно к выходу поля адреса регистра микрокоманд и выходу блока элементов И условий, первый и второй входы первой группы входов мультиплексора адреса соединены соответственно с выходом счетчика возврата и первым выходом дешифратора микроопераций, второй, третий, четвертый и пятый выходы которого подключены соответственно к второму входу блока элементов И условий, первому, второму и третьему входам первого элемента ИЛИ, вход записи, счетный вход и информационный вход счетчика возврата соединены соответственно с выходом первого элемента ИЛИ, четвертым выходом дешифратора микроопераций и выходом блока элементов ИЛИ, кроме того, информационный вход счетчика возврата под" ключен к третьему выходу дешифратора микроопераций, вход и выход первого элемента НЕ соединены соответственно с пятым выходом дешифратора микроопераций и вторым входом блока элементов И связи, выход которого подключен к первому входу блока элементов ИЛИ, первый и второй входы и выход блока элементов И возврата соединены соответственно с информационным входом устройства, пятым выходом дешифратора микроопераций и вторым входом блока элементов ИЛИ, первый, второй и третий входы первого элемента И подключены соотвегственно к выходу второго элемента

1156071

HF., пятому ныходу дешифратора микроопераций и нхо у признака прерывания устройства, первый, второй и третий входы и выход второго элемента И соединены соответственно с информационным нходом устройства, пятым выходом дешифратора микроопераций, входом признака прерывания устройства и входом второго элемента

HF, первый и второй входы и ньжод третьего элемента И подключены соответственно к входу признака прерывания устройства, пятому выходу дешифратора микроопераций и первому входу второго элемента ИЛИ, второй вход

Изобретение относится к вычислительной технике и может быть использонано в процессорах специализированных ЭВМ и системах с развитым внутренним языком программирования, допускающим расширение пользоватеги м системы команд.

Цель изобретения — повышение быстродействия с одновременным расширением функциональных возможностей и сокращением объема блока памяти микрокоманд.

На фиг. 1 приведена функциональная схема устройства микропрограммного управления; на фиг.2 — блоксхема алгоритма, поясняющего работу этого устройства.

Иикропрограммное устройство управления имеет информационный вход 1

20 устройства и содержит блок 2 памяти микрокоманд, счетчик 3 возврата, блок 4 элементов И связи, блок 5 лементон И счетчика возврата, регистр 6 адреса, блок 7 элементов И адреса возврата, первый блок 8 элементов И начального адреса команды, второй блок 9 элементов И начального адреса команды, блок 10 элементов И адреса блока памяти, один из входон которого соединен с выходом сумматора 11 адреса микрокоманды, соединенного своим входом «1" с выходом мультиплексора 12 условий, дешифратор 13 микроопераций, шину

14 адреса, образующую вместе с и выход которого соединены соответственно с первым выходом дешифратора микроопераций и входом третьего элемента НЕ, первый и второй входы второй группы входов, первый и второй входы третьей группы входов и первый и нторой входы четвертой группы входов мультиплексора адреса подключены, соответственно к выходу первого элемента И и информационному входу устройства, вчходу второго элемента И и информационному входу устройства, выходу третьего элемента HF. и выходу суматора адре-, са. элементами И 7-10 мультиплексор (коммутатор) адреса микрокоманды, регистр 15 микрокоманд, блок 16 элементов ИЛИ, элемент НЕ 17, элемент ИЛИ 18, элемен т НЕ 19, вход 20 внешних условий устройства, поля регистра 15 микрокоманц: 21 — адреса, 22 — условий, 23 — микроопераций, элемент ИЛИ 24, элемент НЕ 25, элементы И 26 и 27, .вход 28 внутренних условя устройства, элемент И 29, вход 30 условия прерывания устройства и блок 31 элементов И условий, соединенный одним из входов с входом 20 устройства, вход 30 устройства соединен с одним из входов элементов И 26, 27 и 29, а вход

28 устройства — с одним из входов мультиплексора 12 условий. Алгоритм (фиг.2), поясняющий работу устройства (фиг.1) представлен позициями

32-46, Рассмотрим работу предлагаемого устройства (фиг.1) с помощью алгоритма (фиг.2).

Микропрограммное устройство управления обеспечивает выбор следующей микрокоманды иэ блока 2 памяти или считывание новых команд с магистрали данных (вход 1 устройства) в необходимой для реализации заданного алгоритма последовательности

При этом формирование адреса следующей мнкрокоманды происходит на

3 1156 выполняемой (текущей) микрокоманде, т.е. на микрокоманде, записанной в регистр 15 микрокоманд и хранимой в нем до окончания машинного цикла устройства (т.е. в течение времени, необходимого для выполнения текущей микрокоманды).

Если выполняемая микрокоманда содержит признак считывания новой команды.(т.е. на 5-м выходе дешифрато- 111 ра 13 присутствует сигнал - условие

32 выполняется), то адрес следующей за выполняемой микрокоманды будет ." считываться с магистрали данных (по входу 1 устройства).

При этом на микрокоманде проверяется наличие/отсутствие условия прерывания (наличие/отсутствие сигнала на входе 30 устройства - выполнение/ невыполнение условия 33 (фиг.2).

Если условие прерывания в выполняемой микрокоманде присутствует, выполняется микропрограмма обработки прерывания (выполняется вершина 46 действия — фиг.2).

При этом адрес первой микрокоманды микропрограммы обработки прерывания (при счи гывании новой команды) формируют эа счет признака прерывания (наличие сигнала на входе 30 устройства) и адресной части микро- . команды, на которой считывается новая команда (содержимое поля 21 регистра 15 микрокоманд), а именно: сигнал с входа 30 устройства (вход условия прерывания) блокирует по третьим входам элементов И 26 и 27 прохождение информации в регистр 6 через блоки 8 и 9 элементов И, а на выходе элемента И 29 формирует сигнал, который через второй вход эле40 мента ИЛИ 24 и элемент НЕ 19 разрешает прохождение в регистр 6 адреса (через сумматор 11, блок 10 элементов И и шину 14 адреса) содержимого адресного поля 21 регистра 15 микро45 команд. Содержимое поля 21 в этом случае является начальным адресом микропрограммы обработки прерывания.

Если условие прерывания отсутству- о . ет (отсутствует. сигнал на входе 30 устройства, условная вершина 33 не выполняется), проверяется наличие/от- сутствие признака расширенной системы команд на выполняемой микрокоманде (выполнение/невыполнение условной вершины 34), т.е. наличие/отсутствие определенного кода части кода опера071 4 ции команды на первом входе элемен. та И 27 с входа t устройства.

При наличии признака считывания и отсутствии признаков прерывания- и расширенной системы команд (условная вершина 32 выполняется, а вершины 33 и 34 — не выполняются) выполняется . вершина 35 действия (фиг.2), т.е. выполняются следующие действия: считывание кода операции команды в регистре 6 адреса микрокоманды, считывание кода операции команды через блок 5 элементов И в счетчик 3 возврата, т.е. формируются адрес первой микрокоманды считываемой команды, а также адрес возврата из микропрограммы.

Своеобразие формирования адреса возврата в этом случае (при считывании новой команды) заключается в том, что этот адрес возврата формируют эа счет измененного каким-либо образом кода операции этой считываемой команды.

Рассмотрим подробнее, что происходит в устройстве при считывании новой команды.

На пятом выходе дешифратора 13 (фиг.1) присутствует сигнал, появле. ние которого определяется кодом в поле 23 микроопераций регистра t5 микрокоманд, заложенным при микропрограммировании, а считывание кода операции команды в регистр 6 адреса микрокоманд происходит с выхода бло-. ка 8 элементов И начального адреса команды при наличии сигнала на вто ром входе его.

В результате в регистре б получаем адрес первой микрокоманды считываемой команды (микропрограммы), по которому из блока 2 памяти выбирается эта первая микрокоманда. Далее эта микрокоманда переписывается в регистр 15 микрокоманд, где она хранится в течение машинного цикла (до момента окончания ее выполнения). Смена содержимого в регистре

15 микрокоманд означает окончание предыдущей и начало новой микрокома яды.

Одновременно с формированием адреса первой микрокоманды при считывании новой команды формируют адрес возврата из микроподпрограммы, для чего считывают код операции команды через блок 5 элементов И по первому входу н через первый вход бло11 5607 ка ИЛИ 16 в счетчик 3 возврата, по управляющему входу счетчика 3 через первый вход второго элемента ИЛИ с пятого выхода дешифратора 13.

Этот адрес в дальнейшем при необходимости (по определенному признаку) может быть использован для выбора микрцкоманды, на которую необходимо вернуться после выполнения микроподлрограммы. 10

При выполнении условных вершин

32 и 34 и невыполнении условной вершины 33 {наличие признака считывания новой команды и признака прерывания) выполняется вершина 36 действия д (фиг.2).

В этом случае обеспечивается считывание команды расширенной системы команд при определенном (исходно заданном) количестве разрядов кода операции команды путем формирования дополнительного старшего разряда за счет части кода операции считываемой команды, являющейся признаком расширенной системы команд.

При этом из признака расширенной системы команд (часть кода операции команды) формируют необходимые дополнительные старшие разряды адреса и записывают в регистр 6 .адреса микрокоманд эти разряды и разряды ко-манды в количестве, равном коду сперации, исключив разряды признака расширенной. системы команд, а также считывают код операции команды че- 1з рез блок 5 элементов И счетчика возврата в регистр 3 возврата, т.е. формируют адрес первой микрокоманды считываемой команды для случая расширенной системы команд и адрес возврата из микроподпрограммы.

Рассмотрим, что происходит при это этом в устройстве(фиг.1).

Управляющее воздействие с пятого выхода дешифратора 13 поступает на второй вход элемента И 27, а часть кода операции команды с первой группы шин информационного входа 1 устройства поступает на второй вход этого элемента.

При этом на выходе элемента И 27 формируется старший (к примеру, девятый) разряд адреса, который одновременно является разрешающим воздействием для блока элементов И 9 адреса. Далее этот старший разряд кода вместе с младшими разрядами начальной микрокоманды, поступающими

1 б с второй группы шин магистрали данных (с входом 1 устройства) и представляющими собой разряды команды в к оличе с тве кода оп ер ации б е э числа разрядов, характеризующих признак расширенной системы команд, поступа" ет через блок 9 элементов И и через шину 14 адреса в регистр 6 адреса. .Сигнал с выхода элемента И 27 через элемент HE 25 блокирует по ; третьему входу элемент И 26, запрещая считывание кода операции через блок 8 элементов И начального адреса команды.

Совпадение на элементе И 29 воздействия с пятого выхода дешифратора 13 с отсутствием сигнала на входе

30 устройства приводит к формированию сигнала на выходе элемента И 29, который через элемент ИЛИ 24 по второму входу и элемент HE 19 блокирует прохождение содержимого поля 21 адреса через сумматор 11 и блок 10 элементов И адреса блока памяти в ре-.: гистр 6 адреса.

Блок 7 элементов И адреса возврата заблокирован отсутствием разрешающего сигнала на первом выходе дешифратора 13.

Формирование адреса возврата в этом случае аналогично указанному: код операции команды через блок 5 и элемент ИЛИ 16 поступает на вход счетчика 3 возврата, а затем по управляющему воздействию на пятом выходе дешифратора 13 — через элемент ИЛИ 18 - этот код заносится в счетчик 3 возврата.

По адресу, сформированному в регистре 6 адреса в результате выполнения вершины 35 или 36 действия, выбирают первую микрокоманду считываемой команды (микропрограммы) и записывают ее в регистр 15 микрокоманд, а затем выполняют ее (выполняется вершина 37 действия - фиг.2).

В процессе выполнения выбранной таким образом микрокоманды так же, как на предыдущей микрокоманде, проверяется наличие/отсутствие признака считывания новой команды (выполнение/невыполнение условной вершины 32). Если условная вершина 32 выполняется, т.е. выполняемая wzpoкоманда является микрокомандой считывания новой команды, проверяется выполнение/невыполнение условных вершин 33 и 34 (см.алгоритм на фиг.2 и приведенное описание его).

11 S6071

Наличие в микропрограммах одина- ченный на единицу, является адресом ко вых посл едо вател ьно сте й, а также иикрокоманды, на которую необходимо одинакових микрокоманд позволило вернуться в микропрограмму после вьгиспользовать в предлагаемом устрой- полненгя микроподпрограммы (адрес стве микроподпрограммы. Причем эти g возврата). Если вьптолняемая микроко- . микроподпрограммы могут располагать- манда не является микрокомандой счися по всему обьему блока 2 памяти, тывания ловой команды (условная вертак как переход на первую микроко- шина 32 не выполняется) и не содерианду микроподпрограимы осуществля- жит первый признак формирования адется за счет адресного поля 21 ре- 10 реса возврата (условная вершина 38 гистра 15 микрокоманд, при этом не- не выполняется), то проверяется налиобходимо обеспечить воэможность воз- чие/отсутствие в ней второго приз-. вращения s свою микропрограмму после нака формирования адреса возврата окончания выполнения микроподпрограм- (выполнение/невыполнение условной

15 вершины 39), и соответственно нали. Формирование адреса возврата в .чие/отсутствие сигнала на третьем микРопРогРаммУ пРи считывании новой выходе дешифратора 13 ° команды (выполнение условной вершины Если выполняемая микрокоманда яв32) и для случая расширенной системы ляется микрокоиандой перехода на команд (выполнение Условных веРшин . fQ микроподпрограиму и на третьем выходе

32 и 34) уже описано вьппе. дешифратора 13 присутствует сигнал

Рассмотрим, каким образом форми- (условия вершины 39 выполняется, руется адрес возврата при выполнении т.е. микрокоманда содержит второй текущей микрокоманды (условная вер- признак формирования адреса возврашина 32 о спе вершины 37 действия 2s та), то адрес иикрокоманды, на котоне выполняется). рую необходимо вернуться после вьптолЕсли выполняема . нения микроподпрограммы(адрес воэврасли выполняемая иикрокоманда та), формируется логическим сложением не является иикрокомандой считыва- ния новой к ( сигнала с третьего выхода дешифратония ново команды (условная вершина

32 не выполня ), зтт ра 13 и содержимого регистра 6 в блоне выполняется), проверяется наличие/отсутст ке 16 элементов ИЛИ с последующим личие отсутствие в ней первого привоздействиеи результата этого сложезнака ормирования адреса возврата ния на счетчик 3 по управляющему возвкполнение невыполнение условной ,вершины 38 алгоритм действию с выхода элемента ИЛИ 18.. ,вершины алгоритма и, соответственно, наличие/отсутствие сигнала на >> Использование адреса возврата, четвертом выходе дешифратора 13— сформированного одним из описанных способов и хранимого в счетчике .3, Если выполняемая микрокоманда яв- производится по особому признаку ляется микрокомандой, на которой осу- (наличие сигнала на первом выходе ществляется переход на микропрограи- 4 дешифратора 13), который может быть му,. и иа четвертом выходе дептифрато- заложен в последней микрокоманде люра t3 присутствует. сигнал (выполне- бой иикроподпрограммы. В этом случае ние условнои вершины 38), то адрес (возврат из микроподпрограммы) сигвозврата из. микроподпрограммы форин- нал с первого выхода дешифратора 13 руется эа счет содержимого регистра iS через элемент ИЛИ 24 и элемент НЕ

6 адреса,.представляющего собой ад- l9 блокирует прохождение содержимого рес этой выполняемой микрокоманды. адресного поля ?1 через сумматор 11, Содержимое регистра 6 адреса по блок 10 элементов И и шину 14, а по управляющему воздействию выхода эле- второму входу блока 7 элементов И— мента ИЛИ 18 на первый вход счетчи- разрешает прохождение содержимого ка 3 возврата записывается в него, счетчика 3 через блок 7 и шину 14 а воздействием по второму управляюще- в регистр 6, т.е. при положительном му входу счетчика 3 возврата с чет- решении вершины 43 .при необходнмосвертаго выхода дешифратора 13 содер- ти возврата в микропрограмму после жимое счетчика 3 возврата увеличива- выполнения микроподпрограимы выполняется на единицу. Полученньпт таким об- ется вершина 40 (фиг.2). В результаразом ндрес, представляющий собой те содержимое. счетчика 3 записываетадрес выполняемой.микрокоианды, увели- ся в регистр 6 и выбирает по данно о данному

115607

g ,адресу в блоке 2 памяти микрокоманду, на которую необходимо вернуться после выполнения микроподпрограммы, т.е. осуществляется возврат из микроподпрограммы в выполняемую микропрограмму.

При невыполнении условной вершины

43, т.е. при отсутствии необходимости возврата в микропрограмму, проверяется выполнение/невыполнение 10 услонной вершины 44 (напичие/отсутствие признака условного перехода илн выполнение условия и соответст. венно наличие сигнала на входе 28 (вход внутренних условий) или на вхо- д де 20 (внешних условий устрдйстна).

Если условная вершина 44 выполняется, т.е. выполняемая микрокоманда является условной микрокомандой, требующей анализа условий, поступаю- эр щих на вход 20 или 28, чо выполняет-. ся вершина действия 45, а именно: в регистр 6 записывается арифметическая сумка кода поля 21, являющегося адреснсй частью выполняемой микрокоманды, результата выходного состояния мультиплексора 12 и кода условий.

Рассмотрим подробнее, каким образом формируется адрес следующей микрокоманды для случая условной микрокоманды (условная вершина 44 выполняется), т.е. адрес перехода.

Если на вход 28 (вход внутренних условий устройства) поступают условия, то код оля 22 регистра 15

ЗЗ определяет порядковый номер проверяемого условия, а выход мультиплексора 12 определяет, выполняется данное условие или нет. Если проверяемое условие, поступающее на вход 28, выполняется, то адресная часть поля 2 I регистра 15, поступающая на вход Л сумматора 11 увеличивается на единицу, а если условие не выполняется, адресная часть поля регистра 15 не изменяется, Еслй при этом с входа 20 (внеш- . них условий) также поступает код условия на первый вход блока 31 элементов И, а на второй вход последнего поступает сигнал с второго выхода дешифратора 13, то адрес следующей микрокоманды (адрес микрокоманды условного перехода) будет арифметической суммой сигналов на трех входах: адресной части поля 21 регистра 15, выходе блока элементов И

1 10 и выходе мультиппексора 12. Такое формирование адреса микрокоманды условного перехода значительно расширяет возможности условных переходов в микропрограммах.

Если условная вершина 44 не вьг полняется, т,е. выполняемая микрокоманда не является условной микрокомандой, то выполняется вершина 46 действия, а именно в регистр 6 записывается содержимое адресного поля .21 регистра 15 выполняемой микрокоманды, представляющее собой адрес следующей микрокоманды, т.е. в блоке 2 памяти выбиратеся следующая микрокоманда. В этом случае на каждом машинном. цикле выбора микрокоманды из блока 2 памяти и занесения ее в регистр 15 содержимое поля 21 регистра 15 через сумматор 11, блок 10 элементов И и шину 14 записывается врегистр 6. Отсутствие сигналов на первом и пятом выходах дешифратора

13 (отсутствие признаков возврата из микроподпрограммы и считывания новой команды) блокирует блоки 7-9 элементов И и разрешает прохождение содержимого поля 21 регистра 15 через сумматор 11, блок 10 элементов

И и чину 14 в регистр 6.

Таким образом, совокупность аппаратных средств устройства позволяет построить микропрограммы так, что каждая микрокоманда блока 2 памяти может быть использована более чем в одной микропрограмме, т.е. позволяет создавать микроподпрограммы, переход на которые возможно осуществлять по любому адресу блока 2. При этом использование блока 5 элементов И в данном устройстве позволяет сформировать адрес возврата из микроподпрограммы на первой микрокоманде команды (микропрограммы). Формирование адреса возврата с помощью блока

5 и использование при этом признака формирования возврата обеспечивает воэможность выполнения двух и более микроподпрограмм подряд без промежуточного возвращения н свою микропрограмму, что позволяет значительно сократить объем блока 2 памяти.

Использование и устройстве отдельных от счетчика 3 мультиплексора 12 и сумматора 11, позволяющих формировать адрес микрокоманды при условных переходах за счет арифметической суммы кодов, поступающих на вход

11 l1 сумматора 11, расширяются функциональные возможности описанного устройства при выполнении условных переходов.

Кроме того, предложенное устройство обеспечивает расширение системы команд благодаря особенностям формирования адреса начальной микрокоманды микропрограмм (команды), позволяющим сформировать дополнительный разряд адреса начальной микрокоманды, выбранной из оперативной

5607!

12 памяти команды (микропрограммы) для выполнения за счет использования признака расширенной системы команд, аложенного в коде операции команды.

Быстродействие устройства повышается за .-чет сокращения выборки начальной микрокоманды считываемой команды, достигаемого в устройстве

10 ввиду отсутствия микрооперации записи кода операции команды в регистр команд.

1156071

Нямип0

ВНИИПИ Заказ 3 t 47/46 Тираж 710 Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4