Микропрограммное устройство управления

 

МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее блок постоян .ной памяти, блок оперативной памяти, блок выработки управляниях воздействий , блок синхронизации, счетчик команд, блок прерываний, блок буферной памяти блок коммутаторов адресов , блок коммутаторов фиксированных адресов, регистр управления, триггер запрета, регистр вьщачи информации, мультиплексор, восемь элементов И, v элемент ИЛИ, причем вход пуска устрой ства соединен с входом запуска блока синхронизации, вход логических условий устройства соединен с входом логических условий блока выработки управлякяцих воздействий, выход внешних микроопераций которого соединен с выходом внешних микроопераций устройства , выход первого элемента И соединен с перйым входом элемента ИЖ, выход которого соединен с первым информационным входом регистра управления , вьрсод второго элемента И соединен с вторым входом элемента ШШ и вторым информационным входом регистра управления, инверсный выход триггера запрета соединен с первым входом второго элемента И, выход третьего элемента И соединен с входом синхронизации регистра вьщачи информации, выход четвертого элемента И соединен с входом синхронизации счетчика команд , выход пятого элемента И соединен с счетным входом счетчика команд, отличающееся тем, что, с целью увеличения быстродействия, в устройство введены счетчик адреса блока оперативной памяти, первый t и второй шинные формирователи, четыре элемента И-НЕ, триггер разрешения , первый и второй элементы НЕ, элемент ИЛИ-НЕ, причем первый выход блока синхронизации соединен с первыми входами первого и второго элесл ментов И-НЕ, первым входом третьего О5 элемента И-НЕ, первым входом о третьего элемента И и входом синхро ч| . низации блока буферной памяти, 00 выход которого соединен с первьп « информационным входо; мультидпексора, выход счетчика команд соединен с первым информационным входом блока коммутаторов адресов, выход счетчика адреса блока оперативной памяти соединен с вторым информационным входом блока коммутаторов адресов, выход микрооперации разрешения фиксированного адреса блока формирования управляющих воздействий соединен с третьим входом элемента ИЛИ, выход

СОЮЗ СОВЕТСКИХ . СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3593557/24-24 (22) 30.05..83 (46) 1.5.05.85. Вюл. У 18 (72) В.П. Супрун, А.И. Кривоносов, Г.Н. Тимонькин, С.Н. Ткаченко, В.С. Харченко и В.А. Мельников (53) 681.3(088.8) (56) Авторское свидетельство СССР

В 696466, кл. G 06 F 9/22, 1977.

Авторское свидетельство СССР

Ф 826348, кл. G 06 F 9/22, 1979.

Авторское свидетельство СССР

11 822186, кл. G 06 F 9/22, 1979.

Авторское свидетельство СССР

11 947868, кл. G 06 F 15/00, 1980 (прототип}.

Хассон С. Иикропрограммное управление. И,,Мир", 1973, с. 45-46, рис. 25. (54) (57) ИИКРОПРОГРАМИНОЕ УСТРОЙСТВО

УПРАВЛЕНИЯ, содержащее блок постоян.ной памяти, блок оперативной памяти, блок выработки управляющих воздействий, блок синхронизации, счетчик команд, блок прерываний, блок буферной памяти, блок коммутаторов адресов, блок коммутаторов фиксированных адресов, регистр управления, триггер запрета, регистр выдачи информации, мультиплексор, восемь элементов И, элемент ИЛИ, причем вход пуска устрой ства соединен с входом запуска блока синхронизации, вход логических условий устройства соединен с входом .логических условий блока выработки управляющих воздействий, выход внеш\ них микроопераций которого соединен с выходом внешких микроопераций устройства, выход первого элемента И соединен с первым входом элемента ИЛИ, „„SU„„1156073 А

4(51) G 06 F 9/22; С 06 р 11/pp выход которого соединен с первым информационным входом регистра управ. ления, выход второго элемента И соединен с вторым входом элемента ИЛИ и вторым информационным входом регистра управления, инверсный выход триггера запрета соединен с первым входом второго элемента И, выход третьего элемента И соединен с входом синхронизации регистра выдачи информации, выход четвертого элемента И соединен с входом синхронизации счетчика команд, выход пятого элемента И соединен с счетным входом счетчика команд, о т л и ч а ю щ е е с я тем, что, с целью увеличения быстродействия, З в устройство введены счетчик адреса блока оперативной памяти, первый и второй шинные формирователи, четыре элемента И-НЕ, триггер разрешения, первый и второй элементы НЕ, элемент ИЛИ-HF., причем первый выход блока синхронизации соединен с первыми входами первого и второго элементов И-НЕ, первым входом третьего элемента И-НЕ, первым входом третьего элемента И и входом синхро.низации блока буферной памяти, выход которого соединен с первым информационным входом мультиплексора, выход счетчика команд соединен с первым информационным входом блока коммутаторов адресов, выход счетчика адреса блока оперативной памяти соединен с вторым инйормационным входом блока коммутаторов адресов, выход микрооперации разрешения фиксированного адреса блока формирования управляющих воздействий соединен с третьйм входом элемента ИЛИ, выход

II56073 микрооперации конца обмена блока формирования у; равляющих воздействий соединен с первым входом четвертого элемента И-НЕ и выходом конца обмена устройства, второй выход блока синхронизации соединен с первым входом синхронизации блока выработки управляющих воздействий, признак конца команды которого соединен с первым входом первого элемента И и вторым входом второго элемента И, выход микрооперации включения триггера запрета блока выработки управляющих воздействий соединен с вторым входом первого элемента И-НЕ, выход которого соединен с инверсным входом установки в "1" триггера запрета, выход микрооперации конца команды блока выработки управляющих воздействий соединен с вторым входом второго элемента И-НЕ и входом первого элемента НВ, выход которого соединен с входом выдачи фиксированного адреса блока прерывания, выход второго элемента И-НЕ соединен с ин-. версным входом установки в. "0" тригге ра запрета, выход микрооперации блокировки продвижения счетчика команд блока выработки управляющих воздействий соединен с первым. входом элемента ИЛИ-НЕ, выход которого соединен с первым входом пятого элемента И, выход микрооперации конца работы блока выработки управляющих воздействий

l соединен с вторым входом останова блока синхронизации, третий выход которого соединен с первым входом синхронизации блока прерывания и пер- вым входом шестого элемента И, выход которого соединен с входом записи .блока оперативной памяти, выход микроопераций записи информации в регистр прерываний и регистр маски блока выработки управляющих воздействий соединен с входом разрешения записи информации блока прерываний, выход микрооперации записи в регистр выдачи информации блока выработки управляющих воздействий соединен с вторым входом третьего элемента И, выход микрооперации разрешения выдачи информации на шину. ввода-вывода устройства блока выработки управляющих воздействий соединен с управляющим входом второго шинного формирователя, выход регистра выда-. чи информации соединен с информационным входом второго шинного формирователя, выход которого соединен с вторым информационным входом мультиплексора и с шиной ввода-вывода устройства, шина ввода, устройства соединена с третьим информационным входом мультиплексора, выход которо- го соединен с информационным входом первого шинного формирователя, выход микрооперации счета счетчика адреса блока выработки управляющих воздействий соединен с первым входом седьмого элемента И, выход которого соединен со счетным входом счетчика адреса, выход микрооперации записи в счетчик адреса блока выработки управляющих воздействий соединен с первым входом восьмого элемента И, выход которого соединен с входом синхронизации счетчика адреса, четвертый выход блока синхронизации соединен с вторым входом синхронизации блока выработки управляющих воздействий, с первым входом четвертого элемента И, вторыми входами пятого, седьмого и восьмого элементов И, с вторым входом синхронизации блока прерываний, входом синхронизации регистра управления и вторым входом четвертого элемента И-НЕ, выход которого соединен с инверсным входом установки в 0" триггера разрешения, прямой выход которого соединен с выходом разрешения обмена устройства, выход первого разряда регистра управления соеди-, нен с входом признака подачи фиксированного адреса блока прерывания, вторым входом элемента ИЛИ-НЕ, входом выдачи фиксированного адреса бло. ка коммутаторов фиксированных адресов и входом второго элемента НЕ, выход которого соединен с входом выдачи адреса блока коммутаторов адресов, выход второго разряда регистра управления соединен с управляющим входом блока коммутаторов фиксированных адресов и вторым входом третьего элемента И-НЕ, выход которого соединен с инверсным входом установки в "1" триггера разрешения, выход наличия прерывания блока преры. вания соединен с вторым входом первого элемента И, выход микрооперации счета счетчика команд блока выработки управляющих воздействий соединен с третьим входом пятого элемента И и управляющим входом блока коммутаторов адресов, вход кода признака направления обмена устройства соединен с первым информацион.ным входом блока коммутаторов фик6073

115 сированных адресов, выход кода фиксированных адресов блока прерывания соединен со старшими разрядами второго информационного входа блока коммутаторов фиксированных адресов, выход микрооперации записи в счетчик команд блока выработки управляющих воздействий соединен с вторым входом четвертого элемента И, выходы микроопераций обращения к блоку постоянной памяти и блоку оперативной памяти блока выработки управляющих воздействий соединены соответственно с входом обращения постоянного запоминающего устройства и входом обращения оперативного запоминающего устройства, выход признака записи в оперативное запоминающее устройство выхода внутренних микроопераций блока выработки управляющих воздей-. ствий соединен с вторым входом тестого элемента И,. и входом записи информации в блоке оперативной. памяти блока прерываний, выход маскирующих разрядов которого соединен с входом старших разрядов информационного входа блока буферной памяти, выход микрооперации доступа к шине блока выработки управляющих воздействий соединен с управляющим входом первого шинного формирователя, вход требований прерываний и обменов устройства соединен с входом требований прерываний блока прерываний и третьим входом второго элемента И, вьвсод микрооперации управления мультиплексором блока выработки управляющих воздействий соедннен с управляющим входом мультиплексора, выход микрооперации записи информации в регистр блока буферной памяти блока выработки управляющих воздействий соединен с управляющим входом блока буферной памяти, выход блока коммутаторов адресов и выход блока коммутаторов фиксированных адресов соединены через шину адреса с входом блока постоянной памяти

Ф устройства, адресным входом блока оперативной памяти, входами младших разрядов информационного входа блока буферной памяти и группой адресных входов блока прерывания, выход . блока постоянной памяти, вход-выход блока оперативной памяти, выход первого шинного формирователя, вход-вы" ход данных устройства соединены через шину данных с информационным входом счетчика команд, информационным входом счетчика адреса, входом кода прерываний и входом кода маски блока прерываний, входом кода операции и входом типа абонента блока выработки управляющих воздействий и информационным входом регистра выдачи информации.

2.Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок выработки управляющих воздействий содержит блок памяти микрокоманд, регистр адреса, регистр микроопераций, коммутатор адреса, мультиплексор логических условий, первый и вто- рой коммутаторы микроапераций обращения, элемент И-НЕ, причем вход кода операции блока выработки управляющих воздействий соединен с первым информационным входом коммутатора адреса, выход которого соединен с информационным входом регистра адреса, выход регистра адреса соединен с входом блока памяти микрокоманд, выход признака разрешения фиксированного адреса которого соединен с выходом микрсоперации разрешения фиксированного адреса блока выработки управляющих воздействий, выход призна ка конца обмена блока памяти микро-, команд соединен с первым информационным входом регистра микроопераций, первый выход которого соединен с выходом микрооперации конца обмена блока выработки управляющих воздействий, выход признака включения триггера запрета блока памяти микрокоманд соединен с вторым информационным входом регистра микроопераций, второй выход которого соединен с выходом микрооперации включения триггера запрета блока выработки управляющих воздействий, выход признака конца команды блока памяти микрокоманд соединен с третьим информационным входом регистра микроопераций и выходом признака конца команды блока выработки управляющих воздействий, третий выход регистра микроопераций соединен с выходом микрооперации конца команды блока выработки управляющих воздействий и управляющим входом коммутатора адреса, выход признака блокировки продвижения счетчика команд блока памяти микрокоманд соединен с четвертым информационным входом регистра микроопераций, четвертый выход которого соединен с выходом микрооперации блокировки продвижения счетчика команд блока выработки управляющих

1156073 воздействий, выход микроопераций блока памяти микрокоманд соединен с двумя группами пятого информационного входа регистра микроопераций, первая группа выходов которого соединена с выходом внешних микроопераций блока выработки управляющих воздействий, вход логических условий которого соединен с первым информационным входом мультиплексора логических условий, выход кода логических условий блока .памяти микрокоманд соединен с управляющим входом мультиплексора логических условий, вход кода типа абонента блока выработки уйравляющих воздействий соединен с вторым информационным входом мультиплексора логических условий, выход модифицированного разряда адреса которого соединен с входом модифицированного разряда адреса второго информационного входа коммутатора адреса, выход модифицируе мого разряда адреса блока памяти микрокоманд соединен с третьим информационныи входом мультиплексора логических условий, выход немодифицируемых разрядов адреса, блока памяти микрокоманд соединен с входом немодифнцнруемых разрядов адреса второго информационного входа коммутатора адреса, первый вход синхронизации блока выработки управляющих воздействий соединен с входом синхронизации регистра адреса, первый и второй управляющие разряды входа логических условий блока выработки управляющих воздействий соединены с первым и вторым управляющими вхоИзобретение. относится к автома- тике и вычислительной технике и может найти применение при построении самопроверяемых вычислительных и управляющих устройств и систем по- 5 вышенной производительности.

Цель изобретения — увеличение быстродействия устройства путем реализации быстрых прерываний хода основной программы для двунаправленного обмена данными без обращения дами первого коммутатора микроопераций обращения, третий и четвертый управляющие разряды входа логических условий блока выработки управляющих воздействий соединены соответственно с первым и вторым управляющими входами второго коммутатора микроопераций обращения, пятый управляющий разряд входа логических условий блока выработки управляющих воздействий соединен с первым входом элемента И-НЕ, второй вход синхронизации блока выработки управляющих воздействий соединен с входом синхронизации регистра микэоопераций и вторым входом элемента И-НЕ, выход микрооперации первого обращения второй группы выходов регистра микроопераций соединен с первым информационным входом первого коммутатора микроопераций обращения и вторым информационным входом второго коммутатора микроопераций обращения, выход микрооперации второго обращения второй группы выходов регистра микро операций соединен с вторым информационным входом первого коммутатора микроопераций обращения и первым информационным входом второго коммутатора микроопераций обращения, выход микрооперации конца работы второй группы выходов регистра микроопераций соединен с третьим входом элемента И-НЕ, вторая группа выходов ре1истра микроопераций, выходы ,первого и второго коммутаторов микроопераций обращения и выход. элемента

И-HE образуют выход микроопераций блока выработки управляющих воздействий.

2 к подпрограммам обслуживания таких прерываний.

На фиг. 1 представленч функциональ.ная схема предлагаемого микропрограммного устройства управл ния; на фиг. 2 — то же, блока выработки управляющих воздействий; на Фиг. 3 то же, блока прерываний; на фиг. 4 то же, блока временного хранения, на фиг. 5 — то же, блока синхронизации; на фиг. 6 — то же, блока комму3 1156 таторов адресов;. на фиг.. 7 — то же, блока коммутаторов фиксированных адресов; на фиг. 8 — то же элемента И-ИЛИ.

Микропрограммное устройство управления (фиг. 1) содержит блок 1 постоянной памяти, блок 2 оперативной памяти, блок 3 выработки управляющих воздействий (БВУВ), блок 4 прерывания, блок 5 буферной памяти, блок 1р

6 синхронизации, счетчик 7 команд, счетчик 8 адреса оперативной памяти, регистр 9 выдачи информации, регистр

10 управления, блок 11 коммутаторов адресов, блок 12 коммутаторов фиксированных адресов, мультиплексор 13, триггер 14 запрета, триггер 15 разрешения, четвертый 16, пятый 17, восьмой 18, седьмой 19, шестой 20, третий 21, первый 22 и второй 23 эле- 20 менты И, первый 24, второй 25, четвертый 26, третий 27 элементы И- НЕ, первый 28 и второй 29 шинные формирователи, элемент ИЛИ 30, элемент .

ИЛИ-НЕ 31, первый 32 и второя 33- 25 элементы НЕ, шину 34 адреса, -шину 35 данных.

На фиг. 1 обозначены также: шина

36 ввода устройства, вход 37 логических условий устройства, вход 38 пуска устройства, вход 39 кода признака направления обмена устройства, вход 40 требований прерываний и обменов, шина 41 ввода-вывода устройства, шина 42 ввода-вывода данных, 35 выход 43 внешних микроопераций, выход

44 разрешения обмена, выход 45 конца обмена, выход 46 микрооперации разрешения фиксированного адреса блока 3 выработки управляющих воздействий, 4о выход 47 признака конца команды блока 3, выход 48 микрооперации включения триггера запрета блока .3, выход

49 микрооперации конец команды бло- ка 3, выход 50 микрооперации блоки- 4> ровки продвижения содержимого счетчика 7 команд блока 3, выход 51 внутренних микроопераций блока 3, содержащий выход 51.1 микрооперации конца- работы, четырехразрядный выход

51.2 микроопераций записи информации в регистр прерываний и регистр маски, выход 51.3 микрооперацин записи информации в регистр 9, выдачи информации, выход 51.4 микрооперации разрешения выдачи информации на шину 4 I ввода-вывода, выход 51.5 микрооперации счета счетчика 8, вы073 4 ход 51.6 микрооперации записи в счетчик 8, выход 51.7 микрооперации продвижения содержимого счетчика 7 команд, выход 51.8 микрооперации блокировки продвижения содержимого счетчика 7 команд, выход 51 ° 9 микрооперации записи в счетчик 7 команд, выход 51.10 микрооперации обращения к блоку 1, выход 51.11 микрооперации обращения к блоку 2, выход 51. 12 признака записи в оперативное запоминающее устройство, выход 51.13 микрооперацни доступа к шине 35 дан- ных, выход 51.14 двухразрядной микрооперации управления мультиплексором

13, выход 51.l5 микраоперации записи информации в регистр блока временного хранения, выход 52 кода фиксированных адресов блока 4 прерываний, группа 53 адресных входов, выход 54 маскирующих разрядов блока 4 прерываний; выход 55 наличия прерывания блока 4 прерывания, выход 56 блока 5, первый 57, второй 58, третий 59 и четвертый 60 выходы блока 6 синхронизации, выход 61 счетчика 7 команд, выход 62 счетчика 8 адреса блока 2, выход 63 первого разряда регистра

10 управления, выход 64 второго разряда регистра 10 управления, выход

65 шестого элемента И 20, выход 66 второго шинного формирователя 29, выход 67 первого элементЫ НЕ 32, выход 68 второго элемента HE 33, выход 69 шины 34 адреса младших разрядов инФормационного входа блока 5, вход 70 старших разрядов информационного входа блока 5, информационный вход 71 регистра 9 выдачи информации, вход 72 типа абонента блока 3, вход 73 кода операции блока 3, .вход

74 кода блока 4 прерываний, вход 75 кода маски блока 4 прерываний> информационный вход 76 счетчика 8, информационный вход 77 счетчика 7 ко- . манд, вход 78 требований обменов.

Вход 38 пуска устройства соединен с первым входом блока 6 синхронизации, Вход 37 логических условий устройства соединен с входом логических условнй блока 3, выход внешних микроопераций которого соединен с выходом

43 внешних микроопераций устройства.

Выход первого элемента И 22 соединен с первым входом элемента ИЛИ 30, выход которого соединен с первым информационным входом регистра 10 управления ° Выход второго элемента

1156073

И 23 соединен с вторым входом элемента ИЛИ 30 и вторым информационным входом регистра 10 управления.

Инверсный выход триггера 14 запрета соединен с первым входом второго элемента И 23. Выход третьего элемента И 21 соединен с входом синхронизации регистра 9 выдачи инфор— мации, выход четвертого элемента

И 16 соединен с входом синхронизации счетчика 7 команд. Выход пятого элемента И 17 соединен со счетным . входом счетчика 7 команд. Первый выход 57 блока 6 синхронизации соединен с первыми входами первого 24

15 и второго 25 элементов И-НЕ, первым входом третьего элемента И-НЕ 27, первым входом третьего элемента И 21 и входом синхронизации блока 5. Выход блока 5 соединен с первым информационным входом мультиплексора 13, выход которого соединен с информационным входом первого 28 шинного формирователя. Выход счетчика 7 команд соединен с первым информационным входом блока 11 коммутации адресов. Выход счетчика 8 соединен с вторЫм инФормационным входом блока 1 1 коммутаторов адресов. Выход 46 микрооперации разрешения фик- 30 сированного адреса блока 3 соеди— нен с третьим входом элемента ИЛИ.

Выход микрооперации конца обмена блока 3 соединен с первым входом четвер— того элемента И-НЕ 26 и выходом 45 конца обмена устройства. Второй выход 8, блока 6 синхронизации соединен с первым входом 58 синхронизации блока 3. Выход 47 признака конца команды блока 3 соединен с первым 4в входом первого элемента И 22 и вторым входом второго элемента И 23. Выход 48 микрооперации включения триггера запрета блока 3 соединен с вторым входом первого элемента р-НЕ 43

24, выход которого соединен с инверсным входом установки в "единицу" триггера 14 запрета. Выход 49 микрооперации "Конец команды" блока 3 соединен с вторым входом второго S0 элемента И-НЕ 25 и входом первого элемента НЕ 32. Выход первого элемента НЕ 32 соединен с входом выдачи фиксированного адреса блока 4 прерывания. Выход второго элемента И-HE

25 соединен с инверсным входом установки в "нуль" триггера 14 запрета, Выход 50 микрооперации блокировки продвижения счетчика команд блока

3 соединен с первым входом элемента ИЛИ-НЕ 31, выход которого соединен с первым входом пятого «элемента И 17. Выход 51.1 микрооперации

lf

Н

Конец работы выхода 51 внутренних микроопераций блока 3 соединен с вторым входом блока 6 синхронизации.

Третий выход 59 блока 6 синхронизации соединен с первым входом синхронизации блока 4 преры вания и первым входом шестого элемента И 20. Выход которого соединен с входом записи блока 2. Выход 51.2 микроопераций записи информации в регистр прерываний и регистр маски выхода 51 внутренних микроопераций блока 3 соединен с входом разрешения записи информагии блока 4 прерываний. Выход 51. 3 микрооперации записи информации в регистр выдачи информации выхода 51 внутрен— них микроопераций блока 3 соединен с вторым входом третьего элемента И 21, Выход 51.4 микрооперации разрешения выдачи информации на шину ввода-вывода устройства выхода 51 внутренних микроопераций блока 3 соединен с управляющим входом второго шинного формирователя 29. Выход регистра

9 выдачи информации соединен с информационным входом второго шинного формирователя 29, выход которого соединен с вторым инФормационным входом мультиплексора 13 и с шиной 41 ввода-вывода устройства. Нина ввода 36 устройства соединена с третьим информационным входом мультиплексора 13, выход которого соединен с информационным входом первого шинного формирователя 28. Выход .51.5 микрооперации счета счетчика 8 адреса оперативного запоминающего устройства выхода 51 внутренних микроопераций блока 3 соединен с первым входом седьмого элемента И 19, выход которого соединен со счетным входом счетчика 8 адреса оперативного запоминающего устройства. Выход 51.6 микрооперации записи в счетчик 8 выхода 51 внутренних микроопераций блока 3 соединен с первым входом восьмого элемента И 18, выход которого соединен с вхо ом синхронизации счетчика 8. Четвертый выход 60 блока 6 синхронизации соединен с вторым входом 60 синхронизации блока 3, с первым входом четвертого элемента

И 16, вторыми входами пятого 17, седьмого 19 и восьмого 18 элементов

И, с вторым входом синхронизации блока 4 прерываний, входом синхронизации регистра 10 управления и вторым входом четвертого элемента И-НЕ

26. Выход четвертого элемента И-НЕ

26 соединен с инверсным входом установки в "нуль" триггера 15 разрешения, прямой выход которого соединен с выходом 44 разрешения обмена устройства. Выход 63 первого разряда 1О регистра управления соединен с входом признака подачи фиксированного ,адреса блока 4 прерывания, вторым входом элемента ИЛИ-НЕ 31, входом выдачи фиксированного адреса блока 12 15 коммутаторов фиксированных адресов и входом второго элемента НЕ 33. . Выход 68 второго элемента HE 33 соединен с входом выдачи адреса.блока 11 коммутаторов адресов. Выход 20

64 второго разряда регистра 10 управления соединен с управляющим входом блока 12 коммутаторов Фиксированных адресов и вторым входом третьего элемента И-HE 27. Выход третьего 25 элемента И-НЕ 27 соединен с инверсным входом установки в "единицу" триггера 15 разрешения. Выход 65 наличия прерывания .блока 4 прерывания соединен с вторым входом первого элемента И 22. Выход 51.7 микрооперации продвижения счетчика команд выхода 51 внутренних микроопераций блока 3 соединен с третьим входом пятого элемента И 17 и управляющим входом блока 11 коммутаторов адре35 сов. Вход 39 кода признака направ.ления обмена устройства соединен с первым информационным входом блока

12 коммутаторов фиксированных адре- 4О сов. Выход 52 кода фиксированных адресов блока 4 прерывания соединен со старшими разрядами второго информационного блока 12 коммутаторов фиксированных адресов. Выход 51.9 микрооперации записи в счетчик команд выхода 51 внутренних микроопераций блока 3 соединен с вторым входом четвертого элемента И 16. Выходы

5i 10 н 51.11 микроопераций O6pameния к блоку I и блоку 2. выхода 51 внутренних микроопераций блока 3 соединены соответственно с входом обращения блока 1 постоянной памяти и входом обращения блока 2 опера55 тивного запоминающего устройства.

Выход 51 12 признака записи в оперативное запоминающее устройство

1156073 8 выхода 51 внутренних микроойераций блока 3 соединен с вторым входом шес того элемента И 20, младшим разрядом второго информационного входа блока

12 коммутаторов фиксированных адресов и входом записи информации в оперативном запоминающем устройстве блока 4 прерывания. Выход 54 маскирующих разрядов блока 4 прерывания соединен с входом 70 старших разрядов информационного входа блока 5.

Выход 51.13 микрооперации доступа к шине данных выхода 51 внутренних микроопераций блока 3 соединен с управляющим входом первого шинного формирователя 28. Вход 40 требований прерываний и обменов устройства соединен с входом требований прерываний блока 4 прерываний и третьим входом второго элемента И 23 ° Выход ,51.14 двухразрядной мнкрооперации управления мультиплексором выхода 51 внутренних микроопераций блока 3 соединен с управляющим входом мультиплексора 13. Выход 51. 15 микрооперации записи информации в регистр блока временного хранения выхода 51 внутренних микроопераций блока 3 соединен с управляющим входом блока

5 временного хранения. Выход блока

1! коммутаторов адресов и выход блока 12 коммутаторов фиксированных адресов соединены через шину 34 адреса с входом блока 1, адресным входом блока, 2, входами младших разрядов информационного входа блока 5 хранения и группой 53 адресных входов блока 4 прерывания.

Выход постоянного запоминающего устройства 1, вход-выход оперативного запоминающего устройства 2, выход первого шинного формирователя

28, вход-выход 42 данных устройства соединены через шину 35 данных с информационным входом счетчика 7 команд, информационным входом счетчика 8 адреса оперативного запоминающего устройства, входом 74 кода прерываний и входом 75 кода маски блока 4 прерываний, входом 73 кода операции и входом 72 типа абонента блока 3 и информационным входом 71 регистра 9 выдачи информации.

Блок 3 выработки управляющих воздействий (фиг. 2) содержгт блок

?9 памяти микрокоманд, регистр 80 адреса, регистр 81 микроопераций, коммутатор 82 адреса, первый ком9 1156 мутатор 83 микроопераций обращения, второн коммутатор 84 микроопераций обращения, мультиплексор 85 логических условий, элемент И-HE 86.

На фиг. 2 обозначены также: первая 87.1 и вторая 87.2 группы выходов микроопераций блока 79 памяти микрокоманд, выход 88 кода логических условий, выход 89 немодифицируемых разрядов и выход 90 .модифи- 10 цируемого разряда адреса блока 79 памяти микрокоманд, выход 91 модифицированного разряда адреса мультиплексора 85 логических условий, вторая группа выходов 92. 1-92 л ре- 15 гистра 8l микроопераций, выход 93 микрооперации обращения к блоку 1, выход 94 микрооперации обращения к блоку 2, выход 95 микрооперации

"Конец работы", первый 96, второй 3)

97, третий 98, четвертый 99 и пятый 100 управляющие разряды входа 37 логических условий.

Вход 73 кода операции блока 3 соединен с первым информационным вхо-25 дом коммутатора 82 адреса. Выход коммутатора 82 адреса соединен с ин- . формационным входом регистра 80 адреса. Выход регистра 80 адреса соединен с входом блока 79,памяти микрокоманд, выход .признака разрешения фиксированного адреса которого соединен с выходом 46 микрооперации разрешения фиксированного адреса блока 3. Выход признака конца обмена блока 79 памяти микрокоманд соединен с первым информационным входом регистра 81 микрокоманд. Первый выход регистра 81 микроопераций соединен с выходом 45 микрооперации конца обмена блока 3. Выход признака вклю40 чения триггера запрета блока 79 памяти микрокоманд соединен с вторым информационным входом регистра 81 микроопераций, второй выход которого соединен с выходом 48 микрооперации

45 включения триггера запрета блока 3.

Выход признака конца команды блока

79 памяти микрокоманд соединен с третьим информационным входом регистра 81 микроопераций и выходом 47 приз

50 нака конца команды блока 3. Третий выход регистра 81 микроопераций соединен с выходом 49 микрооперацни конца команды блока 3 и управляющим вхо дом коммутатора 82 адреса. Выход приз

55 нака блокировки продвижения счетчика команд блока 79 памяти микрокоманд

073 l0 соединен с четвертым информационным входом регистра 81 микроопераций, четвертыь выход которого соединен с выходом 50 микрооперации блокировки продвижения счетчика команд блока 3.

Выход микроопераций блока 79 памяти микрокоманд соединен с двумя группами 87.1 и 87.2 пятого информационного входа регистра 81 микроопераций.

Первая группа выходов регистра 81 микроопераций соединена с выходом 43 внешних микроопераций блока 3. Выход

37 логических условий блока 3 соединен с первым информационным входом мультиплексора 85 логических условий.

Выход 88 кода логических условий блока 79 памяти микрокоманд соединен с управляющим входом мультиплексора

85 логических условий. Вход 72 кода типа абонента блока 3 соединен с вторым информационным входом мульти— плексора 85 логических условий. Выход 91 модифицированного разряда адреса мультиплексора 85 соединен с входом модифицируемого разряда адреса второго информационного входа коммутатора 82 адреса. Выход 90 мо-. дифицируемого разряда адреса выхода, 89 блока 79 памяти микрокоманд соединен с третьим информационным входом мультиплексора 85 логических условий.

Выход немодифицируемых разрядов адреса выхода 89 блока 79 памяти микрокоманд соединен с входом немодифицируемых разрядов адреса второго информационного входа коммутатора 82 адреса. Первый вход 58 сиихронизации блока 3 соединен с входом синхронизации регистра 80 адреса. Первый

96 и второй 97 управляющие разряды входа 37 логических условий блока 3 соединены соответственно с первым и вторым управляющими входами первого коммутатора 83 микроопераций обра.щения. Третий 98 и четвертый 99 управ ляющие разряды входа 37 логических условий блока 3 соединены соответственно с первым и вторым управляющими входами второго коммутатора 84 микроопераций обращения. Пятый 100 управляющий разряд входа 37 логических условий блока 3 соединен с первым входом элемента A-ÍÅ 86. Второй вход 60 синхронизации блока 3 соединен.с входом синхронизации регистра 81 микроопераций и вторым входом элемента И-НЕ 86, выход микрооперации первого обращения второй

I) 1,56 группы 92 выходов регистра 81 микроопераций соединен с первым информационным входом первого коммутатора

83 микроопераций обращения и вторым информационным входом второго комму" татора 84 микроопераций обращения.

Выход микрооперации второго обращения второй группы 92 выходов регистра

81 микроопераций соединен с вторым информационным входом первого коммутатора 83 микроопераций обращения и первым информационным входом второго коммутатора 84 микрооперации обращения. Выход микрооперации конца .работы второй группы 92 входов регистра 81 микроопераций соединен с третьим входом элемента И-HF 86.

Вторая группа 92 выходов регистра

81 микроопераций, выходы 83 и 84 первого и второго коммутаторов микро операций обращения и выход элемента

И-HE 86 образуют выход 51 внутренних микроопераций блока 3. При этом выходы 92 регистра 81 микроопераций и выходы 93, 94 и 95 соответственно первого и второго коммутаторов 83 и 84 микроопераций обращения и элемента И-НЕ 86 соответствуют выходам 51 блока 3 следующим образом.

Выходу 51.1 блока 3 соответствует ны-З ход 95 элемента И-HE 86, выходу 51.2 блока 3 — выходы 91.1-92,4 регистра 81 микроопераций, выходам 51.3 и

51.4 блока 3 — выходы 92.5 и 92,6 ре— гистра 81 микроопераций, выходам

51.5 и 51.6 блока 3 — выходы 92.7 и

92,8 регистра 81 микроопераций, выходам 51.7 и 51.9 блока 3 — выходы

92,9 и 92; 10 регистра 81 микроопераций, выходу 51.10 блока 3 — выход

93 первого коммутатора 83 микроопераций обращения, выходу 51.11 блока

3 — выход 94 второго коммутатора 84 микроопераций обращения, Рыходу 51.12 блока 3 — выход 92.11 регистра 81 микроопераций, выходу 51.13 блока 3

45 выход 92, 12 регистра 81 микрооперацнй, выходу 51.14 блока 3 — выходы 92, 13 и

92.14 регистра 81 микроопераций, . выходу 51. 15 блока 3 — выход 92. 15 регистра 81 микроопераций.

Блок 4 прерывания (фиг. 3) содержит регистр 101 прерывания, регистр

102 маски, регистр 103 фиксирован— ного адреса, дешифратор 104, первый . элемент И-ИЛИ 105, второй элемент

5S

И-ИЛИ 106, первый элемент И 107, второй элемент И 108, пятый элемент

073 !2

И 109, четвертый элемент И 110, тре" тий элемент И 111, первый 112, второй

113, шестой 114, пятый 115, четвертый 116, третий 117 элемент И-НЕ, элемент НЕ 1 18.

На фиг. 3 обозначены также выход

119 третьего элемента И 111, первый

t20, второй 121, третий 122 выходы регистра 102 маски, первый 123, второй 124, третий 125 и четвертый

126 выходы регистра 103 фиксированного адреса, второй 127 и третий 128 входы первого элемента И-ИЛИ

105, второй 129 и третий 130 входы второго элемента И-ИЛИ 106, выход 131 пятого 1.09 и выход 132 четвертого

110 элементов И.

Вход 40 требований прерывания блока 4 прерываний соединен с инверсными входами установки в "единицу" триггеров регистра 101 прерываний. Первый выход регистра 101 прерываний соединен с входом элемента

НЕ 1 18. Выход элемента НЕ 118 соединен с первым входом первого элемента И 107, первыми входами пер-, вого 112, второго 113 и третьего 117 элементов И-НЕ. Второй выход регистра 101 прерываний соединен с вторым входом первого элемента И-НЕ 112, выход которого соединен с вторым входом первого элемента И 107, вторым входом второго элемента И-HE 113, вторым входом третьего элемента

И-НЕ 117 и первым входом четвертого элемента И-НЕ 116. Третий выход регистра 101 прерываний соединен с третьим входом второго элемента И-НЕ

113 выход которого соединен с третьим входом третьего элемента

И-НЕ 117, первым входом пятого элемента И-НЕ 115 и первым входом шестого элемента И-НЕ 114. Выход шестого элемента И-НЕ 114 соединен с четвертым входом третьего элемента, И-HE 117, вторым входом четвертого элемента И-НЕ 116 и вторым входом пятого элемента И-НЕ 115. Выход пер- . вого элемента И 107 соединен с вторым входом шестого элемента И-НЕ

114. Четвертый выход регистра 101 прерываний соединен с третьим входом шестого элемента И-HE 114. Вход 63 признака подачи фиксированного адреса блока 4 прерывания соединен с первым входом второго элемента.И 108, выход которого соединен с первым информационным входом регистра 103 фикси13 11560 рованного адреса. Выход пятого эльмеR та И-НЕ I15 соединен с вторым информационным входом регистра 103 фиксированного адреса. Выход четвертого ;кмента И-НЕ 1l6 соединен с третьим информационным входом регистра l03 фиксированного адреса. Выход третьего элемента И-НЕ !17 соединен с четвертым информационным входом регистра 103 фиксированного адреса. Пер- 10 вый вход 59 синхронизации блока 4 прерывания соединен с первыми входами первого 105 и второго 106 элементов И-ИЛИ и третьего элементов

И 111. Выход 119 третьеФ о элемен- 15 та И 111 соединен с входом синхронизации дешифратора 104. Инверсные выходы дешифратора 104 соединены с инверсными входами установки в

"нуль" триггера 101 прерываний. Вход 2О

74 кода прерываний блока прерываний соединен с информационным входом регистра 101 прерываний. Выхоц первого элемента И-ИЛИ 105 соецинен с входом синхронизации регистра 101 прерываний. Вход 75 кода маски блока (4 прерываний соединен с информационным входом регистра 102 маски. Первый выход 120 регистра 1,2 маски соединен с третьим входом первого элемента И-HE 112. Второй выход 121 регистра 102 маски соепинен.с четвертым входом второго элемента И-HE

11.3. Третий выход 122 регистра 102 маски соединен с четвертым входом шестого элемента И-НЕ 114. Второй

35 вход 60 синхронизации блока 4 прерывания соединен с входом синхронизации регистра 103 фиксированного адреса. Врсод 51. 12 записи. информации . в оперативном запоминающем устройстве блока 4 прерывания соединен с вторым входом второго элемента И 108.

Первый выход 123 регистра 103 фикси рованного адреса соединен с вторым входом третьего элемента И 111. Второй выход 124 регистра 103 фиксированного адреса соединен с первым входом дешифратора 104 и первым входом четвертого элемента И 110. Третий выход 125 регистра !03 фиксированного адреса соединен с вторым входом дешифратора 104 и первым входом пятого элемента И !09. Четвертый выход 126 регистра 103 фиксированного

55 адреса соединен с выходом 55 наличия прерывания блока 4 прерывания °

Вход 67 выдачи фиксированного адре73 14 са блока 4 прерывания соединен с вторыми входами четвертого 110 и пятого 109 эл ментов И, вью оды которых совместно с четвертым выходом 126 регистра 103 фиксированного адреса образуют выход 52 кода фиксирован-ных адресов блока 4 прерывания.

Вход 51.2 разрешения записи информации блока 4 прерывания соответствующими разрядами соединены с . вторыми входами первого 105 и второго 106 элементов И-ИЛИ. Соответствующие разряды группы 53 адресных входов блока 4 прерывания соединены с третьими входами. первого 105 и второго 106 элементов И-ИЛИ. Выход второго элемента И-ИЛИ 106 соединен с входом синхронизации регистра 102 маски. Выходы регистра 102 маски образуют выход маскирующих разрядов блока 4 прерывания.

Блок 5 временного хранения (фиг.4) содержит регистр 133 и элемент И 134, Иладшие 69 и старшие 70 разряды информационного входа блока 5 временного хранения соединены с информационным входом регистра 133. Управляющий вход 51.15 блока 5 временного хранения соединен с первым входом элемента И 134. Вход 57 синхронизации блока

5 временного хранения соединен с вторым входом элемента И 134. Выход элемента И 134 соединен с входом синхронизации регистра 133. Выход регистра 133 соединен с выходом 56 блока

5 временного хранения.

Блок 6 синхронизации (фиг. 5) содержит генератор 135 тактовых импульсов и триггер 136 пуска. Первый вход блока 6 синхронизации соединен с входом установки в "единицу" триггера 136 пуска. Прямой выход триггера

136 пуска соединен с управляющим вхо. дом генератора 135 тактовых импульсов ° Второй вход блока 6 синхронизации соединен с входом установки в

"нуль" триггера 136 пуска. Первый— четвертый выходы генератора 135 тактовых импульсов соединены соответственно с первым 57, вторым 58, третьим

59 и четвертым 60 выходами блока 6 синхронизации.

Блок 11 коммутаторов адресов (фиг. 6) содержит группу 137.коммутаторов адресов и шинный формирователь 138. Первый информационный вход 61 блока 1 коммутаторов адресов соединен с первым информационным

55!

5 1156 с входом группы 137 коммутаторов.

Управляющий вход 51.7 блока 11 коммутаторов адресов соединен с управляющим входом группы 137 коммута торов. Второй информационный вход 62 блока 11 коммутаторов адресов соединен с вторым информационным входом группы 137 коммутаторов.. Выход группы 137 коммутаторов соединен с информационным входом шинного формирователя 138. Вход 68 выдачи адреса блока 11 коммутаторов адресов соединен с управляющим входом шинного формирователя 138, выход которого соеди.нен с выходом блока 11 коммутаторов адресов.

Блок 12 коммутаторов фиксированных адресов (фиг. 7) содержит группу

139 коммутаторов, генератор !40 нуля и шинный формирователь 141. Первый информационный вход 39 блока 12 коммутаторов фиксирбванных адресов соединен с входами младших разрядов первого информационного входа группы 139 коммутаторов. Второй информационный вход 52 блока 12 коммутаторов фиксированных адресов соединен с входами младших разрядов вто.рого информационного входа группы

139 коммутаторов. Выход генерато ра 140 нуля соединен с входами старших разрядов первого и второго информационных входов группы 139 коммутаторов. Управляющий вход 64 блока

12 коммутаторов фиксированных адресов соединен с управляющим входом

35 группы 139 коммутаторов, выход которой соединен с информационным входом шинного формирователя 141.

Вход 63 выдачи фиксированного ад1 40 реса. блока 12 коммутаторов фиксированных адресов соединен с. управляющим входом шинного формирователя

14 1. Выход шинного формирователя 14 1 соединен с выходом блока коммутато!

5 ров фиксированных адресов.

Элемент И-ИЛИ 105 (106) (фиг. 8) блока 4 прерывания содержит два элемента И 142 и 143 и элемент ИЛИ 144, Второй вход 127 (129) элемента

И-ИЛИ 105 (106) одним разрядом 145 подключен к первому входу первого элемента И 142, а другим разрядом

146 — к первому входу второго элемента И 143. Третий вход 128 (130) элемента И-ИЛИ 105 (106) подключен к второму входу первого элемента И

142 ° Первый вход элементов И-ИЛИ

073 16

105 и 106 соединен с третьим входом первого элемента И !42 и с вторым входом второго элемента И 143. Выходы элементов И 142 и 143 соединены с входами элемента ИЛИ 144, являющегося выходс.- элементов И-ИЛИ

105 (106).

Рассмотрим назначение элементов микропрограммного устройства управления (фиг. 1).

Блок .1 постоянной памяти пред-. назначен для хранения кодов операций. команд, адресов и констант.

Блок 2 оперативной памяти предназначен для хранения команд и адресов при тестировании данных, констант.

Блск 3 выработки управляющих воздействий предназначен для выработки воздействий по управлению как внешними устройствами, например оперативными блоками (при выдаче внешних микроопераций на выход 43), так и по управлению самим микропрограммным устройством в различных режимах функционирования (выдача внутренних

:микроопераций на выходы 46 — 51).

Блок 4 прерываний предназначен для организации выхода на прерывание путем выдачи фиксированного адреса для выработки микропрограммы в зависимости от поступившего запроса на прерывание и кода маски, осуществляющего маскирование определенных разрядов кода прерываний.

Блок 5 буферной памяти предназначен для хранения старого слова состояния программы при обработке прерывания, а также хранения состояния счетчика 8 адреса ОЗУ и регистра 102 маски при приеме информации от абонента.

Блок 6 синхронизации предназначен для синхронизации работы устройства.

Счетчик 7 команд предназначен для задания кода адреса при выборке информации из постоянного запоминающего устройства и организации последовательного хода программы.

Счетчик 8 адреса блока 1 оперативной памяти предназначен для задания кода адреса при выборке ннформацпи из блока 2 и модпфпкацпи этого адреса увелпченпем го на единицу при необходимости.

Регистр 9 выдачи информации предназначен для хранения информации при выдаче ее абоненту.

17

18

1 15607 1

Регистр 10 управления представляет собой двухразрядный регистр и предназначен для управления блоками

i 1 и t2 коммутаторов, блоком 4 прерывания, счетчиком 7 команд и триггером 15 разрешения в различных режимах функционирования устройства.

Блок 11 коммутаторов, адресов управляет прохождением адресов с выходов счетчика 7 команд и счетчика 8 на шину 34 адреса гри выборке информации из блоков 1 и 2 или записи информации в блок 2 в зависимости от режима работы устройства.

Блок 12 коммутаторов фиксированных адресов предназначен для передачи фиксированного адреса на шину 34 адреса для чтения (записи) нового (старого) слова состояния программы при прерывании или чтения информации по фиксированному адресу при обмене .информацией с абонентом.

Мультиплексор 13 осуществляет передачу информации через первый шинный формирователь 28 элементов на шину 35 данных инФормации с выхода

56 блока 5 или с входа 36, или с входа †выхо 41 в зависимости от управляющего кода.

Триггер 14 запрета предназначен для исключения повторного обслужи(: вания абонента по запросу.

Триггер 15 разрешения предназначен для формирования сигнала, разрешающего обмен информацией (поступление информации на входы 36 и 41).

Четвертый элемент И tÜ по четвертому тактовому импульсу разрешает запись информации в счетчик 7 команд при наличии микрооперации 51.9 записи в счетчик команд.

Пятый элемент И !7 по четвертому тактовому импульсу разрешает уве личение содержимого счетчика 7 команд на единицу при наличии микроопераций 51.7 счета (подвижения) команд и отсутствия микрооперации 51.8 блокировки продвижения счетчика команд.

Восьмой элемент И 18 разрешает по четвертому тактовому импульсу и микрооперации 51.6 записи в счетчик

8 запись информации в счетчик 8 адреса ОЗУ с шины 35 данных.

Седьмой элемент И 19 по четвертому тактовому импульсу и микрооперации 5t.5 счета счетчика 8 разрешает увеличение содержимого счетчика 8 на единицу.

Шестой элемент И 20 разрешает запись информации в блок 2.

Третии элемент И 21 предназначен для управления записью информации в регистр 9 выдачи информации по первому тактовому импульсу, Первый 22 и второй 23 элементы

И совместно с элементом ИЛИ 30 обес1О печивают запись управляющих сигналов, в регистр 10 управления.

Первый 24 и второй 25 элементы

И-HE предназначены для управлений триггером 14 запрета.

Четвертый 26 и третий 27 элементы И-HE управляют триггером t5 разрешения.

Первый 28 и второй 29 шинные формирователи предназначены для осуществления подключения выхода мультиплексора 13 на шину 35 данных и выхода регистра 9 выдачи информации на вход-выход 41 устройства.

Элемент ИЛИ 30 предназначен для сборки сигналов по управлению первым разрядом регистра 10 управления в различных режимах работы.

Элемент ИЛИ-HE 31 предназначен для формирования микрооперации 51 ° 8 блокировки продвижения счетчика команд.

Первый элемент НЕ 32 запрещает выдачу двух разрядов фиксированного адреса из блока 4 прерывания в кон=

35 це последней команды программы. после которой происходит прерывание, для формирования единственного фик1 сированного адреса блока 1, хранящего код операции микропрограммы выхо40 да па прерывание.

° ° ° °

Второй элемент HE 33 управляет выдачей адреса через блок 11 коммутаторов адресов на шину 34 адреса.

Вход 36 предназначен для поступд ления информации от абонента.

Вход 37 предназначен для поступления входов логических условий,например, от операционного устройства процессора, а также управляющих сигgO налов по органиэации работы устройства.

Вход 38 пуска предназначен для подачи на его вход сигнала, осущеЫ ствляющего инициализацию работы микро программного устройства управления.

Вход 39 предназначен для поступления кода, определяющего направление!

9 1156073 20 обмена информацией с абонентом (ли- ботки микрооперации обращения к бо прием информации от абонента, блоку 2 в зависимости от сигналов с либо выдачу абоненту информации) . выходов 92. 16 и 92. 17 регистра 81

Вход 40 предназначен для поступ- микроопераций и управляющих сигналов ления требований. прерываний.и запро — с входа 37 устройства. са на обмен информацией с абонентом. Мультиплексор 85 логических усло"

Вход-выход 41 предназначен для пос вий предназначен для формирования тупления управляющего слова, опре- значения модифицированного разряда деляющего поступление информации от адреса очередной микрокоманды, постуабонента, а также для выдачи инфор- 10 пающего на вход 80 мультиплексора .мационных слов абоненту при обмене 85, которбш реализует следующую лоинформацией. гическую функцию

Вход-выход 42 данных преднаэна- + +X3Z +...+ 2 х1 э 2." !1 1с чен для занесения через данную шину информации в блок 2, а также выхода у, — выходной сигнал мультииэ блока 2 информации на внешние цлексора 85, устройства, например операционный х, — код с выхода 88 блока 79 блок. памяти микрокоманд, раэВыход 43 предназначен для вывода решающий прохождение из блока 3 внешних микроопераций для 20 модифицируемого адрес ноуправления внешними устройствами, наго разряда с входа 90 пример операционным блоком. на выход 91 мультиплекВыход 44 предназначен для форми- сора 85 без изменений; ройания сигнала на разрешение обме- х2, . „ „ кОды предопределяющие на информацией с абонентом. 25 прохождение на выход

Выход 45 предназначен для формиро мультиплексора 85 одного вания сигнала конца обмена информаиэ сигналов логических цией. услОвий Z, z, .- zn

Функциональное назначение элеменс входов 37 и .72 блока 3.. тов блока 3 выработки. управляющих Элементы И-НЕ 86 предназначен для

I ° воздействий.(фиг. 2). формирования микрооперации Конец

It

Блок 79 памя и микрокоманд пред- Работы с целью пРекРащениЯ фУикционазначен для хранения микрокоманд нирования устройства после выполнения множества микропрограмм. программы.

Регистр 80 адреса предназначен ФУнкциональное назначение элемендля хранения кода адреса, по которо» тов блока 4 прерывания (фиг. 4).

35 у будет осуществлена выборка микро- . РегистР 101 прерывания предназнакоманды из блока 79 памяти микро- чен для хранения кода прерывания. команд.

Регистр 102 предназначен для хра&егистр 81 микроопераций преднения кода маски. назначен для хранения операционной

40 Регистр 103 фиксированного адреса части микрокоманды. предназначен для хранения фиксироКОммутатор 82 адреса предназначен ванного аДРеса, обРазУемого в эавидля задания, во-первых, начальнбго симости от источника, требующего преадреса микропрограммы путем коммута- РываниЯ, и кода маски. Регистр 103 ции кода операции с входа 73 блока

45 фиксированного адреса хранит коды

3 и, во-вторых, для коммутации адисточников прерывания."

I l I I реса очередной микрокоманды в про- 100 — прерывание от 0 -источника;

11 И цессе выполнения микропрограммы.

101 — прерывание от 1 -источника;

Первый коммутатор 83 микроопера- !10 — прерывание от "2"-источника!

50 1 Ф I I I I ции обращения предназначен для вы111 — прерывание от 3 -источника. работки икрооперации обращения к На выходе 123 Регистра 103 формиблоку 1 в зависимости от управляющей руе ся сигнал, разрешающий исклюсигналов с входа 37 устройства и чение обРаботанного источника пРеРысигналов с выходов 92.16 и 92.17 ре-. гистра 81 микроопераций. . Элемент НЕ 118, первый 112, вто5S рой 113, третий 117, четвертый 116, Второй коммутатор 84 микроопера- пятый 15, шестой 116 элементы И-НЕ ции обращения предназначен для выРа- и первый элемент И 107 образуют прио22

ПРодолжение табл..! 1

2! 11 ритетный шифратор, определяннций номер источника прерывания, а также сигнал наличия прерывания.

Функционирование данного приоритетного шифратора можно представить в виде табл. 1.

56073

Состояннс регистра приоритета

S с учетом регистра маски

Состояние выходов приоритетного шифратора — выходов элементов И-НЕ

1 ) "О" "!" "2" "3"

17 !15 !!6

Таблица 1

10 1 О О О 1 0 О

1 О О 1 О 0

1 О 1 О 1 О 0

1 О 1 О 1 0 О

1 1 О О 1 О О

Состояние регистра приоритета с учетом регистра маски

Состояние выходов приоритетного шифратора — выходов элементов И-НЕ 11

117 115 116

"О" "1" "2" "3"

О О О О

О О О

1 О 0

О О О 1

1 1 1

1 1 1 О 1 О О

О О 1 О

1 1 О

1 1 1 . О О

1 1

О О 1 1 1 1 О

Наличие единицы в разряде "О" озна чает наличие прерывания от "p"-го источника. Наличие единицы в 1-м

О 1 О (i = 1,3) разряде соответствует требованию прерывания от 3-ro (2-ro, 0 1 1 30 1-го) источника, разрешенного соответствующим разрядом регистра маски, 0 1 т.е.

I разряда "!" ;-го разряда Л "!, -го р р д таблицы регистра регистра прерываний маски и 105 и орои 106 элементы 1егистр

И-ИЛИ предназначены для разрешения временного хранения содержимого ! записи кодов прерываний и маски с счетчика 7 микрокоманд и регистра 102

74 и 75 шины 35 данных соот- маски, составляющих слово состояния ветственно,в Регистр 101 прерываний программы или счетчика 8 адреса бло"

40 В и регистр 102 маски. ка 2.

Второй элемент И 108 и третий эле- Элемент И 134 разрешает запись мент И 111 предназначены для осуществ информации в регистр 133. ления управления сбросом источников Назначение элементов блока 6 синпРеРываний. после выхода на их об- 45 хрониза ии (фиг. 5)

-служивание. Генератор 135 тактовых импульсов

Дешифратор 104 осуществляют де« предназначен для синхронизации рашифрацию кода запроса, от которого боты устройства. На выходах 57-60 постУпиЛо требование на ПРеРывание формируются первый — четвертый так-. для его исключения. 5о товые импульсы.

ПЯт и 109 и четвертый 110 элемен- Триггер 136 пуска предназначен ты И предназначены для разрешения вы- . для запуска генератора 35, вклюдачи двух разрядов фиксированного чение которого происходит по сигналу адр са всегДа кроме момента кон- пуска с входа 38 устройства, а выпосле которой происходит 55 ключение — по сигналу конца работы прерывание программы. с выхода 51.1 блока 3.

Назначение функциональных элемен- Назначение элементов блока 11 тов, блока 5 бУфеРной памЯти (фиг. 4) коммутаторов адресов (фиг. 6).

О 1 О

1 О 1

О 1 О

1 1 О

23 1156073 24 Микропрограммное устройство управления начинает функционировать после подачи на вход 38 устройства (фиг. 1) сигнала пуска. Этот сигнал поступает на первый вход блока 6 синхронизации (фиг. 5) и устанавливает триггер 136 пуска в единичное состояние. Тем самым на управляющий ловиями, поступающими на вход 37 устройства.

Если очередная микрокоманда является микрокомандой линейной последовательности, то модификация модиГруппа 137 коммутаторов адресов вход генератора 135 тактовых импульпредназначена для коммутации в зави- сов поступает сигнал, разрешающий симости от сигнала на управляющем вхо генерацию тактовых импульсов с выде 51.7 адресов либо с входа 61, ходов 57 — 60 блока 6 синхронизации. либо с входа 62 через группу линей- g Так как в исходном состоянии с выхоный формирователь 138 на шину 34 ад- да 51 внутренних микроопераций блореса. ка 3 поступает микрооперация обраШинный формирователь 138 предназ- щения к блоку 1, то на шине 35 данных начен для развязки выхода группы будет находиться код операции пер137 коммутаторов от выходов группы 10 вой команды программы из нулевой ячей139 коммутаторов (фиг. 7). ки блока 1. Данный код операции с

Назначение элементов блока 12 выхода 73 шины 35 данных поступает на коммутаторов фиксированных адресов вход кода операции блока 3 (фиг. 2). (фиг. 7). Код операции (адрес первой микроГруппа 139 коммутаторов в эави- 15 команды микропрограммы) поступает симости от сигнала на управляющем через коммутатор 82 адреса на информа-. входе 64 осуществляют коммутацию ционный вход регистра 80 адреса. адреса либо с первого 39 иншормацион- С приходом тактового импульса с ного входа, либо с второго 52 ин- . второго выхода блока 6 сйнхронизаформационного входа через шинный фор- 20 ции на вход 58 синхронизации блока мирователь 141 на шину 34 адреса. 3 произойдет выборка первой микроНаэна аэначение шинного формирователя команды из блока 79 памяти микроко141 анало

1 аналогично формирователю 138. манд по адресу, записанному в региГенератор 140 нуля предназначен стре 80 адреса. Из. блока 79 памяти для выработки постоянного нулевого 5 микрокоманд с приходом очередного уровня сигнала с последующим допол- тактового импульса последовательнос-. нением им старших разрядов фикси- ти с четвертого выхода 60 блока 6 рованных адресов, поступающих с вхо- синхронизации информация поступит дов и 5 коммутатора 12 фиксиро- в регистр 81 микроопераций и с его ов 39 и 52 ванных адресов. выхода на выход 43 устройства для упРабота мик оп ог кропрограммного устрой- равления операционными устройствами, ства управления возможна в одном из например операционным блоком, а также пяти ремимов, а именно при обработ- с выходов 46-51 блока 3 для управлеке обычных команд, при.обработке пре- ния работой самого устройства. С рывания и выходе из него; при приеме выходов 46-51 блока 3 выдаются микроинформации от абонента; при выда.операции в соответствии с алгоритмом че информации абоненту; при само- исполняемых устройством команд, при проверках. этом одна иэ них, поступив на вход

Работа устройства при обработке пятого элемента И 17, по четвертому обычяых команд. тактовому импульсу с выхода 60 блока

В исходном состоЯнии элементы 6 синхронизации синхронизации разрешит увеличение памяти устройства, за исключением счетчика 7 коман ка команд на единицу. Тем триггеров регистра 81 микроопера- мым удет с ормирован код операций блока 3, обеспечивающих форми- ции очередной команды. При выполнерование сигналов "Конец команды" на выходе 49 блока 3, обращение к вплоть до последнего, признак конца блоку 1 на выходе 51.10 блока, разре" команды будет отсут оманды удет отсутствовать и адрес шение продвикения счетчика команд очередной микрокоманды будет полна выходе 51.7 блока 3, находятся в ностью определяться кодом логических исходном (нулевом состоянии) . условий с выхода 88 б

50 выхода лока 79 памяти микрокоманд, модифицируемыи и немодифицируемым разрядами адреса с выхода 89 блока 79 логическими ус11560

При выдаче последней микрокоманды микропрограммы выдается микрооперация "Конец команды" на выходе 49 40 блока 3, которая разрешает поступление очередного кода операции с выхода блока 1 через шину 35 данных через коммутатор 82 адреса на информационный вход регистра 80. Код 45 операции с выхода блока 1 будет выдан по адресу, находящемуся в счетчике

7 команд. Так как регистр 10 управления находится в нулевом состоянии

I то сигнал с выхода 63 через элемент 50

НЕ 33 поступает на вход 68 подачи адреса блока 11 коммутаторов адресов (фиг. 6). Этот сигнал поступает на управляющий вход шинного формирователя 138, разрешает прохождение адре- sS са с выхода 61 счетчика 7 команд через группу 137 коммутаторов адре° сов и шинный формирователь 138 блока

25 фицируемого разряда адреса кодом логических условий на мультиплексоре 85 не происходит. Код адреса очередной микрокоманды через коммутатор

82 адреса поступает на информационный вход регистра 80 адреса. В следующем цикле работы устройства по приходу второго тактового импульса с выхода 58 блока 6 синхронизации происходит запись адреса в регистр

80 адреса и выборка по этому адресу информации из блока 79 памяти микрокоманд. Четвертый тактовый импульс цикла работы с выхода 60 блока 6 синхронизации поступает на вход синхронизации регистра 81 микроопеуаций

Информация с выхода блока 79 памяти микрокоманд заносится в регистр 81 микроопераций и с его выхода посту— пает на выходы 43,46-51 блока 3. 2О

Если очередная микрокоманда является .микрокомандой ветвления, то при единичном значении проверяемого логического условия произойдет модификация модифицируемого разряда адреса на мультиплексоре 85. Этот разряд адреса с выхода 91 мультиплексора поступит на вход коммутатора 82 адреса. Полученный адрес микрокоманды по второму тактовому импульсу очеред30 ного цикла работы устройства поступит в регистр 80 адреса и из блока 79 памяти микрокоманд начнется выборка очередной микрокоманды. Операционная часть микрокоманды с приходом четвертого тактового импульса будет занесена в регистр 81 микроопераций.

73 26

11 адреса на шину 34 адреса и с нее на вход блока 1.

Ф

При поступлении кода операции очередной команды на вход блока

3 устройство продолжает функционировать аналогично рассмотренному.

При выдаче последней микрокоманды программы. выдается микрооперация конца работы. Эта микрооперация с выхода

92.18 регистра 81 микроопераций поступает на вход элемента И-НЕ 86 и при разрешении окончания работы (наличие сигнала на пятом управляющем входе 100 входов 37 устройства) с выхода

51. 1 внутренних микроопераций блока

3 поступает на второй вход блока 6 синхронизации (фиг. 5). Триггер 136 пуска блока 6 синхронизации переходит в нулевое состояние, и устройство прекращает работу в данном режиме функционирования.

Работа устройства в режиме выхода на подпрограмму обработки прерывания и выхода из нее.

Режим выхода на подпрограмму обработки,прерывания осуществляется микро программно за пять циклов работы устройства (по одному циклу работы устройства соответствует период работы блока 6 синхронизации, вьщающего серию из четырех импульсов).

Все прерывания данного класса поступают от четырех источников: "0", "1", "2", "3". Запросы на прерывание поступают на вход 40 требований прерываний и записываются асинхронно в регистр 101 прерываний блока 4 (фиг. 3). Микропрограмма выхода на прерывание по нулевому источнику и по первому — третьему источнику с учетом разрешения от регистра 102 маски (регистр 102 маски имеет три разряда для маскирования. требований прерываний от источников "1", "2", и "3") выполняется следующим образом.

В соответствии с требованиями прерываний, зафиксированными в регистре 101 прерываний (фиг. 3) и в соответствии с состоянием регистра

102 маски на выходе элемента И-НЕ 117 выработается сигнал, а на выходах элементов И-HE 115 и 116 выработается код, идентифицирующий номер источника прерывания. Элемент HE 118, элемент И 107 и элементы И-НЕ 112 †1 составляют приоритетный шифратор. С учетом приоритета разрешенного требования прерывания (старший приоритет

27 1156 им ет нулевой источник прерываний, который не маскируется) на выходах элементов И-НЕ 115 и 116 вырабатывается код номера источника прерывания (при наличии разрешенного требования прерывания на выходе элемента И-НЕ 117 всегда вырабатывается сигнал). В конце каждого такта на втором синхровходе 60 блока 4 преры. ваиия указанный код записывается в регистр 103 фиксированного адреса.

При этом на выходе 126 регистра 103 фиксированного адреса появляется . сигнал, который через выход 55 наличия прерывания поступит на второй вход первого элемента И 22 (фиг.1).

Перед последним циклом исполнения

"предыдущей" команды (команды, которая в настоящий момент исполняется) на выходе 47 признака конца команды вырабатывается сигнал, по которому сработает элемент И 22 и сигнал с его выхода через элемент ИЛИ 30 поступит на первый вход регистра 1О управления (при этом подразумевается, что сигнал требования обмена на входе 40 требований прерываний и обменов отсутствует, так как в противном случае сигналы поступят на оба входа регистра 10 управления и сначала будет выполнен один нз режимов обмена, описанных ниже и имеющих более старший приоритет). По окончанию сигнала с выхода 60 блока 6 синхронизации устройство перейдет к выполнению последнего цикла "предьцу- З5 щей" команды, в котором помимо сигналов,требукицихся по соответствующему алгоритму выполнения данной ко.манды, а также сигналов конца команды на выходе 49 блока 3, продвижения содержимого счетчика 7 команд на выходе 51.7 блока 3 и обращения блока 1 на выходе 51.10 блока 3, присущих последнему циклу выполнения любой команды н необхо45 димых для выборки очередного командного слова, вырабатывается также сигнал на выходе 63 регистра 10 управления.

Таким образом, в конце выполнения "предыдущей" команды сигнал с выхода 63 регистра 10 управления блокирует (через элемент НЕ 33) выдачу адреса очередной команды с выхода счетчика 7 команд через коммутатор 11 адреса на шину 34 адреса и разрешает выдачу фиксированного адреса

073 ."8 с выхода 52 блока 4 прерываний (фиг. 3) через коммутатор 12 фиксированных адресов. При любом коде номера источника, вызвавшего прерывание, на выходах !24 и 125 регистра 103 ,фиксированный адрес будет иметь ,значение.(0...01000). При отсутствии сигнала на выходе 64 регистра 10 управления и наличии сигнала на выхо де 63 регистра 10 управления коммутатор 12 фиксированного адреса (фиг.7) выдаст на шину 34 адрес "0...0!000", по которому в блок 1 записан код операции микропрограммы выхода на прерывание. Этот код будет выбран вместо кода операции. очередной.команды программы и в следующем цикле начнется исполнение микропрограммы выхода на подпрограмму обработки прерывания, пять циклов выполнения которой описаны ниже. Так как очередная команда программы не выбиралась и не исполняется, то продвижение содержимого счетчика 7 команд блокируется сигналом с выхода 63 регистра

10 управления, поступающим на вход элемента ИЛИ-НЕ 31, на выходе 51.8 ко торого сигнал пропадает и поэтому элемент И 17 закрыт по первому входу.

Введение блокировки продвижения содержимого счетчика 7 команд позволило по сравнению с прототипом исключить аппаратные средства и затраты времени, необходимые на восстановление содержимого счетчика 7 команд.

В первом цикле выполнения микропрограммы выхода на прерывание программы осуществляется запоминание содержимого счетчика 7 команд (с выхода 69 шины 34 адрес подается на информационный вход блока 5), являющегося одной частью старого слова состояния программы (ОСП), и содержимого регистра 102 маски, являющегося другой частью старого ССП, в регистре 133 блока 5 временного хранения (фиг. 4). Для этого вырабатывают-. ся следующие микрооперации: микрооперация продвижения содержимого счетчика 7 команд на выходе 51.7 блока

3, позволяющая выдать содержимое счетчика 7 команд на шину 34 запроса, микрооперации блокировки счета 7 команд на выходе 50 блока 3, которая проинвертировавшись на элементе

ИЛИ-НЕ 31 (выход 51.8), запретит при этом продвижение содержимого

11560

29 счетчика .7 команд, микрооперация записи старого ССП в блок 5 временного хранения на выходе 51. 15 блока 3, при которой по сигналу „ с выхода 57 блока 6 синхронизации старое слово состояния программы запишется в регистр 133 (фиг. 4). В .этом же цикле на выхоце 46 блока

3 вырабатывается сигнал, который через элемент ИЛИ 30 поступит íà 10 первый вход регистра 10 управления.

Первый цикл заканчивается по заднему фронту сигнала с четвертого выхоФ да 60 блока 6 синхронизации.

Во втором цикле выполнения микропрограммы выхода на прерывание вырабатываются: сигнал на выходе 63 регистра 10 управления, сигналы на выходах 51.13 и 51.14 разрешающие передачу старого словосостояния про†20 граммы с регистра 133 бл ка 5 через мультиплексор 13, первый шинный формирователь 28 и шину 35 данных на вход-выход блока 2, а также микрооперации обращения и записи в блок

2 на выходах 51 .11 и 51.12 блока 3, по которым в блок 2 записывается старое словосостояние программы по нечетному фиксированному адресу. Нечеткость определяется наличием микрооперации на выходе 51.12 блока 3. Фор мирование фиксированных адресов с участием этого сигнала позволяет исключить затраты времени и оборудования на модификацию фиксированных адресов, например, с.помощью счетчи35 ков. При этом сигнал с выхода 63 регистра 10 управления блокирует через элеменг HE 33 выдачу адреса с выхода коммутатора 11 адреса и разрешает выдачу фиксированного адреса с ком40 мутатора 12 на шину 34 адреса. Кроме того, при наличии сигналов на выходе

63 регистра 10 управления и на выходе 51.12 блока 3 вырабатывается сигнал на выходе элемента И 108

45 (фиг. 3), который по окончании сигнала, на выходе 60 блока 6 синхронизации запоминается в регистре 103.

Таким образом, во втором цикле про— изводится запоминание старого состоя50 ния программы в ячейке блока 2 с нечетным фиксированным адресом.

В третьем цикле выполнения микропрограммы выхода на прерывание произ- водится выборка нового слова состояния программы из ячейки блока 2 с четным фиксированным адресом, для

73 30 чего в этом цикле микрооперация записи в блок 2 отсутствует.

В третьем цикле на выходе 63 регистра 10 управления формируется сигнал аналогично тому, как он формировался во втором цикле. Этот сигнал обеспечивает передачу фиксированного адреса на шину 34 адреса и соответственно на адресный вход блока 2, на вход обращения которого поступает сигнал с выхода 51.11 блока 3, Новое словосостояние программы из ячейки с четным фиксированным адресом блока,2 через шину 35 данных „ постуйает на информационный вход счетчика 7 команд и на информационный вход регистра 102 маски. В разряде выхода 51.2 блока 3, соответствующем входу 146 элемента И 143 блока 106 (фиг. 8), вырабатывается микрооперация, по которой по сигналу с выхода

59 блока 6 синхронизации новое ССП заносится в регистр 102 маски. По микрооперации с выхода 51.9 блока

3 новое ССП по сигналу с выхода

60 блока 6 синхронизации заносится в счетчик 7 команд. В этом же цикле. по сигналу с выхода 123 регистра 103 (фиг. 3) по сигналу Тэ с выхода 59 ,блока 6 синхронизации элемент И 111 ! вырабатывает сигнал, стробирующий дешифратор 104. На инверсном выходе дешифратора 104, соответствующем источнику прерывания, попавшему на обработку, вырабатывается сигнал, который сбрасывает тот разряд регистра 101 прерывания, источник которого попал на обработку.

Поэтому только в конце третьего цикла из регистра 103 будет исключен. источник прерывания, па которому производится выход на подпрограмму обработки прерывания. Учитывая то, что сигнал признака конца команды на выходе 47 блока 3 вырабатывается до начала цикла, соответствующего концу команды, четвертый цикл данной микропрограммы не является концом выполнения данной микропрограммы, а является "холостым", т.е. в четвертом цикле не вырабатывается ни одной микрооперации. Задержка последнего цикла выполнения микропрограммы выхода на прерывание на .один цикл необходима для исключения повторного захвата уже попавшего на обработку источника прерывания. В пятом цикле описываемой микропрограммы вырабатываются микрооперации "Конец коман1156073 за счет исключения подпрограмм обработки этих классов источников.

1 Запрос на работу устройства в режиме приема информации от абонента поступает с входа 40 по цепи требований обменов на вход элемента И 23.

Переход в данный режим функционирования может быть осуществлен только в конце выполнения предыдущей коман1Î ды программы, т.е. разрешающим сигналом на выходе 47 признака конца команды блока 3. При этом триггер !4 запрета находится в нулевом состоя-. нии и разрешает срабатывание элемента И 23. ДанньпЪ режим выполняется по специальной микропрограмме (команде) за несколько циклов работы устройства.

3! ды, продвижения содержимого счетчика 7 и обращения к ПЗУ 1 на выходах

49, 51.7 и 51.10 блока 3, по которьп производится выборка из ПЗУ 1 первой команды подпрограммы обработки прерь вания. функционирование устройства при выполнении этой команды соответствует первому из описанных режимов, причем в конце подпрограммы происходит не останов устройства, а возврат к прерванной программе. Для этого по соответствующим командам восстанавливается старое ССП, т.е. из ячейки блока 2, соответствующей нечетному фиксированному адресу, выбирается старое ССП и заносится в счетчик 7 команд и регистр 102 маски

Распределение ячеек блок 2 для за поминания старых ССП (которые исключаются при выходе из подпрограммы обработки прерывания) и хранения но—

I вых ССП сведено в табл. 2.

Таблица 2

Новое .

Старое

О ...01000

0...01001

»О»

Новое

Старое

0...0.1010

0...01011

»1»

0... 01100

0...01101

Новое

Старое

» g»

Новое

Старое

О..!О!11О

0...011!1

»3»

Работа устройства при приеме информации от абонента. 45

В процессе функционирования устройства возможно прерывание основной программы для приема информации от абонента, например центрального устройства управления или процессора 50 высшего уровня, беэ обращения к подпрограмме обработки такого прерывания. РеаЛизация такого режима работы позволит уменьшить время решения задачи путем быстрой микро- 55 программной обработки требований прерываний отдельных классов источников и сократить объемы памяти программ

Источник Назначение Адреса ячеек ячеек ССП

Перед последним циклом выполнения команды, после которой производится прерывание лроГраммы (назовем ее предыдущей командой), с выхода

47 блока 3 выдается сигнал признака микрооперации конца команды. Так как триггер 14 запрета находится в нулевом состоянии, то сигнал с его нулевого выхода разрешает прохождение сигнала с входа 40 по цепи требования обмена через элемент И 23 на второй информационный вход регистра 10 управления и через элемент

ИЛИ 30 поступает на первый информационный вход регистра 10 управления, Таким образом, в последнем цикле выполнения предыдущей команды на выходе 63 регистра 10 управления появится сигнал, который через элемент ИЛИ-НЕ 31 осуществит блокировку продвижения счетчика 7 команд (для запоминания адреса команды, с которой необходимо продолжить выполнение программы после обслуживания прерывания в режиме приема информации). В этом же последнем цикле выполнения предыдущей команды с выхода 64 регистра !О управ" ления сигнал, поступит на управляющий вход блока 12 коммутаторов фик. сированных адресов (фиг. 7) для того, чтобы осуществить гередачу фиксированного адреса с входа 39 на выход коммутатора !39, а ;å с входа 52. Сигнал с выхода Ь4 регистра

10 управления поступает на вход элемента И-НЕ 27 н разрешает включение триггера !5 разрешения. Кроме того, сигнал с выхода 63 регистра !0 поступает на вход элемента HE 33 и с его

33 11560 выхода на управляющий вход шинного формирователя 138 блока 11 коммутаторов адресов. Тем самым запрещается передача адреса с выхода коммутатора

137 (фиг. 6) на цину 34 адреса. Этот же сигнал с выхода 63 адреса 10 управления поступает на вход выдачи фиксированного адреса блока 12, разрешая выдачу фиксированного. адреса (фиг. 7) через шинный формирователь 141 на ши- !р ну 34 адреса. На вход 39 поступает код, характеризующий признак приема информации от абонента, по которому определяется фиксированный адрес блока i, в котором хранится код операции (команды) приема информации.

По первому тактовому импульсу последнего цикла выполнения предыдущей команды с выхода 57 блока 6 синхронизации на выходе элемента И-НЕ 27 выраба- 0 тывается нулевой сигнал. Этот сигнал поступает на инверсный вход установки в "единицу" триггера 15 разрешения. Триггер 15 разрешения переходит в единичное состояние и с его прямого 5 выхода 44 выдается сигнал разрешения обмена, по которому внешнее устройство должно выдать информацию на шину 36 входов и шину 41 входов-выходов.

С выхода блока 12 коммутаторов фиксированных адресов на шину 34 адресов поступает фиксированный адрес, определяющий адрес хранения в, блок 1 команды приема информации от абонента. По данному фиксированному адресу произойдет выборка информации через шину 35 данных из блока 1, так как в конце выполнения любой команды вырабатывается сигнал обращения к блоку 1 для выборки очередной

40 команды. Кроме того, в последнем цикле выполнения предыдущей команды вырабатывались микрооперации, необходимые для работы по ее алгоритму, 45 после этого происходит переход к выполнению микропрограммы реализации описываемого режима.

В первом цикле работы устройства при выполнении микропрограммы обмена по приему информации происходит

50 выдача 43 счетчика 8 адреса блока 2 с выхода 62 через блок 11 коммутаторов адресов на шину 34 адреса и его запись в регистр 133 и блок временного хранения (фиг. 4) в первом

55 такте по сигналу 7„ с выхода 57 блока 6 и по микрооперации с выхода 51.15 блока 3 для сохранения

73 34 состояния прерванной программы. С входа-выхода 41 устройства поступает управляющее слово, определяющее, во-первых, признак записи информации (в блок 2 или в блок 4 прерываний), во-вторых, адрес, по которому необходимо осуществить запись информации. Данное управляющее слово (адрес и признак) через мультиплексор !3 и шинный формирователь 28 по соответствующим микрооперациям с выходов 5I 13 и 51,14 блока 3 поступает на шину 35 данных и адрес с ее выхода

76 заносится в счетчик 8 адреса. Поэтому во втором цикле выполнения данного режима этот адрес на шине 34 адреса будет определять адрес блока

2 или соответствующий регистр с группы 53 адресных входов блока 4 пре— рывания. Признак записи информации (единица или ноль старшего разряда управляющего слова) с выхода 72 шины

35 данных поступает на мультиплексор

85 блока 3 (фиг. 2) и определяет выбор очередной микрокоманды для осуществления записи информации или в регистры 101, 102 блока 4 прерывания или в блок 2, осуществляя ветвление микропрограммы путем модификации ее адреса на мультиплексоре 85 (фиг. 2) по соответствующему коду логических условий с выхода 88 блока 79. С целью к..хлючения возможности повторного обслуживания поступившего запроса на прием информации с выхода 48 блока 3 выдается сигнал, который по первому тактовому импульсу с выхода 57 блока 6 синхронизации установит триггер 14 в единичное состояние. В данном цикле работы микрооперации обращения к блоку 1 и блоку 2 не вырабатываются. После выполнения первого цикла выполнения микропрограммы описываемого режима осуществляется переход к выполнению. одной из микрокоманд второго, цикла.

Во втором цикле работы устройства происходит запись информации или в регистры 101, 102 блока 4 прерываний по одной команде, или в блок

2 — по другой °

В случае записи информации в регистры блока 4 прерываний, например от центрального процессора в режиме отладки программ, с лины 34 адреса на группу 53 адресных входов блока

4 прерываний (фиг. 3) выдается из счетчика 8 код номера регистров

35 1156073 36 (регистра 101 прерываний и регистра операция конца обмена и по прихо 102 маски) . Например, если необходи- ду четвертого тактового импульса с мо записать информацию в регистр 101 выхода 60 блока 6 триггер 15 разпрерываний, код адреса может иметь решения устанавливается в нулевое вид ... 10. При необходимости запи-. состояние, после чего происходит сать инбормацию в регистр 102 маски прекращение выдачи внешним устройсткод адреса может быть ...01. Когда вом инфоомации на шины 36 и 4 1 и необходимо записать в оба регистра- снятие сигнала запроса абонента с ...11, с входа 36 устройства инфор- входа 40. Устройство переходит в тремация через мультиплексор 13 и шин в 10 тий цикл работы в рассматриваемом ный формирователь 28 по соответст- режиме. вующим микрооперациями на выходах В третьем цикле с выходов 51.13

51.13 и 51. 14 блока 3 подается на и 51.14 внутренних микроопераций шину 35 данных и с нее (выходы 74 и блока 3 выдаются соответствующие

75) на информационные входы регист- микрооперации, по которым содержимое

15 ра 101 прерываний и регистра 102 мас- регистра 133 блока 5 (состояние счетки блока. При этом на разрядах выхо- чика. 8 на момент прерывания кода да 51.2 блока 3, соответствующих вхо- программы) передается через мультидам 145 элементов И-ИЛИ 105 и 106 плексор 13 и шинный формирователь 28 (фиг. 8), вырабатываются соответст20 на шину 35 данных. По концу четвервующие микрооперации записи в ре- того тактового импульса с выхода 60 гистры 101 и 102, запись в которые блока 6 и микрооперации с выхода 51.6 производится по сигналу с вьиода блока 3, поступившим на входы элемен59 блока 6 синхронизации в зависимос- та И 18, происходит занесение стати от кодов на входе 53 блока 4

25 рого содержимого счетчика 8 с выхода (входы 128 и 130 элементов И 142 в 76 шины 35 данных в счетчик 8 адреса, блоке 105 и 106 на фиг. 8). так как происходит восстановление

На вход 45 устройства выдается состояния программы, после чего просигнал конца обмена для исключения исходит переход к последнему четвертребования обмена с входа 40 устрой- тому циклу выполнения данного режима. ства. Кроме того, данный сигнал посту

В четвертом цикле работы устройпает на вход элемента И-НЕ 26 и с прн ства выдаются микрооперации "Конец ходом четвертого тактового импульса команды" (выход 49 блока 3), счет с выхода 60 блока 6 синхронизации счетчика 7 команд (выход 51..7 блока 3) происходит обнуление триггера 15 раз- и обращение к блоку 1 (выход 51.10 решения, после чего прекращается пе- 35 блока 3) по которым осуществляется редача информации. внешним устройст- передача содержимого счетчика 7 ковом на шины 41 входа-выхода и 36 вхо- манд через блок 11 коммутаторов адреда. В данном цикле работы микроопера сов на шину 34 адресов, выборка очеции обращения к блокам 1 и 2 не фор- редного кода операции прерванной промируется. <0 граммы с выхода блока 1 через шину 35

При выполнении другой микрокоман- данных и занесение его в регистр 80 ды (в зависимости от ветвления микро- адреса в блоке 3. По микрооперации программы) во втором цикле работы "Конец команды" сигнал с выхода 49 производится запись информации от блока 3 выдается на вход элемента абонента в блок 2. В этом случае с IS И-НЕ 25 и осуществляется приведение в выхода 62 содержимое счетчика 8 через исходное состояние триггера 14 заиреблок 11 коммутаторов адресов посту- та. Кроме того, осуществляется пропает на шину 34 адресов и с нее на движение содержимого счетчика 7 коадресный вход блока 2. С выхода 51 манд »а единицу. Далее микропрограмвнутренних ьжкроопераций блока 3 вы- 50 мное устройство управления функционндаются микрооперации обращения 51.11 рует аналогично работе в режиме выи записи 51. 12 блока 2. Информация с дачи обычных команд. входа 36 устройства через мультиплек- Работа устройства при выдаче инсор .13 и шинный формирователь 28 формации абоненту. поступает на шину 35 данных и с И Выход на режим выполнения данной нее на вход-выход блока 2. Яа выход микропрограммы осуществляется анало45, аналогично описанному при выпол- гично описанному ранее режиму в конце ненни второго цикла, выдается микро- предыдущей команды прерываемой про1 1560

37 граммы. Отличие лишь в том, что код на входе 39 устройства определяет выборку кода операции данного режима путем выработки соответствующего фиксированного адреса, по которому в блоке 1 хранится код операции, определяющий начальный адрес микропрограммы работы в данном режиме.

Работа в данном. режиме происходит за пять циклов, при этом выдача ин- 10 формации может производиться как иэ блока 2, так и из блока 1.

Первый, цикл выполнения режима выдачи информации происходит аналогично первому циклу описанного ранее режима, при этом вырабатываются следующие сигналы (микрооперации).

Сигнал на выходе 48 блока 3, по которому включается триггер 14 запрета, блокирует восприятие повторного запроса требования обмеьа на протяжении всего выполнения данного режима (т.е. новое требование обмена с входа 40 будет воспринято только после выполнения очередной команды программы, которая выполнится после окончания донного режима. Кроме того, сигнал продвижения содержимого счетчика 7 команд на выходе 51.7 блока

3 отсутствует, поэтому содержимое счетчика 8 через коммутатор 11 адреса (сигнал на выходе 63 регистра 10 управления отсутствует, а на выходе

68 элемента HK 33 сигнал присутствует) поступает через шину 34 адреса на вход блока 5 временного хранения и записывается в его регистр

133, для чего на выходе 51.15 блока

3 вырабатывается сигнал данной микрооперации.

По микрооперациям на выходах

51.13 и 51.14 блока 3 управляющее слово со входов-выходов 41 устройства передается на шину 35 данных, а по микроонерации на выходе 51.6 блока 3 производится запись адреса ячейки

ОЗУ 2 и ПЗУ 1 в счетчик 8 адресов

ОЗУ с шины 35 данных по ее выходу 76.

При этом кодом логического условия с выхода 88 блока 79 памяти микрокоманд (фиг. 2) производится анализ признака, указывающего на вид памятиблок 2 или блок 1, откуда будет считываться информация (данный признак находится в старшем разряде управ,ляющего слова, поступающего на шину

41; на вход мультиплексора 85 логических условий он поступает с шины

73 38

35 данных через вход 72 блока 3), . и осуществляется в зависимости от признака модификация адреса, указывающего адрес микрокоманды для выполнения второго цикла описываемого режима.

Во втором цикле выполнения данного режима, например при чтении заданной, ячейки блока 1, сигналы на выходе 63 регистра 10 управления и на выходе 51.7 блока 3 отсутствуют, поэтому содержимое счетчика 8 через коммутатор 11 адреса и шину 34 адреса поступает на адресные входы блоков

1 и 2. При этом производится выработка микрооперации обращения к блоку

1 на выходе 51.10 блока 3 и микрооперации на выходе 51.3 блока 3, в результате чего по С, в регистр 9 выдачи информации произойдет запись информации искомой ячейки блока 1, а также производится выработка микрооперации конца обмена на выходе 45 устройства, при которой по i4 установится в исходное состояние триггер 15 разрешения и на выходе 44 устройства снимется сигнал, по кото.— рому внешнее устройство прекратит подачу информации на шину 4 1 входов-чыходов устройства. По сигналу конца обмена с выхода 45 устройства исключается требование обмена, поступающее на вход 40 устройства.

Выполнение второго цикла во время чтения содержимого требуемой ячейки блока 2 отличается от описанного тем, что вместо микрооперацииобращения блока 1 на выходе 51.10

"блока 3 вырабатывается микрооперация обращения блока 2 на выходе

51.11 блока 3, по которой произойдет выборка содержимого искомой ячейки блока 2.

Затем происходит переход к выполнению третьего цикла выполнения данного режима, в котором вырабатывается микрооперация на выходе 51.4 блока 3. По этой микрооперации содержимое регистра 9 выдачи информации подается на шину. 41 входов-выходов устройства через второй шинный формирователь 29. Выдача информации из устройства абоненту сопровождается соответствующей микрооперацией на выходе 43 устройства. Далее происходит переход к выполнению четвертого и пятого циклов данного режима.

Четвертый и пятый циклы выполняются аналогично .соответственно

1156073

39 третьему и четвертому циклам ранее описанного режима, т.е. в четвертом цикле нь1рабатываются микрооперации на выходах 51.13 и 51.14 блока 3, по которым содержимое регистра 133 блока 5 через мультиплексор 13, первый шинный формирователь 28, шину данных 35 поступает на информационный вход 76 счетчика 8, в который оно (старое содержимое счетчика 8) tp записывается по Г4, для чего на выходе 51.6 блока 3 вырабатывается микрооперация.

В пятом цикле производится выработка микроопераций на выходах 49, 51.7 и 51.10 блока 3, по которым возвращается в исходное состояние по триггер 14 запрета, выбирается очередная команда прерванной программы из блока 1 и осуществляется продвижение 2р содержимого счетчика 7 на единицу.

Далее происходит выполнение прерванной программы.

Работа устройства при самопроверках. 25

Программы проверки устройства нс всех режимах и при выполнении всех команд, реализуемых устройством, должны занимать значительные объемы памяти блока 1, сраннимь|е с объемами памяти для основной программы, а н некоторых случаях и превосходить и-:. !

Кроме того, часто требуется автономная проверка оборудования устройс.тна без участия многих внешних устройств, задающих все режимы работы устройства. Достоверная проверка всего объема блока 1, как правило, возможна только при выполнении самих программ, что не всегда возможно.

Для реализации проверки всего оборудования, в том числе оборудования блока 1, режимов выхода на быстрые прерывания программ (типа обмен данными с приостановом программы) и 45 обычные прерывания и устройстве н блок 3 введены коммутаторы 83 и 84, которые под управлением внешних сигналов с входов 37 обращают одни и те же сигналы к памяти на выходах регистра 81 микрооперации и интерпретируют как сигналы обращения к блоку 1 или 2. Это позволяет в блок 2 записывать контролирующие программы . любого объема, так как их можно ис полнять по частям и проверять устройство при работе на всех командах, входящих в систему команд, аналогично первому режиму. При этом в блок 1 может производиться обращение не за командами, а за данными и таким образом обеспечиваться проверка всего блока 1.

Реализация выхода на описанные режимы прерывания и обмена может осуществляться без выработки соответствующих внешних сигналов требований прерывания и обмена, а по программе, н которой записаны команды, адекватные Данным режимам. Для этого штатный выход на микропрограммы обработки быстрых прерываний с приостановом программы или на микропрограммы выхода на подпрограммы обработки прерываний реализованы не через вмешательство н адресацию блока 79 микропрограммной памяти, как в известных устройствах, а через адресацию блока 1, с использованием аппарата фиксированных адресов, необходимого для реализации запоминания старого ССП и выборки нового. ССП. Это позволяет организовать проверку, например, режимов выхода на прерывание методом расширения проверяемого оборудования, т.е. проверяется сначала ядро — сама микропрограмма выхода на прерывание, а затем включается в роверку и оборудование блока 4 прерывания.

К оме роме того оргчнизация программной записи не только в регистр !02 маски, но и в регистр 10 1 прерывания позволяет при отключеHHblx источниках, вызывающих требс вания прерывания (и подключенных источниках, по находящихся в пассивном режимевыключенных), производить проверку правильности реакции устройства на требования прерывания. Правильность реакции на требования прерывания производится по следующему алгоритму.

А. Проверка без выхода на прерывания для всех возможных комбинаций аигналов н регистрах 101 и

102 (например, содержимое регистра 101 — нулевое, содержимое регистра 102 — единицы но всех разрядах, или организация бегущей" единицы, исключая разряд для нулевого источника, н регистра 10 1 и "бегущего" нуля для соответствующих разрядов регистра 102).

Б. Проверка правильности приори- . тетов при вьгходе на прерывания пооче редно, начиная со старшего приорите41 1156073 42 та (содержимое регистра 101 равно та (содержимое регистра 101 равно.

"1111", содержимое регистра 102 "0001 содержимое регистра 102

Равно "111") до младшего пРиоРите- равно "001").

1156073

l 156073

Фиг 3! 15.6073

Фиг. 4

1156073

705

Составитель И..Сигалов

Редактор И. Келемеш Texpeg T.Äóáèí÷àê

Корректор.В. Бутяга .

Заказ 3147!46 Тираж 710

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Ж-35, Раушская наб., д. 4/5

Подписное

Филиал ППП "Патент", r Ужгород, ул. Проектная, 4