Устройство для решения нелинейных задач теории поля

 

УСТРОЙСТВО ДЛЯ РЕШЕНИЯ НЕЛИНЕЙНЬЩ ЗАДАЧ ТЕОРИИ ПОЛЯ, содержащее коммутатор, цифроаналоговый преобразователь, блок кодоуправляеMbtx резисторов, R-сетку, группа граничных узлов которой соединена с группой информационных входов коммутатора и с первой группой выводов блока кодоуправляемых резисторов, отличающееся тем, что, с целью повышения быстродействия, в неговведены блок умножителей, блок умножения , блок памяти, аналого-цифровой преобразователь, блок задания нелинейности типа экспоненты, токозадающий резистор и блок управления, состоящий из четырех счетчиков, двух регистров, дешифратора, двух блоков сравнения, элемента И, элемента ИЛИ, элемента задержки, триггера и генератора тактовых импульсов, выход которого подключен к первому входу элемента И, второй вход которого соединен с выходом триггера, первый установочный вход которого соединен с выходом элемента ИЛИ, первый вход которого является входом запуска устройства, выход элемента И подключен к счетному входу первого счетчика , группа выходов которого подключена к группе входов дешифратора, первый выход которого соединен с входом записи блока памяти, группа информационных входов которого подключена к группе выходов второго счетчика, счетный вход которого соединен с выходом первого блока сравнения , первый вход которого соединен с выходом первого регистра, второй выход дешифратора соединен со стробирующими входами блока умножителей , блока умножения и цифроаналогового преобразователя, информационный вход которого соединен с пер (Л вым выходом блока памяти, второй выход которого соединен с информационными входами блока умножителей, блока умножения, третий выход дешифратора подключен к стробирующему входу коммутатора, кодовый адресный вход которого соединен с выходом третьего счетчика и с первым входом ел второго блока сравнения, выход кото05 рого подключен к входам записи кода блока умножителей, блока-умножения, цифроаналогового преобразователя, блока кодоуправляемых peзиctopoв, к счетному входу четвертого счетчика , к второму установочному входу триггера и через элемент задержки к второму входу элемента ИЛИ, выход четвертого счетчика соединен с вторым входом первого блока сравнения, выход второго регистра подключен к второму входу второго блока сравнения , четвертый выход дешифратора соединен с управляющим входом аналогоцифрового преобразователя, выход ко

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (Н) 4(5!) G 06 3 1/00 с

Ф

OllHCAHME NSOEPETEHHH 1

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3564193/24-24 (22) 15.03.83 (46) 15.05.85. Вюл. У 18 (72) Ю.M.Ìàöåâèòûé и О.С.Цаканян (71) Институт проблем машиностроения АН Украинской ССР (53) 681.333(088.8) (56) Авторское свидетельство СССР

Ф 492890, кл. С 06 С 7/56, 1974.

Авторское свидетельство СССР

b- 491963, кл. G 06 G 7/56, 1974. (54) (57) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ

НЕЛИНЕЙНЫХ ЗАДАЧ ТЕОРИИ ПОЛЯ, содержащее коммутатор, цифроаналоговый преобразователь, блок кодоуправляемых резисторов, R-сетку, группа граничных узлов которой соединена с группой информационных входов коммутатора и с первой группой выводов блока кодоуправляемых резисторов, о т л ич а ю щ е е с я тем, что, с целью повышения быстродействия, в него. введены блок умножителей, блок умножения, блок памяти, аналого-цифровой . преобразователь, блок задания нелинейности типа экспоненты, токозадающий резистор и блок управления, состоящий из четырех счетчиков, двух регистров, дешифратора, двух блоков сравнения, элемента И, элемента ИЛИ, элемента задержки, триггера и генератора тактовых импульсов, выход которого подключен к первому входу элемента И, второй вход которого соединен с выходом триггера, первый установочный вход которого соединен с выходом элемента ИЛИ, первый вход которо-о является входом запуска устройства, выход элемента И подключен к счетному входу первого счетчика, группа выходов которого подключена к группе входов дешифратора, первый выход которого соединен с входом записи блока памяти, группа информационных входов которого подключена к группе выходов второго счетчика, счетный вход которого соединен с выходом первого блока сравнения, первый вход которого соединен с выходом первого регистра, второй выход дешифратора соединен со стробирующими входами блока умножителей, блока умножения и цифроаналогового преобразователя, информационный вход которого соединен с первым выходом блока памяти, второй выход которого соединен с информационными входами блока умножителей, блока умножения, третий выход дешифратора подключен к стробирующему входу коммутатора, кодовый адресный вход которого соединен с выходом третьего счетчика и с первым входом второго блока сравнения, выход которого подключен к входам записи кода блока умножителей, блока умножения, цифроаналогового преобразователя, блока кодоуправляемых резисторов, к счетному входу четвертого счетчика, к второму установочному входу триггера и через элемент задержки— к второму входу элемента ИЛИ, выход четвертого счетчика соединен с вторым входом первого блока сравнения, выход второго регистра подключен к второму входу второго блока сравнения, четвертый выход дешифратора соединен с управляющим входом аналогоцифрового преобразователя, выход ко1156101 да о((Т -Т) =-1 (Т) п

10 торого соединен с информационным входом блока кодоуправляемых резисторов, пятый выход дешифратора подключен к стробирующему входу блока кадоуправляемых резисторов, к входу разрешения счета первого счетчика и к счетному входу гретьего счетчика, выход цифроаналогового преобразователя подключен к входу блока умножителей, .выход которого соединен с группой граничных узлов R-сетки, выход

Изобретение относится к вычислительной технике и предназначено для решения нелинейных задач теории поля, в частности, нелинейных задач теплопровадности.

Моделирование нелинейных переменных во времени граничных условий П1роможет быть осуществлено путем итеративного изменения параметров аналогового процессора, если в алгоритм работы устройства заложен метод Либмана или его несколько измененный вариант.

Граничные условия в виде (1) или в виде получающемся после применения подстановак, например, преобразования

Кирхгофа

Т

25 могут быть реализованы традиционными путями с помощью аналоговых устройств.

Цель изобретения — повышение быстродействия.

На фиг. 1 представлена блок-схема устройства; на фиг. 2 — блок-схема

35 блока управления.

Устройство содержит R-сетку 1, коммутатор 2, блок 3 умножителей, блок 4 умножения, цифроаналоговый коммутатора через блок задания нелинейности типа экспоненты подключен к информационному входу блока умножеI ния, выход которого соединен с информационным входом аналого-цифрового преобразователя и с первым выводом токазадающего резистора, второй вывод которого соединен с шиной нулевого потенциала, которая соединена с второй группой выводов блока кодоуправляемых резисторов.

2 преобразователь 5, блок 6 памяти, блок 7 кодоуправляемых резисторов, блок 8 задания нелинейности типа экспоненты, аналого-цифровой преобразователь 9, такоэадающий резистор 10, блок 11 управления.

Блок 11 управления содержит генератор 12 тактовых импульсов, элемент И 13, счетчик 14, дешифратор 15, элемент ИЛИ 16, триггер 17, элемент задержки l8, счетчик 19, блок 20 сравнения, регистр 21, счетчик 22, блок 23 сравнения, счетчик 24, ре- гистр 25.

Устройство работает следующим образом.

После ввода исходных данных в блок 6 памяти (эта информация заносится перед решением задачи из вычислительной системы, которая на чертеже не изображена), в который заносится значение функций 4(t) и Т (t) для каждого шага во времени, и набора функции в блок 8, по сигналам иэ блока 11 управления считывается значение К() из блока 6 памяти и поступает на цифровые входы блоков 3 и 4, значения Тс записываются в ЦАП 5.

В результате на выходе блока 3 формируется ток, пропорциональный произведению Ы Т, который поступаетв граничный узел R-сетки 1. После задания токов во все граничные узлы R-сетки на ней формируется решение, которое соответствует первому приближению.

Для получения второго приближенного решения на данном временном

56101 4

l0

Z0

55 з 11 шаге из блока 11 управления поступают сигналы, которые включают коммутатор 2, подключающий граничный узел R-сетки к блоку 8, который в зависимости от величины потенциала, пропорционального О, формирует значение функции Т(О)/д. В результате на входе аналого-цифрового преобразователя 9 поступает потенциал, пропорциональный g-T(6)/ 8. После преобразования аналогового потенциала e(Т(0)/О в цифровой код АЦП 9 дискретная информация о потенциале записывается в буферный регистр блока 7, где она запоминается. Коммутатор 2 продолжает обход всех граничных точек, для которых производится запись корректируемых параметров в соответствующие им кодоуправляемые проводимости блока

По окончании этого процесса из блока 11 управления поступает сигнал в блок 7, т.е. происходит запись информации из буферных регистров блока 7 в их вторые регистры. В результате в узлы R-сетки 1 подается ток, пропорциональный выражению (2).

Таким образом, цифровой процессор не участвует в итерационном процессе, что существенно сокращает время решения задачи.

Блок 11 управления работает сле— дующим образом.

Перед началом решения задачи происходит сброс информации в счетчиках 14, 19, 22 и 24, в триггере 17 и регистрах 21 и 25. Затем с помощью клавишного регистра задаются количество узловых точек R-сетки в регистр 21 и количество итераций, необходимых для получения решения на временном шаге в регистр 25. После этого дается команда "Пуск", по которой на выходе схемы ИЛИ t6 формируется импульс, устанавливающий триггер 17 в единичное состояние, которое разрешает прохождение импульсов с генератора 12. На счетчике 14 устанавливается последовательность кодов, которые подаются на дешифратор 15. На выходах дешифратора 15 формируется последовательность микрокоманд, разрешающих считывание информации из блока 6 памяти, согласно адресу, сформированному на выходе счетчика 24. Следующая микрокоманда разрешает запись в буферные регистры блока 7 блоков 3, 4 и в буферный ppI HcTp 5, o epe H MHK рокоманда производит пуск коммутатора 2, который подключает узловую точку к входу блока 8 по адресу, сформированному на выходе счетчика 19. После этого следующая микрокоманда с выхода дешифратора 15 разрешает аналого-цифровому преобразователю 9 произвести преобразование аналоговой информации в дискретную, которая записывается в буферный регистр блока 7 по следующей микрокоманде с дешифратора 15, по которой также осуществляется сброс счетчика 14.

Очередной импульс с генератора 1 начинает повторять обработку следующей узловой точки, адрес которой формируется на счетчике 19 по этому же сигналу. Этот процесс повторяется до тех пор, пока не будет записана вся информация во все буферные регистры блока 7, о чем свидетельствует импульс, появляющийся на выходе блока 20 сравнения, по которому происходит одновременная запись информации из буферных регистров блока 7 в их вторые регистры, в результате чего происходит преобразование цифровой информации в аналоговую и

lg на R ñåòêå 1 формируется решение для данной итерации. Во время формирования решения импульсы с генератора 1 не поступают на вход счетчика 14, так как элемент И 13 запирается потенциалом с триггера 17, управление которым производится импульсом с выхода блока 20 сравнения, поступающего также на счетчик 22. Этот же импульс с помощью элемента 18 задержки разрешает прохождение очередной серии импульсов с генератора 1. С этого момента начинается очередная итерация.

Таким образом, итерационный процесс осуществляется до тех пор, пока на выходе блока 23 сравнения не сформируется импульс, свидетельствующий об окончании итерационного процесса на временном шаге. Этот импульс поступает на счетчик 24, на котором формируется код, являющийся адресом для блока 6 памяти.

1 15б101

1156101

Составитель В.Рыбин

Редактор К.Волощук Техред З.Палий Корректор В.Гирняк

Заказ 3148/47 Тираж 710 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, 1!осква, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r.Óærîðîä, ул.Проектная, 4