Запоминающее устройство с автономным контролем

 

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С АВТОНОМНЫМ КОНТРОЛЕМ, содержащее накопитель данных, формирователь адресных сигналов, входы которого являются адресными входами устройства, а выходы соединены с адресными входами накопителя данных, формирователь, чис.повых сигналов, одни из входов и выходов которого являются информационными входа.ми и выходами устройства, дешифратор, входы которого являются одними из управляющих входов устройства, триггер, первый элемент И, блок управления, отличающееся тем, что, с целью повышения надежности устройства, в него введены второй и третий элементы И, элемент ИЛИ, элемент ИЛИ-НЕ, блоки сравнения , коммутаторы, регистры, формирователь контрольных кодов, блок индикации. формирователь синхроимпульсов и формирователь управляющих сигналов, вход которого соединен с первым входом формирователя синхроимпульсов, а первый выход соединен с инверсным входом триггера, прямой которого подключен к второму входу формирователя синхроимпульсов, выходы которого соединены с входами с первого по четверть й блока упг)ав.. пятый и шестой входы которого подключены соответственно к выходу псрр.ого б,

СОЮЗ СОВЕТСКИХ

СОЦ:! "..:. ::. : ИНЕСКИХ E(X 1J5fil tl-(4<51) Ci 1! С 29/00

ОПИСАНИЕ И3ОБРЕ

К Д BTGPCHGf4V СЕ(ИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ К((.)1 (»(ТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕКИЁ: И ОТКРЫТИЙ (21) 3696394 24-24 (22) 30.01.84 (46) 15.05.85. Ьюл. Л !г! (72) Г. А. Бородин, Е. М. КадуриHB и Ю. В. Сыч(В (71) Московский ор !»»3 .1ениня и ордена

Октябрьской Рея(л!оцпи ".HåðãåòH÷åñêHé Hliститут (53) 681.327 (088.8) (56) 1. «Э !ектроник)», 1979. X"= 24, с. 5 — -76.

2. Микропроцессорньн ком )лекты интегральных схем (состав и структ) ра!. Справочник под ред. А. А. Вас(Hêîâ3 H В. А. Шахнова. М., «Сов. радио», !982, с. 162, рис. 9.

l3 (прототип). (54) (57) ЗАПОМИНАЮЩЕЕ УСТРОЛСТВО С АВТОНОМНЫМ КОНТРОЛЕМ, содержащее накопитель данных, формирователь адресных сигналов, входы которого являются адресными входами устройства, а выходы соединены с адресными входами накопителя данных, формирователь числовых сигналов, одни из входов и выходов которого являются информационными входами и выходами устройства, дешифратор, входы которого являются одними из управляющих входов устройства, триггер, первый элемент

И, блок управления, отличающееся тем, что, с целью повышения надежности устройства, в него введены второй и третий элементы И, элемент ИЛИ, элемент ИЛИ-НЕ, блоки сравнения, коммутаторы, регистры, формирователь контрольных кодов, блок индикации. формирователь синхроимпульсов и формирователь управляющих сигналов, вхог(которого соединен с первым входом формирователя синхроимпульсов, а первый выход соединен с инверсным входом триггера, прямой Вы,ход которого подключен к второму вход) формирователя синхроим пульсов, выходы которого соединены с В lo;(3xtH с первого по четвертый блока управ i»aH(i, пятый и шесTOH BX0, (h! КОТОРО!Х) l! 0, (K.JK) t(< НЬ! СООТ ВЕТ(. T. венно к выходу il pB(.t.0 ол()ка с!)3!1:!(JiHH

„„SU,.,„1156146 пс )ВО) Вх, (, .i»м»нта И, !1! li(. к ВьХОД":0 О!)О," о, lOK, (СРЯ ВН(iil! Я, 0 (i!H ИЗ вхо.(ов ко -рого и о,,нн lië вхо IOB „(рвого коммута-.(! )!l соедин»ны с выход;1)(и (!!0! мироват».!н KOHTpoльных ко:IQB, ВХО:(!! котоРОГО t!0 (K, !!ОЧ»!(Ь! K ВЫХОДЯМ ПСРВОГО,)»ГПСТ!

)3 и Груп((» ВХО (ОВ О. Iока X Èp3B()»Н(lя. ll(!)ч(.!й н второй выхо (ы которого соединены соответственно с ii«рвыми входами первого и второго эл»х(е!!Гoв 11, 3 третий H«(I»TB»pТЫЙ !) !XO, (Ы 10. (K,llOЧЕНЫ СООТВ(.ТСТВ»ННО К перво. у гходх втор(,(1)cl èñòp3 и к второму входу второ 0 рег!(Стр;-. н уlip3Bляющему ВхоДу п»i)i)010 блок;i cp!!Внсн!(я. одн Нз Входов

КОТОРОГО :0;i K, IK! !(" i l К ОД,HX! 1< 3 B h„ X 0.(ОВ второго регистр-i Jl Вх )дам бло.я:1:J. (Jlk ll„ I:

,! IР3 В, I Н 10:!(И и ВХО (KОTOР()l О 0(.(1! Н(11 (. пятым Вы. одом блока ilp3BëåHHÿ, шестой выход которог0 !Годключен к псрвь!м у lptlB ляющпм входам второго коммутатора, втоPOH (HP3BЛЯЮ(ЦИХ BXO (KOT0POl COC(JtHt H С выходом первого блока сра Внения, дру(ч!» входы которого подключены к другим Вhixoдам второго регистра и адресным зход!!х! Н3копителя даннь(х, первый унравляю(ций зход

КОТОРОГО СОЕДИНЕН С ВЫХОДОМ ii«PB010 Э.l(.мента И, второй вход которого подключен к выходу элемента ИЛИ, первый H Входы которого соединены соответственно с выходом элемента ИЛИ вЂ” НЕ и с выходом

Дешифратора и седьмым ВхОДОм б.10К3 управления, восьмой вход которого подключен к выходу второго элементы И и второму управляющему входу накопителя д»JHh!x, информационные Входы H Выходы котор )!0 со»динены соответственн(с выхо(3.!и п»рвого коммутатора, с одними нз входов второго коммутатора. другпмп Входами второго блока сравнения и Вх(дами третьего р»ГHCTP3. ВЫХОДЫ КОТОРО! О ПО,)K,1ЮЧ(НЫ К ДРХгим Входам второго кох)х!хтатор», прич(м другие входы первого коих!х т()тор(! »0»дннены соответствснно с 0 (ними 1(з Выходов второго коммута-,ора !1 с (руг!!х!!1 В ixOдilx!!i (i)0p)1H рОВЯТ»ля ч!(С 10ВЫХ (lir!!3.. (1В (!)(Г!1

1156146 входы которого нодклк>чены к другим выходам второго коммутатора, седьмой выход блока управления соединен с управляющим входом второго блока сравнения, выходы с восьмого по десятый подключены к управляющим входам третьего регистра, а одиннадцатый выход соединен с первым входом первого регистра, второй вход которого, третий Hход второго регистра и прямой вход триггера подключены к второму выходу формирователя управляющих сигналов, двенадIt

k13OOp(TC1it1: OTliC tI t CH K Bb19HC.чите 1bHOH

TcxIIHKp., I3 частности к запоминающим устройствам, и мож т быть применено в микро11роцессорных системах управления.

1 1звестно з-.,1ом«нaющее устройство с

c«iloK;IInpoлем, в котором для контроля работы усгройсз ва применяют метод подсчета кон: рольных сумм, при котором содержимое каждои из ячеек памяти поочередно дважды скла,1ывt!K)T поразрядно с полностью единичным словом (! (.

Н. „ IHTKoì этого устройства является низкая наде кность. .11аибо.ц: о IHзким к предлагаемому являетгя за11оми11ак>1цее устройство с самоконтролем, содержащее блок местного уп- 15 равления,:1роцессор. регистр микрокоманд, первый и второй шинные формирователи, c(сцн11снныс с соотв тствующими входами оперативного нако11ителя, постоянный накопитель микрокомацд, дешифратор cHI II лов управления, генератор тактовых импульсов, триг:ер управления генератором и элемент

И, причем адресные шины и шины данных оперативного накопителя соединены с шинными формирователями, а первый и второй у11равляю1цие входы накопителя соеди1 ены 25 с Iiь. ход:>м регистра микрокоманд, другие выво,.ы шинных формироьателей соединены

C СOOIHCTCTВ i IOIII H."IH В олdXIH И BI-IXO 12ViIC г1рощ ссора (2), 11едостатком tlpoTQTH!Id является низкая надежность, поскольку не предусмотрен контроль во время функционирования устройства и 1ребуется периодически отключать накопитель для проведения ilpo(()HëtIKTH÷åcêoãо фунKIièонального контроля.

11ель изобретения — повышение надежности устройства.

Постав iettHa цель достигается тем, что в запоминающее устройство с автономным контролем, содержащее накопитсль данных, формирователь адресных сигналов, входы которого являются адре-ными входами vcT- 4О ройства, а выходы соединены с адресными цатый выход блока управления соединен с первым управляющим входом первого коммутатора, второй управляющий вход которого подключен к выходу третьего элемента

И, первый вход которого соединен с тринадцатым выходом блока управления, а второй вход объединен с вторыми входами второго элемента И, элемента ИЛИ вЂ” HE, второй вход второго элемента И и вход формирователя управляющих сигналов являются другими управляющими входами устройства.

2 входами накопителя данных, формирователь числовых сигналов, одни из входов и выходов которого являются информационными входами и выходами устройства, дешифратор, входы которого являются одними из управляющих входов устройства, триггер, первый элемент И и блок управления, введены второй и третий элементы И, элемент ИЛИ, элемент ИЛИ вЂ” HF. блоки сравнения, коммутаторы, регистры, формирователь контрольных кодов, блок индикации, формирователь синхроимпульсов и формирователь управляющих сигналов, вход которого соединен с первым входом формирователя синхроимпульсов, а первый выход соединен с инверсным входом триггера, прямой выход которого подключен к второму входу формирователя синхроимпульсов, выходы которого соединены с входами с первого по четвертый блока управления, пятый и шестой входы которого подключены соответственно к выходу первого блока сравнения и первому входу элемента ИЛИ-HE и к выходу второго блока сравнения, одни из входов которого и одни из входов первого коммутатора соединены с выходами формирователя контрольных кодов, входы которого подключены к выходам первого регистра и группе входов блока управления, первый и второй выходы которого соединены соответственно с первыми входами первого и второго элементов И, а третий и четвертый выходы подключены соответственно к первому входу второго регистра и к второму входу второго регистра и управляющему входу первого блока сравнения, одни из входов которого подключены к одним из выходов второго регистра и входам блока индикации, управляющий вход которого соединен с пятым выходом блока управления, шестой выход которого подключен к первым управляющим входам второго коммутатора, второй управляющий вход которого соединен с выходом первого блока сравнения, другие входы которого подключены к другим выходам второго регистра и

1156146

55 адресным входам накопителя данных, первый управляющий вход которого соединен с выходом первого элемента И, второй вход которого подключен к выходу элемента ИЛИ, первый и второй входы которого соединены соответственно с выходом элемента ИЛИ-НЕ и с выходом дешифратора и седьмым входом блока управления, восьмой вход которого подключен к выходу второго элемента И и второму управляющему входу накопителя данных, информационные входы и выходы которого соединены соответственно с выходами первого коммутатора, с одними из входов второго коммутатора, другими входами второго блока сравнения и входами третьего регистра, выходы которого подключены к другим входам второго коммутатора, причем другие Входы первого ком. op3 соединены соответственно с одними из Выходов второго коммутатора и с другими выходами фОГ|мирОВате,!я числовы . "я! я;ь |Ов, другие входы которого подключены к другим выходам второго коммутатора. седьмой выход блока управления соединен с у |рявляющим входом второго блока сравнения, выходы с восьмого по десятый подключены к управляющим входам третьего регистра, а одиннадцатый выход соединен с первым входом первого регистра, второй вход которого, третий вход второго регистра и прямой вход триггера подключены к второму выходу формирователя управляющи., сигналов, двенадцатый выход блока управления соединен с первым управляющим Вхо 1ом первого коммутатора, второй управляк! ций вход которого подключен к выходу третьего элемента И, первый вход которого соеди|ген с тринадцатым выходом блока управления, а второй вход объединен с вторыми входами второго элемента И, элемента ИЛИ вЂ” НЕ, второй вход второго элемента И и вход формирователя управляющих сигналов являются другими управляющими входами устройства.

На фиг. 1 представлена функциональная схема предложенного устройства: на фиг. 2функциональная схема наиболее предпочтительного варианта выполнения блока управления.

Предложенное устройство содержит (фиг. 1) формйрователь 1 адресных си!3|ялов с входами 2, формирователь 3 |ислов=ix сигналов с входами 4 и в!.!ход!!чи 5, накоIlHTP.! b 6 данйых с информ 3 ц !0 kill!>I I!I дами и выходами 7, дешифратор 8. у!|ряяляющие входы 9 — 11.

Устройство содержит также элемент

ИЛИ 12, элементы И 13 -!5 с ||ерв! |О по третий, блок !6 управления, формировяте;!ь

17 синхроимпульсов, триггер !8, формирователь 19 управляющих сигH3.70В, элемент

ИЛИ вЂ” HF. 20, первый 2! и второй 22 регистры, первый блок 23 срявне!IHH. бло|. 24 индикации, второй блок 25 OHHBI!ения, .Ос— тий регистр 26, первый 2(и второй 28 коммутаторы и формирователь 29 контрольных кодов.

Устройство содержит выходы 30 — 42 и входы 431 — 43 . 44 — 47 блока 16 управления.

Блок управления 16 содержит дешифратор 48, элементы HE 49 — 55, элементы ИЛИ

56 — 61, элементы И 62 — 66, элементы И вЂ” НЕ

67 и 68, элемент ИЛИ вЂ” НЕ 69, триггер 70. нагрузочный элемент 71 и ключ 72.

Формирователи 1 и 3 могут быть выполнены на основе микросхем К589.АП16.

В качестве формирователя 29 контрольных кодов может быть применен постоянный накопитель.

Предложенное устройство работает следу!Ощим образом.

В исходном состоянии тумблер в формирователе 19 (фиг. ) H3xc ится в положении «Выключено» и тактовые импульсы с входа 11 поступают ня вход триггера 18, входы обнуления регистров 21 и 22. T;i часть устройства, которая обеспечивает

Hp>: считывании сигнал обращения (нулем) поступает с Входов 9 на вход элемента И 13 и:.|Злее ня вход обращения накопителя 6. На Вход элемента 11 14 поступает сигнал считывания (единицей) и далее на вход накопителя 6. Сигнал "Режим» поступает на вход элементя И вЂ” НЕ 67 (фиг. 2) . В рея .льтате ня его выходе 35 будет единица. Следовательг.. будет открыг I o l»x T3Top 28 (фиг. 1). Считанная информация из накопителя 6 через коммутатор

28 поступает через форчиров1!тель 3 на выходы 5, так как на выходе бзока 2" сигнал несовпадения (ноль) . который открывает первую группу входов коммутатор . 28 llB прохождения инфо! мяцпи, считанной пз накопи-:сля 6

Г1рп записи на Вход элемента И !3 и вход накопителя 6 поступает с |гнал обращения. Ня вход элемента И 14. ня вход э,1px!BHTd И 15 H Bxo.i !|якопп|е.яя 6 IIocTv|;ает сигнал записи (Hv.|ем), который открывает через элемент И !5 коммутатор 27 и информация с BxOäOB 4 формирователя 3 поступает ня запись В накопитель 6.

После нгжятия ключа 72 в блоке !6 и пос.и перево 13 ту !|х IB !3 В 030ке 19 B IIOложение «Включено» триггер 18 псреключяBTCH В ЕД! Нп |НОЕ COCTOЯНИЕ !! ТЯКТОВЫЕ CHIпалы Hячиl.яют I ocò пять на ф0рмiipîB3 тель 17. В котором с пр!!ходя! каждого имп, |ьса ВыР303ты Вяс1 01! пос, с,|ОВ||те 1 ьно Tь снгналОВ, которая поступает пя входы из б IOK3 6. 11ричеII этя пОс.!Р3033 ге, IbklocTb

< игI!3.";oB В1 1рабятыв.!ется В Tx IdcTB THHT3, когда к някопител|0 6 нст обря!цс|!!!я. Та1156146

20

40 ким образом, имеется пауза при ооращении к накопителю 6 и в течение этой паузы происходит контроль работы устройства.

Контроль функционирования начинается с нулево>о адреса (регистр 22 обнулен).

Цикл контроля каждого слова из нако:штеля 6 состоит из шести тактов, каждый из которых осуществляется во время паузы межд обращениями к устройству.

Первый такт заключается в перезаписи

c(>.((.р:- им о> о контролируемой ячейки накоi,i>толя 6 в регистр 26. С блока 16 на вход ,;, i(«;т„11 13 поступает сигнал обращения, .>а и. >р(>й вход элеме>гга И 14 — сигнал . »::,(>!;»>èH. С выхода 33 блока 16 на вход ре; истра 22 поступает нулевой сигнал, ко>»рый выда(т адрес контролируемой ячейки из регистра 22 на адресные входы накопителя 6. Рсч истр 26 иклк>чен на прием информации. После задержки, необходимой для выборки информации и:> накопителя 6, последняя записывается в регистр 26. В конце такта в регистр 21 добавляется единица.

Второй такт заключас гся в записи вместо считанного кода контрольного, например, всех единиц. Под действием кода, поступающего из регистра 21 в блок 16, последний организует режим записи в накопитель 6.

Для этого через элемент И 13 подается сигнал обращения, через элемент И 14 — - сигнал записи. Открывается коммутатор 27 и пропускает сигнал с накопителя 29, с которого поступают единицы. В регистр 2; добавляется единица.

Третий такт заключается в считывании контрольного кода из накопителя 6 и сравнении его с записываемым в блоке 25. Коммутатор 28 и регистр 26 не включаются. Сигнал совпадения (несовпадения) поступает в блок 16. Если равенства нет, то вырабатывается сигнал управления блоком 24 и оператор может определить адрес сбоя.

В регистр 21 добавляется единица.

Четвертый такт заключается в запи«и в контролируемую ячейку другого контрольного кода, например всех нулей. Этот такт аналоги«е второму такту, но на выходе регистр . "1 — другой код, что определяет выдачу « с>пока 29 другого кода. В конце такта в регистр 21 добавляется единица.

Пятый такг заключается в считывании из накопителя 6 контрольного кода и сравнении с записываемым, аналогично третьему такту. В конце добавляется един>i. а i> рс гистр 21.

111естой такт заклк>чает«я в за;пзси в накопитель 6 исходной инфо)>ма!i!» и ре>ис." ра 26. В конце TB>(T2 кобан, IBi (сини>,:и в регистры 21 и 22, котор,-.>" бу.;,— »>:,:.а,. ь дальше адрес следующей ячейки

В промежутках между этими так-:;,.!: возможно обращение к накопите.>ю 6. >1гч этом возможны два случая: обращение происходит к неконтролируемой ячейке . обращение происходит к контролируемой ячейке. В первом случае работа происходит как и в том случае, когда тумблер в формирователе 19 находится в положении «Выключено» ибо в паузах блок 16 выдает аналогичные потенциалы обращения iисходно>о состояния).

В случае обращения к контролируемой ячейке (это определяет блок 23) запись или считывание информации происходит в ре(.исг1> 26, причем запись происходит через кnмм; .-.>гор 28 в регистр 26, а с него через кох> и, т;.-. ор 27 li3 Bxogbl накопит(,1 я 6. Для про.;отара,цс ния записи информации B ко,«в ролирусм,ю ячейку используются элемент;,i

ИЛИ 12, И;1И- — НЕ 20.

С.>едует отметить, что использование ->леменга ИЛИ вЂ” НЕ 20 является не единственным возможным решением проблемы ограничения обращения к контролируемой ячейке. Более жестким ограничением является использование элемента НЕ вместо элемента ИЛИ вЂ  20, при этом вход элемента НЕ необходимо соединить с выходом блока 23. В этом случае запрещается обращение к контролируемой ячейке не только в режиме записи, но и в режиме считывания.

Еще более простым решением является использование блока сравнения с инверсным выходом. Для этого достаточно вместо элемента И на выходе блока 23 использовать элемент И вЂ” НЕ (не пока" àí). Это потреоует изменения входов у второго коммутатора 28, а именно, необходимо поменять местами первый и второй информационные входы. Кроме того, необходимо исключить элемент 50 в блоке 16 (фиг. 2).

Технико-экономическое преимущество предложенного устройства закл>очается в более высокой надежности по сравнению с и рототипом.

1156146 фи2.1

/З 2

453

46

Фм 2

Составитель Т. Зайцева

Реда кто р В. Ко в ту н Техред И. Верес Корректор Г. Решетник

Заказ 3184 50 Тираж 584 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, /К вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент>, г. Ужгород, ул. Проектная, 4

Запоминающее устройство с автономным контролем Запоминающее устройство с автономным контролем Запоминающее устройство с автономным контролем Запоминающее устройство с автономным контролем Запоминающее устройство с автономным контролем 

 

Похожие патенты:

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и системах управления

Изобретение относится к вычислительной технике, в частности, к устройствам хранения информации, и может найти приме нение в специализированных системах хранения и обработки изображений, в ассоциативных параллельных процессорах при решении информационно-логических задач, задач поиска и сортировки данных, в устройствах обработки сигналов в реальном масштабе времени

Изобретение относится к полупроводниковому запоминающему устройству, содержащему схему обнаружения и исправления множественных ошибок

Изобретение относится к способам записи в энергонезависимую память и может быть использовано в приборах, осуществляющих хранение и обновление оперативной информации в процессе своей работы

Изобретение относится к устройствам тестирования электронных элементарных схем и групповых линий соединений

Изобретение относится к средствам для программирования/стирания электрически стираемых программируемых полупроводниковых постоянных запоминающих устройств

Изобретение относится к области автоматики и вычислительной техники

Изобретение относится к электронным запоминающим устройствам (ЗУ) с электрически программируемыми ячейками

Запоминающее устройство с автономным контролем

Наверх