Преобразователь частоты импульсов в код

 

ПРЕОБРАЗОВАТЕЛЬ tLACTOTbl ИМПУЛЬСОВ В КОД, содержшций линию задержки и реверсивный счетчик, о тл ич ающийс я тем, что, с целью расширения диапазона преобразования , в него введены упра гяемый делитель частоты, распределит(ль импульсов, два синхронизатора, умножитель кода, преобразователь код напряжение , N сдвоенных компараторов, два коммутатора, элемент И, триггер переполнения и тактовый генератор, выход которого соединен с входами управляемого делителя частоты и распределителя импульсов, информационные выходы реверсивного счетчика соединены с соответствующими информационными входами умножителя кода и с соответствующими входами преобразователя код - напряжение, выход которого подключен к сигнальным входам сдвоенных компараторов,, первый вход первого сдвоенного компаратора соединен с шинок первого источника опорного напряжения, второй вход каждого предыдущего сдвоенного компаратора и первый вход каждого nocjreAymщего сдвоенного компаратора объединены и соединены с шиной соответствующего источника опорного напряжения, второй вход последнего сдвоенного компаратора соединен с шиной последнего источника опорного напряжения, выходы всех сдвоенных компараторов соответственно соединены с управляющими входами управляемого делителя частоты и с входами первого KOhiMyTaтора , выходы которого соединены с соответствующими управляющими входами умножителя кода, информационные выходы которого соединены с соответСТВУЮ1ДИМИ входами второго коммутатора , выходы которого подключены к со (Л ответствующим выходным шинам, в-ыход С управляемого делителя частоты подключен к тактовому входу линии задержки, входная шина подключена к первому входу первого синхронизатора и входу линии задержки, выход которого через второй синхронизатор подключен к вычитающему входу реверсивного счетчика , к суммирующему входу которого подключен выход первого синхронизатора , первый и второй выходы распределителя импульсов подключены соответственно к вторым входам первого и второго синхронизаторов, третий выход - к управляющему входу первого коммутатора, а четвертый выход к первому входу элемента И, нулевой вход триггера переполнения объединен с установочным входом реверсивного счетчика и подключен к шине Сброс, единичный вход соединен с выходом переполнения реверсивного счетчика, единичный выход триггера переполнения подключен к шине переполнения.

СОЮЗ COBETCHHX

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК асю " 03 -5/10

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Г .

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

И ABTGPCHGMY СВИДЕТЕЛЬСТВУ (21) 3646985./24-24 (22) 27.09.83 (46) 15.05.85. Бюл. Р 18 (72) С.Л.Сироткин (71) Таганрогский радиотехнический институт им. В.Д.Калмыкова (53) 621.374.37(088.8) (56) 1. Авторское свидетельство СССР

358780, кл. H 03 К 13/20, 1971.

2. Новицкий П.В., Кнорринг Е.f ., Гутников В.С. Цифровые приборы с частотными датчиками. Л., "Энергия", 1970, с. 230, рис. 9-2 (прототип). (54)(57) ПРЕОБРАЗОВАТЕЛЬ ЧАСТОТЫ

ИМПУЛЬСОВ В КОД, содержащий линию задержки и реверсивный счетчик, отличающийся тем, что, с. целью расширения диапазона преобразования, в него введены упранля»вЂ” мый делитель частоты, распределитель импульсов, два синхронизатора, умножитель кода, преобразователь код напряжение, 1Ч сдвОенных компараторов, два коммутатора, элемент И, триггер переполнения и тактовый генератор, выход которого соединен с входами управляемого делителя частоты H расопределителя импульсов, информационные выходы реверсивного счетчика соединены с соответствующими информационными входами умножителя кода и с соответствующими входами преобразователя код — напряжение, выход которого подключен к сигнальным входам сдвоенных компараторов, первый вход первого сдвоенного компаратора соединен с шиной первого источника опорного напряжения, второй вход каждого предыдущего сдвоенного компара„„SU„„1156259 А тора и первый вход каждого последующего сдвоенного компаратора объедине. ны и соединены с шиной соответствующего источника опорного напряжения, второй вход последнего сдвоенного компаратора соединен с шиной последнего источника опорного напряжения, выходы всех сдвоенных комнараторов соответственно соединены с управляющими входами управляемого делителя частоты и с нходамн первого коммутатора, выходы которого соединены с соответствующими управляющими входами умножителя кода, информационные выходы которого соединены с соответствующими входами второго коммутатора, выходы которого подключены к со-. ответствующим выходным шинам, выход управляемого делителя частоты подключен к тактовому входу линии задержки, входная шина подключена к первому входу первого синхронизатора и входу линии задержки, выход которого через второй синхронизатор подключен к вычитающему входу реверсивного счетчи- ка, к суммирующему входу которого подключен выход первого синхронизатора, первый и второй выходы распределителя импульсов подключены соответственно к вторым входам первого и второго синхронизаторов, третий выход — к управляющему входу первого коммутатора, а четвертый выход - к первому входу элемента И, нулевой вход триггера переполнения объединен с установочным входом реверсивного счетчика и подключен к шине "Сброс единичный вход соединен с выходом переполнения реверсивного счетчика, единичный выход триггера переполнения подключен к шине переполнения, 1156259 а нулевой выход †к второму входу с управляющим входом второго коммуэлемента И, вьыод которого соединен татора.

Изобретение относится к вычислительной технике и может быть использовано для связи вычислительных машин с объектами управления, а также для обработки сигналов от частотных датчиков.

Известен преобразователь частоты в код, содержащий генератор опорной частоты, блок. управления, ключ и дво- ичный умножитель, состоящий из.счет- 10 чика, управляющего счетчика, системы ключей и схемы сборки, а также дополнительный счетчик, систему ключей и схему сборки, причем выкоды дополнительного счетчика соединены 15 с сигнальныии входами дополнительной системы ключей, управляющие входы которой соединены с выходами управляющего счетчика и двоичного умножителя, а ее выходы через дополнитель- 2{) ную схему сборки и ключ соединены с входом двоичного умножителя (1 1, Недостатком такого преобразователя является низкое быстродействие, обусловленное циклической работой. 25

Наиболее близким по технической сущности к предлагаемому является частотно-цифровое измерительное устройство, содержащее реверсивный счетчик и линию задержки, причем 3О входная шина соединена с суммирукнцим входом реверсивного счетчика непосредственно, а с .вычитанццим входом— через последовательно включенные линию задержки и усилитель, выходы

3S реверсивного счетчика подключены к индикаторному устройству (2 ).

Недостатком этого устройства явля. ется узкий диапазон преобразования, характеризующийся тем, что величина задержки определяющая интервал преоб. разования, не изменяется.

Цель изобретения — расширение диапазона преобразования..

4S

Поставленная цель достигается тем, что в преобразователь частоты импульсов в код, содержащий линию задержки и реверсивный счетчик, введены управляемый делитель часто". ты, распределитель импульсов, два синхронизатора, умножитель кода, преобразователь код — напряжение, H сдвоенных компараторов, два коммутатора, элемент И, триггер переполнения и тактовый генератор, выход которого соединен с входами управляемого делителя частоты и распределителя импульсов, информационные выходы реверсивного счетчика соединены с соответствующими информационными входами умножителя кода и с соответствующими входами преобразователя код — напряжение, выход которого подключен к сигнальным входам сдвоенных компараторов, первый вход первого сдвоенного компаратора соединен с шиной первого источника опорного напряжения, второй вход каждого предьдущего сдвоенного компаратора и первый вход каждого последующего сдвоенного компаратора объединены и соединены с шиной соответствующего источника опорного напряжения, второй вход последнего сдвоенного компаратора соединен с шиной последнего источника опорного напряжения, выходы всех сдвоенных компараторов соответственно соединены с управляющими входами управляемого делителя частоты и с входами первого коммутатара, выходы которого соединены с соответствующими управляющими входами умножителя кода, информационные выходы которого соединены с соответствующими входами второго коммутатора, выходы которого подключены к соответствующим выходным шинам, выход управляемого делителя частоты подключен к тактовому входу линии задержки, входная шина подключена к первому входу первого синхронизатора и входу линии задержки, выход которого через второй синхронизатор подключен к вычитающему входу реверсивного счетчика, к суммирующему входу которого подключен выход первого синхроннзягора, пер1156259 4

20

3S

4S

SS вьп. и второй выходы распределителя импульсов подключены соответственчо к вто,,ым входам первого и второго синхронизаторов, третий выход к управляющему входу первого коммутатора, а четвертый выход — к перво-. му входу элемента И, нулевой вход триггера переполнения объединен с установочным входом реверсивного счетчика и подключен к шине "Сброс", единичный вход соединен с выходом переполнения реверсивного счетчика, единичный выход триггера переполнения подключен к шине переполнения, а нулевой выход — к второму входу элемента И, выход которого соединен

:с управляющим входом второго комму,татора. На чертеже изображена структурная схема устройства.

Преобразователь содержит тактовый генератор 1, выход которого соединен

:с входом, управляемого делителя 2 частоты и с входом распределителя 3 импульсов, выход управляемого делителя 2 частоты подключен к тактовому входу линии 4 задержки, входная шина 5 через первый синхронизатор 6 соединена с суммирующим входом реверсивного счетчика 7 и через линию 4 задержки и второй синхронизатор 8 — с вычитающим входом реверсивного счетчика 7, установочный вход которого подключен к шине 9 "Сброс".

Информационные выходы реверсивного счетчика 7 соединены с ннформацион1

;ными входами умножителя 10 кода на один из К коэффициентов и через преобразователь 11 код. — напряжение ,с сигнальными входами сдвоенных компараторов 12-1 — 12-N. Первый вход первого компаратора 12-1 подключен к шине 13-1 первого источника напряжения, второй вход первого компаратора 12-1 и первый вход второго компаратора 12-2 подключены к шине 13-2 второго источника опорного напряжения и т.д. до последнего компаратора 12-N, второй пороговый вход которого соединен с шиной 13-М последнего источника порогового напряжения, выходы компараторов 12-1 — 12-М через первый коммутатор 14 соответственно соединены с управляющими входами умножителя 10.кода, а также соответственно подключены к управляющим входам управляемого делителя 2 частоты. Информационные выходы умножителя 10 кода через второй коммутатор 15 подключены к выходным шинам 16, первый выход распределителя 3 импульсов соединен с вторым входом первого синхронизатора 6, второй выход — с вторым входом второго синхронизатора 8, третий — с управляющим входом первого коммутатора 14, четвертый — с первым входом элемента 17 И, нулевой вход триггера 18 переполнения подключен к шине 9

"Сброс", единичный вход — к выходу . переполнения реверсивного счетчика 7 единичный выход триггера 18 — к шине 19 переполнения, нулевой выход

1григгера 18 — к второму входу элемента 17 И, выход которого соединен с управляющим входом второго коммутатора 15.

Преобразователь работает следующим образом.

В начальный момент времени по сигналу "Сброс" по шине 9 устанавливается в нулевое состояние триггер 18 переполнения, и обнуляется реверсивный счетчик 7, причем длительность сброса должна быть не меньше времени задержки в линии 4 задержки для ее полной очистки. После снятия сигнала "Сброс" начинается преобразование частоты импульсов в код.

Входная последовательность импульсов с шины 5 через синхронизатор 6 поступает на суммирующий вход реверсивного счетчика 7, который начинает суммировать входные импульсы. Так. как первоначально на выходе счетчика 7 нулевой вход и, следовательно, на выходе преобразователя 11 код— напряжение нулевое напряжение, то это напряжение попадает в зону перво. го компаратора 12-1, определяющего первый диапазон преобразования.

У этого компаратора 12-1 нижний порог равен нулевому напряжению, а верхний является нижним порогом для следующего компаратора. 12-2, определяющего второй диапазон преобразования. Сигнал с выхода первого компаратора 12-1 включает первый коэффициент умножения на умножителе 10 кода на один из и коэффициентов и по" ступает на первый управляющий вход управляемого делителя 2 частоты, который формирует минимальную такто" вую частоту, что обеспечивает максимальное время задержки в линии 4 задержки. Таким образом, в начальный момент времени автоматически устанавливается нижний диапазон преобра

1156259 зованил, при котором осуществляется преобразование в код самой низкой частоты.

Через время задержки на линии 4 задержки входные импульсы через второй синхронизатор 8 начинают. поступать на выч;;тающий вход реверсивного счетчика 7, и на счетчике 7 складывается и вычитается одинаковое число импульсов, показания счетчика 7 перестают изменяться и соответствуют значению входной частоты. Одновременно с поступлением входных импульсов начинает возрастать напряжение на выходе преобразователя !1 код— напряжение, так как возрастает код на выходе счетчика 7. Если через время задержки напряжение на выходе преобразователя 11 код — напряжение не превышает первого порогового уровня, то преобразователь работает в. самом нижнем диапазоне, когда входная частота наименьшая.

Если же входная частота возрастает или же сразу через время задержки код на выходе реверсивного . счетчика 7 превышает значение нижнего предела. преобразования, то напряжение на выходе преобразователя 11 код — напряжение попадает. в зону второго компаратора 12-2, и происходит переключение преобразователя на второй диапазон преобразователя, т,е. управляемый делитель 2 частоты вырабатывает вторую по величине тактовую частоту для линии 4 задержки, величина задержки которой уменьшается на один шаг, при этом выходной код реверсивного счетчика 7 умножается на второй коэффициент.

Если напряжение на выходе преобразователя 11 код — напряжение попадает в зону третьего коипаратора 12-3, то автоматически устанавливается третий диапазон преобразования, и выходной код реверс инного. счетчика 7 умножается на третий коэффициент умножения и т.д.

При превышении входной частотой

5 максимально допустимого значения . происходит переполнение реверсивного счетчика 7, и сигнал с его выхода переполнения устанавливает триггер 18 переполнения в единичное состояние, сигнал с выхода триггера. 18 переполнения поступает на шину 19 переполнения и сигнализирует о том, что входная частота превьшсает максимальное значение, и одновременно с этим

15 сигнал с выхода триггера 18 переполнения закрывает элемент 17 И для того, чтобы запретить в этом случае считывание информации с преобразователя. Таким образом, при наличии сиг20 нала на.шине 19 переполнения преобразователь не функционирует и для его пуска необходимо снова осущест-. вить "Сброс" описанным способом.

Распределитель 3 импульсов с помощью

2 сийхронизаторов 6 и 8 и коммутаторов 15 и 14 осуществляет разнесение во времени импульсов, поступающих на счетные входы реверсивного счетчика 7, моментов умножения выходного

Зо кода на один из коэффициентов и моментов считывания выходного кода.

Вве, ение в преобразователь управляемого делителя, распределителя импульсов, двух синхронизаторов, умножителя кодов на один из N коэффициентов, преобразователя код — напряжение, 8 сдвоенных компараторов, . двух коммутаторов, элемента И, триг4о гера переполнения и тактового генератора позволяет автоматически устанавливать диапазон преобразования, что значительно расширяет общий диапазон преобразования при сохранении непре4 рывного преобраэования частоты в код.

1156259

Составитель Б.Ходов

Редактор Е..Копча .Техред Л.Коцюбняк Корректор А.Обручар -.

Заказ 3195/55 Тираж 872 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г.ужгород, ул.Проектная, 4