Измеритель инфранизкой частоты

 

ИЗМЕРИТЕЛЬ ИНФРАНИЗКОЙ ЧАС-. ТОТЫ, содержащий последовательно соединенные усилитель-ограничитель, дифференцирующую цепь и триггер, а также три селектора, интегратор, аналоговую ячейку памяти, источник опорного напряжения, целитель напря-жейия , дискретньй делитель напряжения , блок сравнения, блок управления и узел индикации, выход триггера соединен с управляющим входом первого селектора. Выход источника опорного напряжения подключен непосредственно к первому входу дискретного делителя напряжения и через делитель напряжения и первый селектор к входу интегратора, выход, которого соединен с входом аналоговой ячейки памяти, первый выход дискрет ного делителя напряжения соединен с входом узла индикации, а второй выход через второй селектор - с первым входом блока сравнения, к второму входу которого через третий certeKTop подключен выход аналоговой ячейки памяти, выход блока сравнения подключен к первому входу блока управления, первый выход которого соединен с вторым входом дискретного делителя напряжения и с управляю щими входами второго и третьего селекторов, а второй выход блока управления соединен с обнуляющими входами интегратора и аналоговой ячейки памяти, отличающийс я тем, что, с целью повышения быстродействия, в него введены два дополнительных селектора, дополнительные интегратор и аналоговая ячейка памяти, два диода и инвертор, причем первый вход первого дополнительного селектора подключен к инверсному выходу триггера, второй (Л вход - к выходу.делителя напряжения, а выход - к входу дополнительного интегратора, выход которого соединен с входом дополнительной аналоговой ячейки памяти, выход которой через второй дополнительный селектор подключен к второму входу блока сравнения , управляющий вход второго СП дополнительного селектора соединен с первым выходом блока управления, s| второй выход блока управления соеди4 1 нен с обнуляющими входами дополнитель ных интегратора и аналоговой ячейки СО памяти, анод первого и катод второго диода объединены и подключены к выходу дифференцирующей цепи, катод первого диода через инвертор об1 единен с анодом второго диода и подключены к второму входу блока управле- . ния, к третьему входу которого подключен катод-первого диода.

СОЮЗ GOBETCHHX

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

4(51) С 01 R 23/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ -

К ABTOPCKOMY СВИДЕТЕЛЬСТВУ (ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3590540/24-21 (22) 05.05.83 (46) 23.05.85. Бюл. II 19 (72) Г.В.Сологуб, Л,П.Селезнев,.

Б.Н.Усов и С.А.Подгайнов (53) 621.317.7(088.8) (56) 1. Баранов Л;А. и др. Конденсаторные преобразователи в автомати-!! ке и системах управления. M. Энергия", 1969, с. 7, рис. 1.

2. Авторское свидетельство СССР

11 866492, кл. G OI R 23/00, 1981. (54)(57) ИЗМЕРИТЕЛЬ ИНФРАНИЗКОЙ mCТОТИ, содержащий последовательно соединенные усилитель-ограничитель, дифференцирующую цепь и триггер, а также три селектора, интегратор, аналоговую ячейку памяти, источник опорного напряжения, елитель напря-. жения, дискретный делитель напряжения, блок сравнения, блок управления и узел индикации, выход триггера соединен с управляющим входом первого селектора, выход источника опорного напряжения подключен непосредственно к первому входу дискретного делителя напряжения и через делитель напряжения и первый селектор к входу интегратора, выход которого соединен с входом аналоговой ячейки памяти, первый выход дискрет ного делителя напряжения соединен с входом узла индикации, а второй выход через второй селектор — с первым входом блока сравнения, к второму входу которого через третий сех!ектор подключен выход аналоговой ячейки памяти, выход блока сраяне„„SU„1157473 А ння подключен к первому входу блока управления, первый выход которого соединен с вторым входом дискретного делителя напряжения и с управляю щимн входами второго и третьего селекторов, а второй выход блока управления соединен с обнуляющими входами интегратора и аналоговой ячейки памяти, о т л и ч а ю щ и йс я тем, что, с целью повыщения быстродействия, в него введены два дополнительных селектора, дополнительные интегратор и аналоговая ячейка памяти, два диода и инвертор, причем первый вход первого дополнительного селектора подключен к инверсному выходу триггера, второй вход — к выходу. делителя напряжения, а выход — к входу дополнительного интегратора, выход которого соединен с входом дополнительной аналоговой ячейки памяти, выход которой через второй дополнительный селектор подключен к второму входу блока сравнения, управляющий вход второго дополнительного селектора соединен с первым выходом блока управления, второй выход блока управления соеди" нен с обнуляющими входами дополнительных интегратора и аналоговой ячейки памяти, анод первого и катод второго диода объединены и подключены к выходу дифференцирующей цепи, катод первого диода через инвертор об1!еди" нен с анодом второго диода и подключены к второму входу блока управле- . ния, к третьему входу которого подключен катод первого диода.

I 11 57

Изобретение относится к цифровым частотомерам инфраниэкой частоты и может быть использовано при исследовании, наладке и настройке автоматических систем управления и их отдель- 5 ных звеньев.

Известно устройство преобразования измеряемой частоты в пропорциональное напряжение постоянного тока, содержащее последовательно соединенные формирователь входного сигнала, блок дозирования и фильтр 1).

Недостатком данного устройства является низкое быстродействие.

Наиболее близким к изобретению является измеритель инфранизкой частоты, содержащий усилитель-ограничитель, дифференцирующую цепь, триггер, три селектора, интегратор, аналоговую ячейку памяти, источник опорного напряжения, делитель напряжения, дискретный делитель напряжения, блок сравнения, блок управления и узел индикации, причем усилительограничитель, дифференцирунищая

25 цепь и триггер соединены последовательно, выход триггера соединен с управляющим входом первого селектора, выход источника опорного напряжения подключен непосредственно к первому входу дискретного делителя напряжения и через делитель напряжения и первый селектор к входу интегратора, выход которого соединен с входом аналоговой ячейки памяти, первый выход дискретного делителя 35 напряжения соединен с узлом индикации, а второй выход через второй селектор соединен с первым входом блока сравнения, к второму входу которого через третий селектор 40 подключен выход аналоговой ячейки памяти, выход блока сравнения подключен к третьему входу блока управления, первый выход которого соединен с вторым входом дискретного делителя напряжения и с управляющими входами второго и третьего селекторов, второй выход блока управления соединен с обнуляющими входами интегратора и аналоговой ячейки памяти(2 50

Однако в известном измерителе формирование информации о значении измеряемой частоты происходит только в положительные полунериоды исследуемого сигнала, т.е. быстродействие 55 ограничено одним измерением в период, а максимальное время получе, ния первоначального значения иэмеря-.

473 2 емой частоты равно периоду исследуемого сигнала и при инфраниэких частотах достигает больших значений, Эти недостатки ограничивают применение известного измерителя инфранизкой частоты при исследовании и наладке автоматических систем с.переменными параметрами.

Цель изобретения — повышение быстродействия эа счет уменьшения в два раза времени получения первоначальной информации об измеряемой частоте и увеличения в два раза быстродействия измерения переменной частоты. йоставленная цель достигается тем, что в измеритель инфраниэкой частоты, содержащий последовательно соединенные усилитель-ограничитель, дифференцирующую цепь и триггер, а также три селектора, интегратор, аналоговую ячейку памяти, источник опорного напряжения, делитель напряжения, дискретный делитель напряжения, блок сравнения, блок управления и узел индикации, выход триггера соединен с управляющим входом первого селекторе, выход источника опорного напряжения подключен непосредственно к первому входу дискретного делителя напряжения н через делитель напряжения и первый селектор к входу интегратора, выход которого соединен с входом аналоговой ячейки памяти, первый выход дискретного делителя напряжения соединен с входом узла индикации, а второй выход через второй селектор — с первым входом блока сравнения, к второму входу которого через третий селектор подключен выход аналоговой ячейки памяти, выход блока сравнения подключен к первому входу блока управ-, ления, первый выход которого соединен с вторым входом дискретного делителя напряжения и с управляющими входами второго и третьего селекторов, второй выход блока управления соединен с обнуляющими входами интегратора и аналоговой ячейки памяти, введены два дополнительных селектора, дополнительные интегратор и аналоговая ячейка памяти, два диода и инвертор, причем первый вход первого дополнительного селектора подключен к инверсному выходу триггера, второй вход — к выходу делителя напряжения, а выход — к входу дополнительного интегратора, выход

473 4

3 .1157 которого соединен с входом дополнительной аналоговой ячейки памяти, выход которой через второй дополнительный селектор подключен к второму входу блока сравнения, управляющий вход второго дополнительного селектора соединен с первым выходом блока управления, второй выход блока управления.соединен с обнуляющими входами дополнительных интегратора и аналого- 10 вой ячейки памяти, анод первого и катод второго диода объединены и подключены к выходу дифференцирующей цепи, катод первого диода через инвертар объединен с анодом второго 15 диода и подключены к второму входу блока управления, к третьему входу которого подключен. катод первого диода.

На. фиг; 1 представлена функцно- 20 иальная схема устройства; на фиг.2временные диаграммы работы, Измеритель инфраниэкой частоты содержит усилитель-ограничитель l, дифференцирукяцую цель 2, триггер 3, селектор 4, интегратор 5, аналоговую ячейку 6 памяти, источник 7 опорного напряжения, делитель 8 напряжения, дискретный делитель 9 напряжения, блок 10:сравнения блок зо

ll управления, узел 12 индикации, селекторы !3 и 14, дополнительные: селектор 15, интегратор 16, аналоговая ячейка !7 памяти и селектор 18, а также два диода 19 и 20 и инвертор 21. Блоки l — 3 соединены последовательно, прямой выход триггера

3 соединен с управляющим входом пер вого селектора 4, выход источника

7 опорного напряжения подключен к первому входу дискретного делителя

9 и через делитель 8 и первый селектор 4 к входу интегратора 5, выход которого соединен с входом аналоговой ячейки 6, Выходы дискретного делителя 9 соединены с узлом 12 и через второй селектор 14 с блоком

10, к второму входу которого через третий селектор 18 подключен выход аналоговой ячейки 6, выход блока 10 подключен к первому входу блока 11, первый выход которого соединен с вторым входом дискретного делителя

9 и с управляющими входами селекторов 13 и 14, второй выход блока 11 соединен с обнуляющими входами SS интегратора 5 и аналоговой ячейки 6, управляющий вход дополнительного селектора 15 подключен к инверсному выходу триггера 3, второй вход — к выходу делителя 8 напряжения, выхсд — к входу дополнительного интег- ратора 16 выход которого соединен с входом щонолнительнай аналоговой ячейки 17 памяти, выход которой через дополнительный селектор 18 подключен к второму входу блока 10 сравнения, управляющий вход дополнительного . селектора 18 соединен с первым выходом блока ll управления, второй выход которого соединен с обнуляющими входами, дополнительных интегра-. тора 16 и аналаговой ячейки 17 памяти, анод диода 19 и катод диода 20 объединены и подключены к выходу дифференцирующей цепи 2, катод диода

19 через инвертор 21 объединен с анодом диода 20 и подключены к первому входу блока 11 управления, к второму входу. которого подключен катод диода 19.

Устройство работает следующим образом.

Напряжение U измеряемой частоты преобразуется в усилителе-ограничителе 1 в напряжение 0„ прямоугольной формы. Дифференцйрующая цепь 2 формирует положительные и ат рицательные импульсы 0, управляющие работой триггера 3 и блоке 11 управления (фиг. 2 ).

Триггер 3 формирует на прямом и инверсном выходах сдвинутые адин относительно другого по времени на

Тк ! строб-импульсы U, и Ц" длительТ» 1 ностью — —, где Т вЂ” - — период ис.

2 к F„ следуемого сигнала. На время дейст. вия строб-импульса 0 открывается селектор 4, а иа время действия строб-импульса 0" — селектор 15. В результате селекторы 4 и 15 открываются поочередно: первый — на время длительности положительного полупернода напряжения 0 измеряемой частоты, второй — на время длительности его отрицательного полупериода.

При открытых селекторах 4 и 15 нв входы интеграторов 5 и 16 через делитель 8 напряжения подается стабильное напряжение У источника 7 апоркага напряжения. На выходе интеграторов 5 и 16 формируются напряжения

1157473 где K — коэффициент передачи н г интеграторов э и 16;

K - коэффициент деления дели- 4н теля 8.

Эти напряжения запоминаются а ало- 5 говыми ячейками 6 и 17 памяти, т.е. на выходе ячейки 6 памяти напряжение f.t равно напряжению на выходе интегратора 5 (L „= Li ), а на выходе ячейки 17 памяти напряже- 10 ние 0„равно напряжению на выходе интегратора 16 (U„, = Е „ ) .

Управление процессом уравновешивания напряжений 0 и Р„,напряжением дискретного делителя 9 напряжения 13 осуществляется блоком ll управления.

При поступлении отрицательного импульса 0, сигнализирующего об окончании строб-импульса 0,, с выхода. дифференцирующей цейи 2 через З1 диод 20 на первый вход блока 11 управления, последний открывает селек торы IЭ н 14 и подает команду на дискретный делитель 9 напряжения, по которой в блоке 10 сравнения начинается процесс уравновешивания напряжения И . При открытых селекторах

13 и 14 на один вход блока 10 сравнения поступает напряжение 11 с ячейки б памяти, а на другой вход — напряжение с дискретного делителя 9 напряжения о

0 = ддн где К вЂ” коэффициент деления делиадн теля 9 напряжения. 35

При наступлении равенства П =0 блок 10 сравнения выдает сигнал на третий вход блока 11 управления.

По этому сигналу блок 11 управления выдает команду на дискретный дели— тель 9 напряжения для прекращения процесса уравновешивания напряжения

Ug и обнуляет выходы интегратора

5 и аналоговой ячейки 6 памяти, готовя их тем самым к работе в следующем цикле.

Положительный импульс 0, сигнализирующий об окончании строб-импульса

0, с выхода дифференцирующей цепи

2 поступает через диод 19 на второй 5О вход блока I! управ-ения и одновременно на вход инвертора 2!. B инверторе 21 положительный импульс преобразуется в отрицательный импульс, который поступает на первый вход 55 блока 1! управления. При одновремен. ной подаче отрицательного импульса на первый вход и положительного импульса на второй вход блока 11 управления, в нем вырабатывается сигнал, который открывает селекторы 18 и 14 и подает команду на дискретный делитель 9 напряжения, по которой в блоке 10 сравнения начинается процесс уравновешивания напряжения 0„ напряжением 1 > делителя 9 напряжения.

При наступлении равенства 0 = Уз блок 10 сравнения выдает сигнал на третий вход блока 11 управления, который вырабатывает команду на дискретный делитель 9 напряжения для прекращени.; процесса уравновешивания напряжения 1.1 и обнуляет на этот п раз выходы интегратора 16 и аналоговой ячейки 17 памяти, готовя их тем самым к работе в следующем цикле, Иэ равенства напряжений 0 — 0 нли 11„, = U име.ем

К„ 7 Т„

4н откуда следует, что частота ддн и к" 2 < т. е. пропорциональна коэффициенту.

K»„ дискретного делителя 9 напряжения. Значение коэффициента К4„н в виде кода поступает на узел 12 индикации, который индицирует значение измеряемой частоты Е„ .

Таким образом, введение двух селекторов, интегратора, аналоговой ячейки памяти, двух диодов и инвертора обеспечивает выработку информации о значении измеряемой частоты в каждый полупериод исследуемого сигнала, а следовательно, увеличение быстродействия измерителя в два раза и, что особенно важно, уменьшает максимальное время получения первого значения измеряемой частоты от одного периода до половины периода исследуемого сигнала после подачи его на вход.

Создание предлагаемого измерителя инфранизкой частоты на базе известного измерителя Не. представляет сложности и не требует больших экономических затрат, ll157473

l 157473

Редактор Н.Тупи: а

Заказ 3363/44 Тираж 748 Подписное

BHHHIIH Государственного комитета CCCP по делам изобретений и открытий

Il3035, Москва, Ж-35, Раушская наб., д.4/5

Филиал IIIIII "Патент", r. Ужгород, ул. Проектная, 4

13

0, в

Oru

Составитель Б. Пешков

Текред Л.Ко1робняк Корректор А. Зимокосов

-Д »